TWI687994B - 用於經由原子層沉積循環之蝕刻的方法 - Google Patents

用於經由原子層沉積循環之蝕刻的方法 Download PDF

Info

Publication number
TWI687994B
TWI687994B TW105108515A TW105108515A TWI687994B TW I687994 B TWI687994 B TW I687994B TW 105108515 A TW105108515 A TW 105108515A TW 105108515 A TW105108515 A TW 105108515A TW I687994 B TWI687994 B TW I687994B
Authority
TW
Taiwan
Prior art keywords
layer
gas
substrate
time
processing
Prior art date
Application number
TW105108515A
Other languages
English (en)
Other versions
TW201715604A (zh
Inventor
傅新宇
干德可塔史林尼維斯
張鎂
甘古利沙謝德利
蹇國強
楊逸雄
班西亞維卡許
貝克喬安娜
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201715604A publication Critical patent/TW201715604A/zh
Application granted granted Critical
Publication of TWI687994B publication Critical patent/TWI687994B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明提供用於蝕刻基板的方法。在一些實施例中，一種蝕刻設置於處理腔室的處理空間內的基板之方法，包括以下步驟：(a)將設置在基板上的第一層暴露於第一氣體達第一周期的時間且在第一壓力下，該第一氣體包含氯化鎢(WClx)，其中x係5或6；(b)使用惰性氣體淨化第一氣體的處理空間達第二周期的時間；(c)在淨化第一氣體的第一處理空間之後，將基板暴露於含氫氣體達第三周期的時間以蝕刻第一層；及(d)使用惰性氣體淨化含氫氣體的處理空間達第四周期的時間。

Description

用於經由原子層沉積循環之蝕刻的方法
本發明揭露的實施例一般係關於經由原子層沉積循環來蝕刻基板的方法。
積體電路與其他微電子裝置的製造包括填充在基板中或在基板上形成的特徵之處理。例如，此等特徵可用導電材料填充以形成積體電路或微電子裝置的元件或區域之間的導電路徑。在一些處理中，可以使用如物理氣相沉積(PVD)、化學氣相沉積(CVD)或原子層沉積(ALD)來沉積材料於基板上及特徵內。可以使用這些處理來形成沿特徵表面的層與(或)完全填充該特徵。
本發明人已經觀察到，日漸縮小的半導體裝置使用典型的沉積處理導致特徵中突出結構(overhang)的累積且沒有能力提供足夠的階部覆蓋(相較於基板的頂表面，如特徵底部與側壁的覆蓋)，或更具體言之，在特徵頂部上沒有突出結構的側壁覆蓋。具體言之，特徵的上開口附近之材料的不必要累積(稱為突出結構)可能導致特徵的開口被過早封閉，不必要地形成沒有材料存在的袋部或孔洞。
因此，本發明人已經開發改良的技術以經由原子層沉積循環蝕刻基板。
本發明提供用於蝕刻基板的方法。在一些實施例中，一種用於處理設置於處理腔室的處理空間內的基板之方法，包括以下步驟：(a)將設置在基板上的第一層暴露於第一氣體達第一周期的時間且在第一壓力下，該第一氣體包含氯化鎢(WClx)，其中x係5或6；(b)使用惰性氣體淨化第一氣體的處理空間達第二周期的時間；(c)在淨化第一氣體的第一處理空間之後，將基板暴露於含氫氣體達第三周期的時間以蝕刻第一層；及(d)使用惰性氣體淨化含氫氣體的處理空間達第四周期的時間。
在一些實施例中，一種用於處理設置於處理腔室的處理空間內的基板之方法，包括以下步驟：(a)將第一層沉積於基板的第一表面上且沉積於第一表面中形成的特徵內，該特徵包含由一或多個側壁、一底表面與上角界定的開口，其中靠近該開口的上角之第一層的厚度大於在該開口的該等側壁與底部處之該第一層的厚度；(b)將設置在基板上的第一層暴露於第一氣體達約0.1秒至約1秒的第一周期的時間且在第一壓力下，該第一氣體包含氯化鎢(WClx)，其中x係5或6；(c)使用惰性氣體淨化第一氣體的處理空間達約0.1秒至約1秒的第二周期的時間；(d)在淨化第一氣體的第一處理 空間之後，將基板暴露於含氫氣體達第三周期的時間以蝕刻第一層，其中該第三周期的時間係約0.5秒至約2秒；(e)使用惰性氣體淨化含氫氣體的處理空間達約0.1秒至約1秒的第四周期的時間；(f)重複(b)至(e)步驟以將第一層蝕刻到一預定的厚度；及(g)沉積傳導層以填充該特徵。
在一些實施例中，一種處理設置於處理腔室的處理空間內的基板之方法包括將設置在該基板上的第一層暴露於第一氣體達一第一周期的時間，該第一氣體包含氯化鎢(WClx)與惰性氣體，其中x係5或6。
本說明書揭露的其他和進一步的實施例描述如下。
100:方法
102:步驟
104:步驟
106:步驟
108:步驟
200:基板
202:特徵
204:基部
206:底表面
208:第一層
210:突出結構
212:層
214:側壁
216:裝置
218:開口
220:上角
222:第一表面
300:設備
302:處理腔室
304:處理空間
305:內部空間
308:基板支撐件
310:基板
312:開口
314:噴頭
316:氣體供應
317:質量流動控制器
318:狹縫閥
319:閥
320:排氣系統
322:排氣口
324:泵送氣室
326:泵送口
328:真空泵
330:閥
332:排氣出口
334:升舉機構
336:匹配網路
338:偏壓電源
340:RF偏壓電極
342:天花板
346:匹配網路
348:RF電源
350:控制器
352:CPU
354:支援電路
356:記憶體
358:軟體子程式
本發明揭露之實施例已簡要概述於前，並在以下有更詳盡之討論，可以藉由參考所附圖式中繪示之本發明實施例以作瞭解。然而，值得注意的是，所附圖式只繪示了本發明揭露的典型實施例，而由於本發明可允許其他等效之實施例，所附圖式並不會視為本發明範圍之限制。
圖1繪示根據本發明揭露的一些實施例之用於蝕刻基板的方法之流程圖。
圖2A-C繪示根據本發明揭露的一些實施例之蝕刻基板的階段。
圖3繪示根據本發明揭露的一些實施例之適合用於執行蝕刻基板的方法之處理腔室。
為便於理解，在可能的情況下，使用相同的數字編號代表圖示中相同的元件。該等圖示未依比例繪示，且可為求清楚而簡化。可以預期一個實施例的元件與特徵可有利地用於其它實施例中而無需贅述。
本發明提供用於蝕刻基板的方法。本發明方法有利地促進降低或消除特徵中材料的突出結構以減少特徵填充處理期間孔洞形成的發生率。本發明方法進一步有利地產生具有改良的純度、電阻率和熱穩定性中的至少一個之薄膜，例如藉由將碳雜質自金屬或金屬合金層除去。本發明方法可用於積體電路、邏輯接點中金屬互連件的形成中，可用於金屬閘極的形成或金屬接觸間隙填充處理中，以及可用於可施行填充特徵的其它合適之應用中。具體而言，本說明書所述的發明方法可有利地併入(在非限制性示範例中)於P金屬功函數層(P-metal work function layers)的形成中及製造FINFET裝置中金屬閘極中的填充中、在邏輯應用中，以及DRAM記憶體應用中埋藏字元線(bWL)之中。
圖1繪示根據本發明揭露的一些實施例之用於處理基板的方法100之流程圖。方法100如下相對於圖2A-2C中所示的處理基板之階段所述且可被執行於如適合的反應器中，如以下相對於圖3所述。
方法100一般於處理腔室(如以下相對於圖3所示的處理腔室302)的處理空間提供的基板200上執行。在一些實施例中，如圖2A所示，基板200包括欲填充之一或多個特徵202，其形成於基板200的層212中，且往基板200的基部204延伸。基板200可以是具有於基板200中形成的一或多個特徵202之任何合適的基板。例如，基板200可包括矽(Si)、氧化矽(SiO2)或類似物中的一或多個。在一些實施例中，層212可以是介電層。此外，基板200可包括額外的材料層，或可具有於基板200中或基板200上形成的一或多個完成的或部分完成的結構或裝置。
可藉由使用任何合適的蝕刻處理蝕刻基板200來形成特徵202。在一些實施例中，特徵202包括由一或多個側壁214、底表面206及上角(upper corners)220界定的開口218。在一些實施例中，特徵202可以是通孔、接觸部、溝槽、雙鑲嵌或類似物。在一些實施例中，特徵202可具有高深寬比，如約為5：1或更多的深寬比。如本說明書中所使用的，深寬比為特徵的深度對特徵的寬度之比例。
在一些實施例中，需要電連接(如閘極、接觸墊、導電通孔或類似物)的裝置216(如邏輯裝置或類似物)或裝置的部分可設置在基板200的基部204中且與特徵202對齊。例如，特徵202可用導電材料填充以形成到裝置216的導電路徑。
在一些實施例中，如圖2B所示，第一層208沉積於基板200的第一表面222上及沉積於第一表面中形成的特徵202內。可使用任何合適的沉積處理來沉積第一層208，例如物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)或類似物。在一些實施例中，第一層208係用來填充特徵202的導電材料，例如，以形成到裝置216的導電路徑。在一些實施例中，第一層208可以是阻障層。本說明書所用的「阻障層」可係指沿著側壁的至少部分與(或)特徵的下表面順應性地(conformably)形成的層，使得在沉積層前的特徵之實質部分在層沉積之後保持未填充。在一些實施例中，阻障層可沿整個側壁與特徵的下表面形成。在一些實施例中，第一層是含有金屬的層。例如，在一些實施例中，第一層可包含鎢(W)、鋁(Al)、鈦(Ti)、鉭(Ta)、以上各者之氧化物或氮化物、以上各者之矽化物、以上各者之衍生物或以上各者之組合。
在一些實施方案中，第一層208在靠近開口的上角之厚度大於在開口的側壁與底部處之該第一層208的厚度。如此一來，突出結構210在圍繞特徵202的第一層208之邊緣形成。在一些實施例中，對於第一層208經由PVD處理而沉積的示範例中，可至少部分因為沉積過程中的不規律性而形成突出結構210，如離子化的金屬原子在多個方向行進且不是所有的定向都完美向下。如下所述，102-108有利地促進降低或消除特徵 202中材料的突出結構以減少特徵填充處理期間孔洞形成的發生率。
方法100藉由在102處的以下步驟開始：將設置在基板200上的第一層208暴露於第一氣體達一第一周期的時間且在第一壓力下，該第一氣體包含氯化鎢(WClx)，其中x係5或6。在將第一層208暴露於第一氣體之前，第一層208在基板之上形成。在一些實施例中，第一氣體包括六氯化鎢(WCl6)、五氯化鎢(WCl5)或六氯化鎢與五氯化鎢的組合。在一些實施方案中，包含如六氯化鎢(WCl6)的第一氣體經由以下方式提供於處理腔室：在約150攝氏度至約160攝氏度下汽化固體六氯化鎢(WCl6)並使用承載氣體(如氬或氮)將該六氯化鎢(WCl6)流動至處理腔室。在一些實施例中，第一氣體由承載氣體和氯化鎢(WClx)組成，如六氯化鎢(WCl6)與(或)五氯化鎢(WCl5)(如第一氣體可包括複數個氣體，該複數個氣體只有包括承載氣體與氯化鎢(WClx)作為整體)。在一些實施例中，第一氣體實質上由承載氣體和氯化鎢(WClx)組成，如六氯化鎢(WCl6)與(或)五氯化鎢(WCl5)。在一些實施例中，承載氣體以約100至約1000sccm的流速提供，而氯化鎢(WClx)以約0.1至約10sccm的流速提供。在一些實施例中，氯化鎢(WClx)在第一氣體中的氣體莫耳百分比係約0.1百分率至約10百分率。在處理腔室中的氣體分配期間進一步稀釋，流量係 約10e-7至約10e-4kg/m2-s。在一些實施例中，第一氣體可進一步包括附加氣體，其取決於被蝕刻的材料以及欲被蝕刻的材料與不欲被蝕刻的材料之間的所需蝕刻選擇性。例如，在一些實施例中，第一氣體可進一步包括氫氣、氧氣或氨。例如，在一些實施例中，第一氣體可進一步包括氧氣或氨，但沒有氫。在一些實施例中，第一氣體可由承載氣體、氯化鎢(WClx)與附加氣體組成或實質組成，附加氣體如氫、氧或氨，其取決於被蝕刻的材料以及欲被蝕刻的材料與不欲被蝕刻的材料之間的所需蝕刻選擇性。在一些實施例中，第一氣體可由承載氣體、氯化鎢與附加氣體組成或實質組成，附加氣體如氧或氨但沒有氫，其取決於被蝕刻的材料以及欲被蝕刻的材料與不欲被蝕刻的材料之間的所需蝕刻選擇性。雖然氯化鎢(WClx)通常用於沉積處理中，但是發明人觀察到氯化鎢(WClx)可以有利地用於蝕刻處理中以蝕刻如含金屬的層。不希望受理論的束縛，發明人已經觀察到氯會與含有第一層208的金屬反應，以形成可以容易被蝕刻的金屬氯化物。
本發明人已觀察到，處理腔室中的壓力是控制蝕刻處理的一個要素。在一些實施例中，在如大於約7.5Torr的第一壓力或如大於約10Torr的第一壓力下，將第一層208自基板200的第一表面222共形地(conformally)蝕刻及將第一層208自開口218的一或多個側壁214、底表面206與上角220共形地蝕刻。 在一些實施例中，在如小於約7.5Torr的第一壓力下，將第一層208自基板200的第一表面222選擇性地蝕刻及將第一層208自開口218的上角220選擇性地蝕刻(即第一層相較於自特徵202的一或多個側壁214與底表面206被蝕刻，第一層自第一表面222與上角220以較快的速率被蝕刻)。在一些實施例中，基板200暴露於第一氣體達第一周期的時間，足以用氯化鎢(WClx)使基板200的表面飽和。例如，在一些實施例中，第一周期的時間係約0.1秒至約1秒。在一些實施例中，方法100在大於約200攝氏度的溫度下執行，例如約400攝氏度至約450攝氏度的溫度。
在一些實施例中，在將第一層208暴露於第一氣體之前，第一層208暴露於第二氣體達第五周期的時間。在一些實施例中，第二氣體包括氯化鎢(WClx)和惰性氣體。在某些實施例中，x是5或6。在某些實施例中，第二氣體包括六氯化鎢(WCl6)。在某些實施例中，第二氣體包括五氯化鎢(WCl5)。在一些實施例中，惰性氣體是氬、氦或類似物。本發明人已觀察到，在一些實施例中，氯化鎢(WClx)的浸泡處理可以用於選擇性地蝕刻第一層208(例如氮化鉭層)而不蝕刻相鄰的層(如氮化鈦(TiN)層)。在一些實施例中，第一層208暴露於第二氣體約10至約120秒。在一些實施例中，第一層208暴露於該第二氣體在約200至約500攝氏度的溫度下。在一些實施例中，第一層208暴 露於該第二氣體在約1至約50Torr的壓力下。在一些實施例中，氯化鎢(WClx)以約1至約50sccm的流速提供。在一些實施例中，惰性氣體以約50至約1000sccm的流速提供。
在一些實施例中，在將第一層208暴露於第一氣體之前或在將第一層208暴露於第二氣體之前，第一層208暴露於含氧氣體，例如氧氣(O2)、水蒸氣(H2O)或類似物。本發明人已觀察到，氧結合入第一層208中改善了第一層208的蝕刻速率。例如，在第一層208是氮化鉭(TaN)層的實施例中，氧結合入氮化鉭(TaN)層中可以改善蝕刻速率約1.5至約3倍。
接著，在104，處理腔室的處理空間淨化第一氣體。在一些實施例中，使用任何適合的惰性氣體淨化第一氣體，例如氬、氙、氦或類似物。在一些實施例中，淨化處理空間達一第二周期的時間以足夠淨化第一氣體。例如，在一些實施例中，第二周期的時間為約0.1秒至約1秒。
接著，在106，在淨化第一氣體的處理空間之後，將基板200暴露於含氫氣體達第三周期的時間以蝕刻第一層208。含氫氣體可包括適合於提供高密度氫原子給基板200的任何氣體。例如，在一些實施例中，含氫氣體可包括或可由以下實質組成或可由以下組成：氫氣(H2)、氨(NH3)、過氧化氫(H2O2)或以上各者之組合或類似物。在一些實施例中，含氫氣體可進 一步包括稀釋氣體，例如氦(He)、氬(Ar)或類似物中的一或多個。含氫氣體可依適合於提供足夠氫原子量之任何流動速率提供以蝕刻第一層208且含氫氣體可根據基板200與(或)處理腔室尺寸調整。例如，在一些實施例中，含氫氣體可依高達約3slm的流動速率提供。在一些實施例中，基板200暴露於含氫氣體達第三周期的時間，以足夠將第一層208蝕刻到預定的厚度。例如，在一些實施例中，第三周期的時間為約0.5秒至約2秒。不希望受理論的束縛，發明人已經觀察到氫反應以將於102之上形成的金屬氯化物蝕刻。本發明人已觀察到，在102，脈動(pulsing)氯化鎢(WClx)及接著在106脈動含氫氣體，其有利地在第一層208的表面提供高比例的氯比氫以能夠蝕刻處理。可藉由調整壓力、氯化鎢(WClx)和氫的脈動時間以及淨化時間控制在第一層208的表面之高比例的氯比氫。因此，在特徵內不同位置的蝕刻速率可以被控制，均勻的去除，例如，以在頂部淺特徵有較大去除以及在特徵底部有最少去除。
接著，在108，使用惰性氣體淨化處理空間的含氫氣體達第四周期的時間。第四周期的時間可與上述第二周期的時間相同。如上所述，使用任何適合的惰性氣體淨化含氫氣體，例如氬、氙、氦或類似物。淨化處理空間達第四周期的時間足以淨化含氫氣體。
在一些實施例中，可以重複102-108以至少部分減少靠近上角(即突出結構)處之第一層的厚度。例如，在沉積每10至30埃的第一層之後，可以執行此方法。方法100的結果，如圖2C所示，表示特徵202的側壁214上的實質均勻第一層208沒有突出結構。雖然所示沒有突出結構，但是本發明揭露的實施例可有利地減少突出結構足以減少孔洞形成，但沒有完全消除突出結構。
遵循方法100，特徵202可以導電填充材料填充。在一些實施例中，導電填充材料與第一層208的材料相同。例如，在一些實施例中，導電填充材料可以是鎢。例如，可藉由以下方法將鎢導電填充材料沉積於特徵202中：使用任何適合的沉積處理(如CVD或PVD)沉積氮化鈦阻障層、接著使用任何合適的鎢沉積處理(如鎢CVD或ALD處理)形成鎢晶種層於特徵202中，接著使用如六氟化鎢CVD處理或無氟鹵化鎢前驅物(如五氯化鎢(WCl5)或六氯化鎢(WCl6))以及反應氣體(如含氫氣體(如氫(H2)或氨(NH3))及承載氣體(如氬、氦或氮))作大量鎢材料沉積以填充特徵202。在一些實施例中，在沉積鎢填充材料之前，基板200選擇性地暴露於第二處理氣體(如含氮氣體)，其中第二處理氣體使得第一表面222抑制第一表面222上鎢材料的成長，導致在特徵202的側壁214與底表面206上更快速的成長。在一些實施例中，可通過2014年6月10日提 交的美國專利申請號14/300,773共同擁有所述的以及美國專利號6,936,538共同擁有所述的鎢沉積處理將鎢導電填充材料沉積於特徵202中。
在一些實施例中，第一層208可係以上所述的鈦層，其經由PVD處理而沉積。在一些實施例中，第一層208(例如鈦層)可以被退火作為交連形成處理的部分，而導致具有一下面矽層的矽化鈦層之形成，如層212。退火處理可導致未反應的鈦以及形成天然氧化層，例如基板200上的氧化鈦(TiO)。方法100可有利地用於蝕刻任何未反應的鈦和氧化鈦而不蝕刻矽化鈦層以及將上述於特徵202上形成的任何突出結構去除。遵循方法100，特徵202可用如上所述的導電填充材料填充。
在設置於基板200上的第一層208係如上所述之未反應的鈦和氧化鈦(TiO)的一些實施例中，氯化鎢(WClx)浸泡處理足以蝕刻第一層208。第一層208暴露於第一氣體達第一周期的時間，第一氣體包括氯化鎢(WClx)和惰性氣體。在一些實施例中，x是5或6。在一些實施例中，第一氣體包括六氯化鎢(WCl6)。在一些實施例中，第一氣體包括五氯化鎢(WCl5)。在一些實施例中，惰性氣體是氬、氦或類似物。在一些實施例中，第一層208暴露於第一氣體約10至約120秒。在一些實施例中，第一層208暴露於第一氣體在約200至約500攝氏度的溫度下。在一些實施 例中，第一層208暴露於該第一氣體在約1至約50Torr的壓力下。在一些實施例中，氯化鎢(WClx)以約1至約50sccm的流速提供。在一些實施例中，惰性氣體以約50至約1000sccm的流速提供。
圖3繪示可用於實施本說明書所述的揭露實施例之示例性設備300的概要示意圖。設備300可係適合用於執行一或多個基板處理(例如但不局限於如化學氣相沉積(CVD)、原子層沉積(ALD)或類似物的沉積處理)的任何設備。在一些實施例中，處理腔室302可以是如下所述的獨立設備300，或處理腔室302可以是叢集工具的部分，例如可自美國加州聖克拉拉的應用材料公司購得的CENTURA®、PRODUCER®或ENDURA®叢集工具的任一者。
設備300可包括控制器350及處理腔室302，處理腔室302具有排氣系統320以用於將多餘的處理氣體、處理副產物或類似物自處理腔室302的內部空間305移除。示範的處理腔室可包括經配置而用於化學氣相沉積(CVD)或原子層沉積(ALD)的若干處理腔室之任一者，其可自美國加州聖克拉拉的應用材料公司購得。可以類似地使用來自其它製造商的其它合適的處理腔室。
處理腔室302具有內部容積305，其可包括處理空間304。處理空間304可由如設置於處理腔室302內的基板支撐件308之間界定，基板支撐件308用 於在處理期間支撐基板310以及支撐一或多個氣體入口，如設置於適當位置處的噴頭314與(或)噴嘴。在一些實施例中，基板支撐件308可包括將基板310固持或支撐於基板支撐件308表面上的機構，如靜電夾盤、真空夾盤、基板固持夾或類似物(未圖示)。在一些實施例中，基板支撐件308可包括用於控制基板溫度(如加熱與(或)冷卻裝置，未圖示)與(或)用於控制靠近基板表面的種類通量與(或)離子能的機構。
例如，在一些實施例中，基板支撐件308可包括RF偏壓電極340。RF偏壓電極340可通過一或多個個別的匹配網路(所示匹配網路336)耦接至一或多個偏壓電源(所示偏壓電源338)。一或多個偏壓電源可以是能夠產生約2MHz至約60MHz(如約2MHz或約13.56MHz或約60Mhz)頻率的高達約1200W的RF能。在一些實施例中，可提供兩個偏壓電源用於通過個別匹配網路將RF電源耦接至個別約2MHz與約13.56MHz頻率的RF偏壓電極340。至少一個偏壓電源可提供連續或脈衝功率。在一些實施例中，偏壓電源可替代地係DC或脈衝DC源。
基板310可經由處理腔室302的壁中之開口312進入處理腔室302。開口312可經由狹縫閥318或用於通過開口312選擇性地為腔室內部提供進出口的其他機構來選擇性密封。基板支撐件308可耦接至升降機構334，其可將基板支撐件308的位置控制於下部位置(如 圖示)與可選擇的上部位置之間，下部位置適合用於經由開口312將基板傳送進出處理腔室，上部位置適合用於處理。處理位置可經選擇以對於特定處理最大化處理均勻性。當基板支撐件308在升高的處理位置中的至少一個時，基板支撐件308可設置於開口312之上以提供對稱的處理區域。
一或多個氣體入口(如噴頭314)可耦接至氣體供應316，以用於透過質量流動控制器317提供一或多個處理氣體進入處理腔室302的處理空間304。此外，可提供一或多個閥319以控制一或多個處理氣體的流動。質量流動控制器317和一或多個閥319可獨立或結合使用，以依預定的流動速率提供處理氣體，如依恆定的流動速率或依脈動。
雖然圖3中所示為噴頭314，但是可將額外或替代的氣體入口提供於如設置在處理腔室302的天花板中或側壁上的噴嘴或入口，或提供於適合用於提供氣體給處理腔室302之其他位置處，如處理腔室的基部、基板支撐件的周邊或類似處。
設備300具有利用電容耦合RF能量用於電漿處理的能力。例如，處理腔室302可具有由介電材料製成的天花板342以及噴頭314，噴頭314係至少部分導電的以提供RF電極(或可提供分開的RF電極)。噴頭314(或其他RF電極)可通過一或多個個別匹配網路(所示匹配網路346)耦接至一或多個RF電源(所示RF 電源348)。一或多個電漿源可以是能夠產生約2MHz與(或)約13.56MHz頻率或更高頻率(如27MHz與(或)60MHz)的高達約3000W或在一些實施例中高達約5000W的RF能。排氣系統320通常包括泵送氣室324和一或多個導管，導管將泵送氣室324耦接至處理腔室302的內部空間305(且一般地係處理空間304)。
真空泵328可經由泵送口326而耦接至泵送氣室324，以用於將排出的氣體經由一或多個排氣口(所示兩個排氣口322)而從處理腔室泵送出。真空泵328可流體耦接至排氣出口332，以用於為排氣佈線到適當的排氣處理設備。閥330(如閘閥或類似物)可設置在泵送氣室324，以利於控制排出氣體的流速及真空泵328的操作。儘管示出係z運動閘閥，但是可利用控制排氣的流動之任何合適的處理兼用閥。
為了便於控制上述處理腔室302，控制器350可係可以在工業裝置中用於控制各式腔室與副處理器的任意形式之通用電腦處理器。CPU 352的記憶體或電腦可讀取媒體356可係一或多個容易取得之記憶體，如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟，或任何其他的數位儲存格式，本地端的或是遠端的。支援電路354與CPU 352耦接而用傳統方式支援處理器。這些電路包括快取、電源供應器、時脈電路、輸入/輸出電路與子系統以及類似物。
本說明書揭露的發明方法一般可作為軟體子程式358儲存於記憶體356中，當CPU 352執行軟體子程式358時，軟體子程式358導致處理腔室302實施本發明揭露的處理。軟體子程式358亦可由第二CPU(未示出)儲存與(或)執行，第二CPU位於CPU 352控制的硬體之遠端。本發明揭露的方法之部分或全部亦可於硬體中實施。因此，本發明揭露可施行於軟體中及使用電腦系統執行於硬體中，如特定應用的積體電路或其他類型的硬體實施，或軟體與硬體之組合。在基板310定位於基板支撐件308上之後，可執行軟體子程式358。當CPU 352執行軟體子程式358時，軟體子程式358將通用電腦轉換為特定用途電腦(控制器)350，其控制處理腔室的操作，使得實施本發明揭露的方法。
可使用其他半導體基板處理系統實施本發明揭露，其中發明所屬領域具有通常知識者可藉由利用本說明書揭露之教示在不背離本發明揭露的精神下，調整處理參數以達到可接受的特性。
雖然前面所述係針對本發明揭露的實施例，但在不背離本發明基本範圍下，可設計本發明揭露的其他與進一步的實施例。
100‧‧‧方法
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟

Claims (18)

  1. 一種處理設置於一處理腔室的一處理空間內的一基板之方法，包括以下步驟：(a)將設置在該基板上的一含金屬的第一層暴露於一第一氣體達一第一周期的時間且在一第一壓力下，該第一氣體包含氯化鎢(WClx)，其中該氯化鎢(WClx)與該含金屬的第一層反應以形成一金屬氯化物，及其中x係5或6；(b)使用一惰性氣體淨化該第一氣體的該處理空間達一第二周期的時間；(c)在淨化該第一氣體的該第一處理空間之後，藉由將該基板暴露於一含氫氣體達一第三周期的時間以蝕刻該金屬氯化物；及(d)使用該惰性氣體淨化該含氫氣體的該處理空間達一第四周期的時間。
  2. 如請求項1所述之方法，進一步包括以下步驟：將該第一層沉積於該基板的一第一表面上且沉積於該第一表面中形成的一特徵內，該特徵包含由一或多個側壁、一底表面與上角界定的一開口，其中靠近該開口的該等上角之該第一層的一厚度大於在該開口的該等側壁與底部處之該第一層的厚度。
  3. 如請求項2所述之方法，進一步包括以下步 驟：重複(a)至(d)的步驟到至少部分減少靠近該等上角的該第一層的一厚度。
  4. 如請求項2所述之方法，其中該第一壓力大於約7.5Torr以共形地(conformally)將該第一層自該基板的該第一表面蝕刻及將該第一層自該開口的一或多個側壁、該底表面與該等上角蝕刻。
  5. 如請求項2所述之方法，其中該第一壓力小於約7.5Torr以選擇性地將該第一層自該基板的該第一表面蝕刻及將該第一層自該開口的該等上角蝕刻。
  6. 如請求項2所述之方法，進一步包括以下步驟：沉積一傳導層以填充該特徵。
  7. 如請求項6所述之方法，進一步包括以下步驟：在沉積該傳導層以填充該特徵之前，沉積一種晶層於該第一層上。
  8. 如請求項7所述之方法，進一步包括以下步驟：在沉積該傳導層之前，將該基板暴露於一第二處理氣體，其中該第二處理氣體使得該第一表面抑制該第一表面上該傳導層的一成長。
  9. 如請求項8所述之方法，其中該第二處理氣體係一含氮氣體。
  10. 如請求項1至9中任一項所述之方法，其 中該第一周期的時間係約0.1秒至約1秒。
  11. 如請求項1至9中任一項所述之方法，其中該第二周期的時間係約0.1秒至約1秒。
  12. 如請求項1至9中任一項所述之方法，其中該第三周期的時間係約0.5秒至約2秒。
  13. 如請求項1至9中任一項所述之方法，其中在(a)至(d)步驟的期間，該處理腔室具有約400°攝氏度至約450°攝氏度的一溫度。
  14. 如請求項1所述之方法，進一步包括以下步驟：在將該第一層暴露於該第一氣體之前，將該第一層暴露於一第二氣體達一第五周期的時間，其中該第二氣體包含氯化鎢(WClx)與一惰性氣體，且其中x係5或6。
  15. 如請求項1所述之方法，進一步包括以下步驟：在將該第一層暴露於該第一氣體之前，將該第一層暴露於一含氧氣體。
  16. 一種處理設置於一處理腔室的一處理空間內的一基板之方法，包括以下步驟：(a)將一第一層沉積於該基板的一第一表面上且沉積於該第一表面中形成的一特徵內，該特徵包含由一或多個側壁、一底表面與上角界定的一開口，其中靠近該開口的該等上角之該第一層的一厚度大於在 該開口的該等側壁與底部處之該第一層的厚度；(b)將該第一層暴露於一第一氣體達約0.1秒至約1秒的一第一周期的時間且在一第一壓力下，該第一氣體包含氯化鎢(WClx)，其中x係5或6；(c)使用一惰性氣體淨化該第一氣體的該處理空間達約0.1秒至約1秒的一第二周期的時間；(d)在淨化該第一氣體的該第一處理空間之後，將該基板暴露於一含氫氣體達一第三周期的時間以蝕刻該第一層，其中該第三周期的時間係約0.5秒至約2秒；(e)使用該惰性氣體淨化該含氫氣體的該處理空間達約0.1秒至約1秒的一第四周期的時間；(f)重複(b)至(e)步驟以將該第一層蝕刻到一預定的厚度；及(g)沉積一傳導層以填充該特徵。
  17. 一種處理設置於一處理腔室的一處理空間內的一基板之方法，包括以下步驟：將具有一鈦層的一基板退火以形成矽化鈦層，該鈦層設置在一下面矽層的頂部上，其中該鈦層的一部分未與該下面矽層反應形成矽化鈦，及其中一天然氧化層形成在該矽化鈦層上；及藉由將該基板暴露於一第一氣體達一第一周期的 時間以相對於該矽化鈦層選擇性蝕刻該鈦層的該未反應部分與該天然氧化層，該第一氣體包含氯化鎢(WClx)與一惰性氣體，其中x係5或6。
  18. 如請求項17所述之方法，進一步包括以下步驟：在將該第一層暴露於該第一氣體之前，將該第一層暴露於一含氧氣體。
TW105108515A 2015-03-20 2016-03-18 用於經由原子層沉積循環之蝕刻的方法 TWI687994B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562136018P 2015-03-20 2015-03-20
US62/136,018 2015-03-20
US14/717,740 US9595466B2 (en) 2015-03-20 2015-05-20 Methods for etching via atomic layer deposition (ALD) cycles
US14/717,740 2015-05-20

Publications (2)

Publication Number Publication Date
TW201715604A TW201715604A (zh) 2017-05-01
TWI687994B true TWI687994B (zh) 2020-03-11

Family

ID=56925094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108515A TWI687994B (zh) 2015-03-20 2016-03-18 用於經由原子層沉積循環之蝕刻的方法

Country Status (3)

Country Link
US (1) US9595466B2 (zh)
TW (1) TWI687994B (zh)
WO (1) WO2016153987A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6766184B2 (ja) * 2016-06-03 2020-10-07 インテグリス・インコーポレーテッド ハフニア及びジルコニアの蒸気相エッチング
US9870932B1 (en) * 2016-07-27 2018-01-16 Lam Research Corporation Pressure purge etch method for etching complex 3-D structures
US9899258B1 (en) * 2016-09-30 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Metal liner overhang reduction and manufacturing method thereof
US9997479B1 (en) * 2016-11-30 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing redistribution layer
KR20220129116A (ko) 2017-06-23 2022-09-22 메르크 파텐트 게엠베하 선택적 필름 성장을 위한 원자층 증착 방법
US10790196B2 (en) * 2017-11-09 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Threshold voltage tuning for fin-based integrated circuit device
JP7018748B2 (ja) * 2017-11-28 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜条件の算出方法
US11011413B2 (en) 2017-11-30 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming the same
US10867905B2 (en) 2017-11-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming the same
US10669160B2 (en) 2018-04-30 2020-06-02 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Heterogeneous wet synthesis process for preparation of high purity tungsten pentahalide
US20220005740A1 (en) * 2018-11-15 2022-01-06 Lam Research Corporation Atomic layer etch systems for selectively etching with halogen-based compounds
US12104243B2 (en) * 2021-06-16 2024-10-01 Applied Materials, Inc. Methods and apparatus for processing a substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201105813A (en) * 2009-08-04 2011-02-16 Novellus Systems Inc Depositing tungsten into high aspect ratio features
US20120003833A1 (en) * 2010-07-01 2012-01-05 Applied Materials, Inc. Methods for forming tungsten-containing layers
TW201405707A (zh) * 2012-03-27 2014-02-01 Novellus Systems Inc 利用成核抑制之鎢特徵部塡充
TW201428126A (zh) * 2012-10-26 2014-07-16 Applied Materials Inc 沉積無氟／碳保形鎢之方法
US20140349477A1 (en) * 2013-05-24 2014-11-27 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008070A1 (en) 2001-06-12 2003-01-09 Applied Materials,Inc Low-resistivity tungsten from high-pressure chemical vapor deposition using metal-organic precursor
KR100805843B1 (ko) 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US20030203616A1 (en) 2002-04-24 2003-10-30 Applied Materials, Inc. Atomic layer deposition of tungsten barrier layers using tungsten carbonyls and boranes for copper metallization
KR100528073B1 (ko) 2003-04-07 2005-11-15 동부아남반도체 주식회사 반도체소자 제조방법
KR100538097B1 (ko) * 2003-04-24 2005-12-21 삼성전자주식회사 금속막 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
KR101275025B1 (ko) 2007-07-12 2013-06-14 삼성전자주식회사 반도체 소자용 배선 구조물 및 이의 형성방법
US7844705B2 (en) 2008-05-30 2010-11-30 General Electric Company Networked image visualization image quality enhancement method and system
US8124531B2 (en) 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US8709948B2 (en) 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
US9129945B2 (en) 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8883637B2 (en) 2011-06-30 2014-11-11 Novellus Systems, Inc. Systems and methods for controlling etch selectivity of various materials
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US9275865B2 (en) 2012-10-31 2016-03-01 Applied Materials, Inc. Plasma treatment of film for impurity removal
US9589808B2 (en) * 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9653352B2 (en) 2014-04-11 2017-05-16 Applied Materials, Inc. Methods for forming metal organic tungsten for middle of the line (MOL) applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201105813A (en) * 2009-08-04 2011-02-16 Novellus Systems Inc Depositing tungsten into high aspect ratio features
US20120003833A1 (en) * 2010-07-01 2012-01-05 Applied Materials, Inc. Methods for forming tungsten-containing layers
TW201405707A (zh) * 2012-03-27 2014-02-01 Novellus Systems Inc 利用成核抑制之鎢特徵部塡充
TW201428126A (zh) * 2012-10-26 2014-07-16 Applied Materials Inc 沉積無氟／碳保形鎢之方法
US20140349477A1 (en) * 2013-05-24 2014-11-27 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features

Also Published As

Publication number Publication date
US9595466B2 (en) 2017-03-14
WO2016153987A1 (en) 2016-09-29
US20160276214A1 (en) 2016-09-22
TW201715604A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
TWI687994B (zh) 用於經由原子層沉積循環之蝕刻的方法
KR102609125B1 (ko) 리모트 플라즈마 프로세스를 위한 챔버 컨디셔닝
US11437269B2 (en) Tungsten feature fill with nucleation inhibition
US10381266B2 (en) Tungsten feature fill with nucleation inhibition
TWI629373B (zh) 以六氟化鎢（ｗｆ６）回蝕進行鎢沉積
KR101263856B1 (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
KR102131581B1 (ko) 텅스텐 피처 충진
KR101148252B1 (ko) 트렌치 및 비아 프로파일 변형 장치 및 방법
JP6494940B2 (ja) 異なるサイズのフィーチャへのボイドフリータングステン充填
TWI695903B (zh) 經由原子層沉積(ald)循環之選擇性沉積金屬矽化物的方法
TW202129049A (zh) 鉬填充
US8951913B2 (en) Method for removing native oxide and associated residue from a substrate
US10600685B2 (en) Methods to fill high aspect ratio features on semiconductor substrates with MOCVD cobalt film
US9779950B2 (en) Ruthenium film forming method, film forming apparatus, and semiconductor device manufacturing method
JP2023520675A (ja) 核形成阻害を伴うフィーチャ充填
US10094023B2 (en) Methods and apparatus for chemical vapor deposition of a cobalt layer
TW202043520A (zh) 用於填充設置於基板中的特徵的方法及設備
TWI737601B (zh) 回蝕輪廓調整的方法