JP2010212452A - Ｃｕ膜の成膜方法および記憶媒体 - Google Patents

Ｃｕ膜の成膜方法および記憶媒体 Download PDF

Info

Publication number
JP2010212452A
JP2010212452A JP2009056865A JP2009056865A JP2010212452A JP 2010212452 A JP2010212452 A JP 2010212452A JP 2009056865 A JP2009056865 A JP 2009056865A JP 2009056865 A JP2009056865 A JP 2009056865A JP 2010212452 A JP2010212452 A JP 2010212452A
Authority
JP
Japan
Prior art keywords
film
forming
treatment
gas
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009056865A
Other languages
English (en)
Inventor
Kenji Hikawa
賢治 桧皮
Yasuhiko Kojima
康彦 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009056865A priority Critical patent/JP2010212452A/ja
Priority to PCT/JP2010/051585 priority patent/WO2010103879A1/ja
Publication of JP2010212452A publication Critical patent/JP2010212452A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/16—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal carbonyl compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】表面性状が良好なＣＶＤ−Ｃｕ膜を成膜することができるＣｕ膜の成膜方法を提供する。
【解決手段】表面にＣＶＤ−Ｒｕ膜を成膜したウエハを準備する。酸素雰囲気にさらすことによりＲｕ膜表面を酸化処理し、次に水素プラズマによる還元処理をし、清浄化する。清浄化されたＲｕ膜表面にＣｕ錯体からなる成膜原料を供給してＣＶＤ法によりＣｕ膜を成膜する。
【選択図】なし

Description

本発明は、半導体基板等の基板にＣＶＤによりＣｕ膜を成膜するＣｕ膜の成膜方法および記憶媒体に関する。
近時、半導体デバイスの高速化、配線パターンの微細化等に呼応して、Ａｌよりも導電性が高く、かつエレクトロマイグレーション耐性等も良好なＣｕが配線、Ｃｕメッキのシード層、コンタクトプラグの材料として注目されている。
このＣｕの成膜方法としては、スパッタリングに代表される物理蒸着（ＰＶＤ）法が多用されていたが、半導体デバイスの微細化にともなってステップカバレッジが悪いという欠点が顕在化している。
そこで、Ｃｕ膜の成膜方法として、Ｃｕを含む原料ガスの熱分解反応や、当該原料ガスの還元性ガスによる還元反応にて基板上にＣｕを成膜する化学気相成長（ＣＶＤ）法が用いられつつある。このようなＣＶＤ法により成膜されたＣｕ膜（ＣＶＤ−Ｃｕ膜）は、ステップカバレッジ（段差被覆性）が高く、細長く深いパターン内への成膜性に優れているため、微細なパターンへの追従性が高く、配線、Ｃｕメッキのシード層、コンタクトプラグの形成には好適である。
このＣＶＤ法によりＣｕ膜を成膜するにあたり、成膜原料（プリカーサー）にヘキサフルオロアセチルアセトナート・トリメチルビニルシラン銅（Ｃｕ（ｈｆａｃ）ＴＭＶＳ）等のＣｕ錯体を用い、これを熱分解する技術が知られている（例えば特許文献１）。
一方、Ｃｕの密着層やバリアメタルとして、ＣＶＤ法によるＲｕ膜（ＣＶＤ−Ｒｕ膜）を用いる技術が知られている（特許文献２）。ＲｕはＣｕとの整合性が高いため、Ｃｕ膜を密着性よく成膜することができ、また、ＣＶＤ−Ｒｕ膜は、ステップカバレッジが高いため、Ｃｕの密着層やバリアメタルに適している。
特開２０００−２８２２４２号公報 特開平１０−２２９０８４号公報
しかしながら、ＣＶＤ−Ｃｕ膜の下地としてＣＶＤ−Ｒｕ膜を用いる場合には、例えばＲｕ３（ＣＯ）１２等を成膜原料として用いるため、ＣＶＤ−Ｒｕ膜中にＣＯ等の不純物が含まれることとなる。このＣＯ等の不純物がＣＶＤ−Ｒｕ膜の表面に存在すると、この不純物によって成膜原料の吸着が阻害されてＣｕの濡れ性が悪化するため、Ｃｕの初期核の密度が低くなり、Ｃｕが凝集して粗大化し、Ｃｕ膜の表面性状が悪化してしまう。
また、下地の成膜をＥｘ−ｓｉｔｕで行う場合には、下地を形成してから一旦大気暴露し、その後にＣｕを成膜することとなるため、下地の種類にかかわらず、下地表面の酸化が生じたり、大気中の有機物が下地表面に付着することにより、やはり成膜原料の吸着が阻害されてＣｕの濡れ性が悪化し、Ｃｕ膜の表面性状が悪化してしまう。
さらに、ＣＶＤ−Ｃｕ膜を成膜する際には、成膜原料であるＣｕ錯体が分解して生じる副生成物等の不純物が生じるが、下地の材料にかかわらず、初期には、このような不純物が下地の表面に吸着し、成膜原料の吸着が阻害されてＣｕの濡れ性が悪化し、成膜中には、このような不純物の存在によりＣｕの凝集が生じて、やはりＣｕ膜の表面性状が悪化してしまう。
本発明はかかる事情に鑑みてなされたものであって、表面性状が良好なＣＶＤ−Ｃｕ膜を成膜することができるＣｕ膜の成膜方法を提供することを目的とする。
また、そのような成膜方法を実行するためのプログラムを記憶した記憶媒体を提供することを目的とする。
本発明の第１の観点では、基板上にＣＶＤ法によりＣｕ膜を成膜するＣｕ膜の成膜方法であって、基板表面部分を清浄化する工程と、清浄化された基板にＣｕ錯体からなる成膜原料を供給して基板上にＣｕ膜を成膜する工程とを有することを特徴とするＣｕ膜の成膜方法を提供する。
上記第１の観点は、基板として表面にルテニウムカルボニルを成膜原料としてＣＶＤ法によりＲｕ膜を形成したもの、またはＣｕ膜の成膜に先立って大気暴露された基板を用いる場合に好適である。
また、第１の観点において、前記表面部分を清浄化する処理は、基板表面部分の還元処理を含むものとすることができる。また、大気暴露された基板以外の場合には、前記表面部分を清浄化する処理は、基板表面部分の酸化処理と、その後の基板表面部分の還元処理を含むものとすることができる。前記還元処理としては、水素ガスを含むプラズマ処理または水素ガスを含む雰囲気での熱処理を用いることができる。この際の温度は２５０〜３５０℃の範囲内であることが好ましい。さらに、上記酸化処理としては、酸素含有雰囲気に曝す処理、酸素含有雰囲気での熱処理、酸素ガスを含むプラズマ処理のいずれかを用いることができる。酸素含有雰囲気に曝す処理は、大気暴露により行うことができる。
本発明の第２の観点では、基板上にＣＶＤ法によりＣｕ膜を成膜するＣｕ膜の成膜方法であって、基板にＣｕ錯体からなる成膜原料を供給して基板上にＣｕ膜を成膜する工程と、基板に形成されたＣｕ膜を清浄化する工程とを有することを特徴とするＣｕ膜の成膜方法を提供する。
上記第２の観点において、前記Ｃｕ膜を成膜する工程と、前記清浄化する工程とを複数回繰り返すことが好ましい。この場合に、最初のＣｕ膜を形成する工程は、Ｃｕの初期核を形成する工程とすることができる。
前記清浄化する処理は、Ｃｕ膜の還元処理を含むものとすることができる。また、前記清浄化する処理は、Ｃｕ膜の酸化処理と、その後のＣｕ膜の還元処理を含むものとすることができる。前記還元処理としては、水素ガスを含むプラズマ処理または水素ガスを含む雰囲気での熱処理を用いることができる。この際の水素ガスを含むプラズマ処理は、水素ガスとアルゴンガスを含むプラズマによる処理が好適である。また、水素ガスを含むプラズマ処理または水素ガスを含む雰囲気での熱処理は１００〜２００℃の範囲内の温度で行われることが好ましい。さらに、前記酸化処理としては、酸素含有雰囲気に曝す処理、酸素含有雰囲気での熱処理、酸素ガスを含むプラズマ処理のいずれかを用いることができる。酸素含有雰囲気に曝す処理は、大気暴露により行うことができる。
上記第２の観点において、Ｃｕ膜の成膜に先立って、基板表面部分を清浄化する工程をさらに有するようにすることができる。このような工程は、基板として表面にルテニウムカルボニルを成膜原料としてＣＶＤ法によりＲｕ膜を形成したもの、またはＣｕ膜の成膜に先立って大気暴露された基板を用いる場合に好適である。 前記表面部分を清浄化する処理は、基板表面部分の還元処理を含むものとすることができる。また、大気暴露された基板以外の場合には、前記表面部分を清浄化する処理は、基板表面部分の酸化処理と、その後の基板表面部分の還元処理を含むものとすることができる。前記還元処理としては、水素ガスを含むプラズマ処理または水素ガスを含む雰囲気での熱処理を用いることができる。この際の温度は３５０〜３８０℃の範囲内であることが好ましい。さらに、上記酸化処理としては、前記酸化雰囲気での処理としては、酸素含有雰囲気に曝す処理、酸素含有雰囲気での熱処理、酸素ガスを含むプラズマ処理のいずれかを用いることができる。酸素含有雰囲気に曝す処理は、大気暴露により行うことができる。
本発明の第３の観点では、コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、基板の表面に清浄化処理を施して基板表面の不純物を除去してからＣｕ錯体を成膜原料としたＣＶＤ法によりＣｕ膜を成膜するので、基板として表面にＣＶＤ−Ｒｕ膜のような不純物が存在する膜を有するものを用いた場合であっても、不純物により成膜原料の吸着が阻害されることはなく、Ｃｕの初期核の密度が高く、良好な表面性状を有するＣｕ膜を得ることができる。
また、基板にＣｕ錯体からなる成膜原料を供給して基板上にＣｕ膜を成膜した後に、Ｃｕ膜に清浄化処理を施すので、Ｃｕ膜に不純物が存在する場合でも不純物の存在によるＣｕの凝集を抑制することができ、良好な表面性状を有するＣｕ膜を得ることができる。特に、Ｃｕ膜の成膜とＣｕ膜の清浄化処理を交互に複数回繰り返す場合には、Ｃｕ膜中の不純物を除去する効果が大きく、Ｃｕの凝集を一層有効に抑制することができる。また、この繰り返しの際の最初のＣｕ膜成膜工程を初期核の形成工程とすることにより、成膜初期に成膜原料からの不純物が基板表面に吸着することを防止することができ、成膜原料からの不純物による成膜原料の吸着阻害をも有効に防止することができ、Ｃｕの凝集をさらに有効に抑制することができる。
本発明の第１の実施形態の方法を示すフローチャートである。 下地膜であるＣＶＤ−Ｒｕ膜に不純物としてＣＯやＣ等が含まれたままＣｕ膜を成膜した状態を示す模式図である。 清浄化処理により清浄化されたＣＶＤ−Ｒｕ膜上にＣｕ膜を成膜した状態を示す模式図である。 清浄化処理によりＣＶＤ−Ｒｕ膜の不純物が抜けていく状態を示す模式図である。 本発明の第１の実施形態の成膜方法を実施するための処理装置の一例を示す模式図である。 還元処理ユニットの一例を示す概略断面図である。 還元処理ユニットの他の例を示す概略断面図である。 Ｃｕ膜成膜ユニットの構成の一例を示す概略断面である。 第１の実施形態の効果を確認した実験における初期核生成時の表面状態の走査型電子顕微鏡写真である。 本発明の第２の実施形態の方法を示すフローチャートである。 Ｅｘ−ｓｉｔｕで成膜した下地膜上にそのままＣｕ膜を成膜した状態を示す模式図である。 清浄化処理により清浄化された下地膜上にＣｕ膜を成膜した状態を示す模式図である。 清浄化処理により下地膜の不純物が抜けていく状態を示す模式図である。 本発明の第２の実施形態の成膜方法を実施するための処理装置の一例を示す模式図である。 本発明の第３の実施形態の方法を示すフローチャートである。 下地膜上にＣｕ膜の初期核生成を行った場合に副生成物等の不純物が付着した状態を示す模式図である。 清浄化処理により初期核生成後に不純物を除去した状態を示す模式図である。 Ｃｕ初期核が形成されたままの状態とその後清浄化処理（Ｈ２プラズマ処理）を行った状態とを比較した走査型電子顕微鏡写真。 清浄化処理により下地膜や初期核の不純物が抜けていく状態を示す模式図である。 Ｃｕ初期核を形成した後に清浄化処理として還元処理（Ｈ２プラズマ処理）のみを行ったものと、酸化処理（大気暴露）と還元処理（Ｈ２プラズマ処理）とを行ったものとを比較した結果を示す走査型電子顕微鏡写真。 初期核生成を行った後にＨ２ガスのプラズマでプラズマ処理を行った場合とＨ２ガス＋Ａｒガスプラズマでプラズマ処理を行った場合とを比較して示す走査型電子顕微鏡写真。 本発明の第４の実施形態の方法を示すフローチャートである。
以下、添付図面を参照して、本発明の実施の形態について説明する。
＜第１の実施形態＞
（第１の実施形態の方法）
本発明の第１の実施形態においては、図１のフローチャートに示すように、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料としてＣＶＤ法により成膜したＣＶＤ−Ｒｕ膜を有する半導体ウエハ（以下単にウエハと記す）を準備し（ステップ１）、そのＣＶＤ−Ｒｕ膜の清浄化処理（ステップ２）を行い、その後Ｃｕ錯体を成膜原料としてＣＶＤ法によりＣＶＤ−Ｃｕ膜の成膜（ステップ３）を行う。
ステップ２の清浄化処理は、ＣＶＤ−Ｒｕ膜の不純物を除去するために行う処理である。
成膜原料としてＲｕ３（ＣＯ）１２を用いてＣＶＤ−Ｒｕ膜を成膜する場合には、Ｒｕ３（ＣＯ）１２が分解して生成するＣＯやＣ等がＲｕ膜中に不純物として含まれる。このＣＯやＣのような不純物が含まれたままＣｕ膜を成膜する場合には、図２に示すように、ＣＶＤ−Ｒｕ膜２０１表面にＣＯやＣが存在した状態で成膜原料であるＣｕ錯体が供給されることとなるので、このＣＯやＣがＣｕ錯体の吸着を阻害し、初期核密度が低くなる。この状態でＣｕ膜の成膜を続けるとＣｕが凝集してＣｕ膜の表面性状が悪化する。
そこで、ステップ２の清浄化処理によりＲｕ膜２０１のＣＯやＣ等の不純物を除去する。これにより、図３に示すように、ＣＶＤ−Ｒｕ膜２０１の表面の不純物が減少し、ＣＶＤ−Ｒｕ膜２０１へのＣｕ錯体の吸着阻害が解消され、初期核密度を高くすることができる。したがって、Ｃｕの凝集が抑制されてＣｕ膜の表面性状を良好にすることができる。
この清浄化処理は、還元性ガスを用いた還元処理により行うことができる。これにより、図４に示すように、ＣＶＤ−Ｒｕ膜２０１中に含まれた酸素が抜けていく過程で膜中および表面のＣＯおよびＣと反応し、ＣＯ２として除去される。この際の温度は２５０〜３５０℃の範囲とすることが好ましい。
この清浄化処理は、ＣＶＤ−Ｒｕ膜２０１の酸化処理を行ってから、上記還元処理を行うことが好ましい。すなわち、酸化処理によりＣＶＤ−Ｒｕ膜２０１を酸化させることによりＣＶＤ−Ｒｕ膜２０１の酸素量が増加し、その後の還元処理により膜から抜ける酸素の量が増加するため、膜中および表面のＣＯおよびＣをより除去しやすくすることができ、初期核密度を高める効果をより大きくすることができる。
上記還元処理は、Ｈ２ガスを含む雰囲気での熱処理、またはＨ２ガスを含むプラズマ処理により行うことができる。
Ｈ２ガスを含む雰囲気での熱処理は、Ｈ２ガス単独、またはＨ２ガスと不活性ガスを所定の流量でチャンバー内に導入し、チャンバー内の圧力およびウエハ温度を所定の値に設定して行う。具体的条件としては、ウエハ温度：２５０〜３５０℃、チャンバー内圧力：１３３〜１３３３Ｐａ（１〜１０Ｔｏｒｒ）、Ｈ２ガス流量：５０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）を挙げることができる。
Ｈ２ガスを含むプラズマ処理は、Ｈ２ガス単独、またはＨ２ガスと不活性ガスを所定の流量でチャンバー内に導入し、チャンバー内の圧力およびウエハ温度を所定の値に設定し、上記ガスをプラズマ化して還元処理を行う。この際のプラズマとしては、特に限定されず、容量結合プラズマ、誘導結合プラズマ、マイクロ波プラズマ等、種々のプラズマを採用することができるが、高密度で低電子温度のプラズマを形成できることから、マイクロ波プラズマが好ましい。具体的条件としては、ウエハ温度：２５０〜３５０℃、チャンバー内圧力：１３３〜３９９Ｐａ（１〜３Ｔｏｒｒ）、Ｈ２ガス流量：２５０ｍＬ／ｍｉｎ（ｓｃｃｍ）およびＡｒガス流量：２５０ｍＬ／ｍｉｎ（ｓｃｃｍ）を挙げることができる。
上記酸化処理は、ＣＶＤ−Ｒｕ膜２０１が多少酸化すればよく、その手法は問わず、酸素含有雰囲気に曝す処理、酸素含有雰囲気での熱処理、酸素ガスを含むプラズマ処理等を挙げることができる。ＣＶＤ−Ｒｕ膜２０１をわずかに酸化するだけで十分な場合にはＣＶＤ−Ｒｕ膜２０１を酸素含有雰囲気に曝すだけで十分である。酸素含有雰囲気に曝す処理としては大気暴露が最も簡便である。酸素含有雰囲気での熱処理、酸素ガスを含むプラズマ処理を採用する場合には、必要とされる酸化の度合いに応じて加熱温度、チャンバー内圧力、供給するガスの酸素濃度、流量等を決定すればよい。
ステップ３のＣＶＤ−Ｃｕ膜の成膜は、成膜原料として、Ｃｕ錯体、例えばＣｕ（ｈｆａｃ）ＴＭＶＳを用い、これを加熱したウエハ上に供給し、ウエハ表面のＣＶＤ−Ｒｕ膜上でＣｕを熱分解させてＣｕ膜を成膜する。Ｃｕ膜の成膜においては、最初に成膜面にＣｕの核が生成し、それが成長してＣｕ膜となるので、上述したようにステップ１の清浄化処理により成膜面であるＣＶＤ−Ｒｕ膜の表面が清浄化されていることにより、全面に均一に高密度で初期核生成が行われ、Ｃｕの凝集が起こり難く、良好な表面性状のＣｕ膜を得ることができる。
（第１の実施形態の成膜方法を実施するための装置の構成）
次に、第１の実施形態の成膜方法を実施するための処理装置について説明する。図５は第１の実施形態の成膜方法を実施するための処理装置の一例を示す模式図である。この処理装置はＣＶＤ−Ｒｕ膜の成膜、清浄化処理、およびＣＶＤ−Ｃｕ膜の成膜を真空を破ることなくｉｎ−ｓｉｔｕで連続して実施することができるマルチチャンバタイプの処理装置である。
この処理装置は、真空に保持されているＲｕ膜成膜ユニット１、清浄化処理を行う還元処理ユニット２、Ｃｕ膜成膜ユニット３を備えており、これらのユニット１〜３は搬送室５にゲートバルブＧを介して接続されている。また、搬送室５にはロードロック室６、７がゲートバルブＧを介して接続されている。搬送室５は真空に保持されている。ロードロック室６、７の搬送室５と反対側には大気雰囲気の搬入出室８が設けられており、搬入出室８のロードロック室６、７の接続部分と反対側にはウエハＷを収容可能なキャリアＣを取り付ける３つのキャリア取り付けポート９、１０、１１が設けられている。
搬送室５内には、Ｒｕ膜成膜ユニット１、還元処理ユニット２、Ｃｕ膜成膜ユニット３、ロードロック室６，７に対して、ウエハＷの搬入出を行う搬送装置１２が設けられている。この搬送装置１２は、搬送室５の略中央に設けられており、回転および伸縮可能な回転・伸縮部１３の先端に半導体ウエハＷを支持する２つの支持アーム１４ａ，１４ｂを有しており、これら２つの支持アーム１４ａ，１４ｂは互いに反対方向を向くように回転・伸縮部１３に取り付けられている。また、搬送室５には、空気を取り入れる空気取り入れ配管１５が接続されており、空気取り入れ配管１５には開閉バルブ１５ａが設けられている。
搬入出室８内には、キャリアＣに対するウエハＷの搬入出およびロードロック室６，７に対するウエハＷの搬入出を行う搬送装置１６が設けられている。この搬送装置１６は、多関節アーム構造を有しており、キャリアＣの配列方向に沿ってレール１８上を走行可能となっていて、その先端の支持アーム１７上にウエハＷを載せてその搬送を行う。
この処理装置は、各構成部を制御する制御部２０を有している。この制御部２０は、マイクロプロセッサ（コンピュータ）を備えたプロセスコントローラ２１と、ユーザーインターフェース２２と、記憶部２３とを有している。プロセスコントローラ２１には処理装置の各構成部が電気的に接続されて制御される構成となっている。ユーザーインターフェース２２は、プロセスコントローラ２１に接続されており、オペレータが処理装置の各構成部を管理するためにコマンドの入力操作などを行うキーボードや、処理装置の各構成部の稼働状況を可視化して表示するディスプレイ等からなっている。記憶部２３もプロセスコントローラ２１に接続されており、この記憶部２３には、処理装置で実行される各種処理をプロセスコントローラ２１の制御にて実現するための制御プログラムや、処理条件に応じて処理装置の各構成部に所定の処理を実行させるための制御プログラムすなわち処理レシピや、各種データベース等が格納されている。処理レシピは記憶部２３の中の記憶媒体（図示せず）に記憶されている。記憶媒体は、ハードディスク等の固定的に設けられているものであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース２２からの指示等にて所定の処理レシピを記憶部２３から呼び出してプロセスコントローラ２１に実行させることで、プロセスコントローラ２１の制御下で、処理装置での所望の処理が行われる。
このような処理装置においては、キャリアＣから搬入出室８の搬送装置１６によりロードロック室６，７のいずれかにウエハＷを搬送し、そのロードロック室を真空排気した後、搬送室５の搬送装置１２により、そのウエハＷを取り出し、まずＲｕ成膜ユニット１に搬送してウエハＷにＣＶＤ−Ｒｕ膜を成膜する。その後、Ｒｕ膜を成膜したウエハＷを搬送装置１２により搬送室５に戻し、その状態で開閉バルブ１５ａを開けて空気取り入れ配管１５から大気を導入（大気暴露）してウエハＷに酸化処理を施し、その後、搬送装置１２により酸化処理したウエハＷを還元処理ユニット２に搬送し、そこで還元処理を行う。これにより、酸化処理と還元処理を含む清浄化処理がなされる。なお、還元処理のみで清浄化を行うことができる場合には、大気を導入する酸化処理は不要である。その後、搬送装置１２により還元処理ユニット２内のウエハＷを取り出して、Ｃｕ膜成膜ユニット３に搬送して清浄化処理後のＲｕ膜上にＣｕ膜を成膜する。なお、酸化処理を行うためのユニットを搬送室５の空きポートに接続し、そのユニットで酸素含有雰囲気での熱処理やプラズマ処理等の酸化処理を行うようにしてもよい。
次に、各ユニットについて説明する。
上記Ｒｕ膜成膜ユニット１は、成膜原料として固体のＲｕ３（ＣＯ）１２を用い、これを加熱により昇華させて用いる他は、基本的に後述するＣｕ膜成膜ユニット３と同様の構造のものを用いることができる。
次に、清浄化処理を行う還元処理ユニット２について説明する。
図６は還元処理ユニット２の一例を示す概略断面図である。図６に示す還元処理ユニット２は、ＲＬＳＡ（Radial Line Slot Antenna）マイクロ波プラズマ方式のプラズマ処理装置として構成されている。
この還元処理ユニット２は、略円筒状のチャンバー３１と、チャンバー３１内に設けられ、ウエハＷを載置するサセプタ３２と、チャンバー３１の側壁に設けられたガス導入部３３と、チャンバー３１の上部の開口部に臨むように設けられ、多数のマイクロ波透過孔３４ａが形成された平面アンテナ３４と、マイクロを発生させるマイクロ波発生部３５と、マイクロ波発生部３５を平面アンテナ３４に導くマイクロ波伝送機構３６とを有している。サセプタ３２には、ヒーター３２ａが埋設されている。また、ガス導入部３３には、Ｈ２ガス供給源４１およびＡｒガス供給源４２が配管４３を介して接続されている。平面アンテナ３４の下方には誘電体からなるマイクロ波透過板３７が設けられ、平面アンテナ３４の上にはシールド部材３８が設けられている。さらに、シールド部材３８と平面アンテナ３４との間には、誘電体からなる遅波材３９が設けられている。マイクロ波伝送機構３６は、マイクロ波発生部３５からマイクロ波を導く水平方向に伸びる導波管４５と、平面アンテナ３４から上方に伸びる内導体４７および外導体４８からなる同軸導波管４６と、導波管４５と同軸導波管４６との間に設けられたモード変換機構４９とを有している。なお、符号４４は真空ポンプ等を備えた排気装置（図示せず）につながる排気管である。
このように構成される還元処理ユニット２においては、マイクロ波発生部３５で発生したマイクロ波をマイクロ波伝送機構３６を介して所定のモードで平面アンテナ３４に導き、平面アンテナ３４のマイクロ波透過孔３４ａおよびマイクロ波透過板３７を通ってチャンバー１内に均一に供給し、そのマイクロ波により、Ｈ２ガス供給源４１およびＡｒガス供給源４２からガス導入部３３を介して所定流量で供給されたＨ２ガスおよびＡｒガスをプラズマ化してそのプラズマによりウエハＷの表面に形成されたＣＶＤ−Ｒｕ膜に還元処理を施す。このとき、ウエハＷは、ヒーター３２ａにより、例えば２５０〜３５０℃に加熱される。
このマイクロ波プラズマは、プラズマ密度が高く電子温度が低いので、ＣＶＤ−Ｒｕ膜にダメージを与えることなく高効率で還元処理を行うことができる。
還元処理ユニット２としては、図７に示すように、プラズマ発生源を持たずに、チャンバー５１と、チャンバー５１内に設けられ、ヒーター５２ａが埋設されたサセプタ５２と、還元ガスであるＨ２ガスを供給するＨ２ガス供給源５４が配管５３を介して接続されたガス導入部５５と、真空ポンプ等を備えた排気装置（図示せず）につながる排気管５６とを有するものであってもよい。このような構成により、ヒーター５２ａによりウエハＷを例えば２５０〜３５０℃に加熱しながら、還元ガスであるＨ２ガスをチャンバー５１内に導入して、ウエハＷ表面のＣＶＤ−Ｒｕ膜に還元処理を施す。
次に、Ｃｕ膜成膜ユニット３について説明する。
図８は、Ｃｕ膜成膜ユニット３の構成の一例を示す概略断面である。Ｃｕ膜成膜ユニット３は、気密に構成された略円筒状のチャンバー６１を有しており、その中には被処理基板である半導体ウエハＷを水平に支持するためのサセプタ６２がその中央下部に設けられた円筒状の支持部材６３により支持された状態で配置されている。このサセプタ６２はＡｌＮ等のセラミックスからなっている。また、サセプタ６２にはヒーター６５が埋め込まれており、このヒーター６５にはヒーター電源６６が接続されている。一方、サセプタ６２の上面近傍には熱電対６７が設けられており、熱電対６７の信号はヒーターコントローラ６８に伝送されるようになっている。そして、ヒーターコントローラ６８は熱電対６７の信号に応じてヒーター電源６６に指令を送信し、ヒーター６５の加熱を制御してウエハＷを所定の温度に制御するようになっている。
チャンバー６１の天壁６１ａには、円形の孔６１ｂが形成されており、そこからチャンバー６１内へ突出するようにシャワーヘッド７０が嵌め込まれている。シャワーヘッド７０は、後述するガス供給機構９０から供給された成膜用のガスをチャンバー６１内に吐出するためのものであり、その上部には、成膜原料ガスとしてＣｕ錯体、例えばヘキサフルオロアセチルアセトナート・トリメチルビニルシラン銅（Ｃｕ（ｈｆａｃ）ＴＭＶＳ）が導入される第１の導入路７１と、チャンバー６１内に希釈ガスが導入される第２の導入路７２とを有している。この希釈ガスとしては、ＡｒガスまたはＨ２ガスが用いられる。
シャワーヘッド７０の内部には上下２段に空間７３、７４が設けられている。上側の空間７３には第１の導入路７１が繋がっており、この空間７３から第１のガス吐出路７５がシャワーヘッド７０の底面まで延びている。下側の空間７４には第２の導入路７２が繋がっており、この空間７４から第２のガス吐出路７６がシャワーヘッド７０の底面まで延びている。すなわち、シャワーヘッド７０は、成膜原料としてのＣｕ錯体ガスと希釈ガスとがそれぞれ独立して吐出路７５および７６から吐出するようになっている。
チャンバー６１の底壁には、下方に向けて突出する排気室８１が設けられている。排気室８１の側面には排気管８２が接続されており、この排気管８２には真空ポンプや圧力制御バルブ等を有する排気装置８３が接続されている。そしてこの排気装置８３を作動させることによりチャンバー６１内を所定の減圧状態とすることが可能となっている。
チャンバー６１の側壁には、ウエハ搬送室（図示せず）との間でウエハＷの搬入出を行うための搬入出口８５と、この搬入出口８５を開閉するゲートバルブＧとが設けられている。また、チャンバー６１の壁部には、ヒーター８６が設けられており、成膜処理の際にチャンバー６１の内壁の温度を制御可能となっている。
ガス供給機構９０は、Ｃｕ錯体、例えばＣｕ（ｈｆａｃ）ＴＭＶＳを成膜原料として貯留する成膜原料タンク９１を有している。成膜原料を構成するＣｕ錯体としては、Ｃｕ（ｈｆａｃ）ＡＴＭＳ、Ｃｕ（ｈｆａｃ）ＤＭＤＶＳ、Ｃｕ（ｈｆａｃ）ＴＭＯＶＳ等を用いることができる。用いるＣｕ錯体が常温で固体である場合には、溶媒に溶かした状態で成膜原料タンク９１に貯留することができる。
成膜原料タンク９１には、上方からＨｅガス等の圧送ガスを供給するための圧送ガス配管９２が挿入されており、圧送ガス配管９２はバルブ９３が介装されている。また、成膜原料タンク９１内の成膜原料には原料送出配管９４が上方から挿入されており、この原料送出配管９４の他端には気化器９７が接続されている。原料送出配管９４にはバルブ９５および液体マスフローコントローラ９６が介装されている。そして、圧送ガス配管９２を介して成膜原料タンク９１内に圧送ガスを導入することで、成膜原料タンク９１内のＣｕ錯体、例えばＣｕ（ｈｆａｃ）ＴＭＶＳが液体のまま気化器９７に供給される。このときの液体供給量は液体マスフローコントローラ９６により制御される。気化器９７には、キャリアガスとしてＡｒまたはＨ２等を供給するキャリアガス配管９８が接続されている。キャリアガス配管９８には、マスフローコントローラ９９およびマスフローコントローラ９９を挟んで２つのバルブ１００が設けられている。また、気化器９７には、気化されたＣｕ錯体をシャワーヘッド７０に向けて供給する成膜原料ガス供給配管１０１が接続されている。成膜原料ガス供給配管１０１にはバルブ１０２が介装されており、その他端はシャワーヘッド７０の第１の導入路７１に接続されている。そして、気化器９７で気化したＣｕ錯体がキャリアガスにキャリアされて成膜原料ガス供給配管１０１に送出され、第１の導入路７１からシャワーヘッド７０内に供給される。気化器９７および成膜原料ガス供給配管１０１およびキャリアガス配管の下流側のバルブ１００までの部分には、成膜原料ガスの凝縮防止のためのヒーター１０３が設けられている。ヒーター１０３にはヒーター電源（図示せず）から給電され、コントローラ（図示せず）により温度制御されるようになっている。
シャワーヘッド７０の第２の導入路７２には、希釈ガスを供給する希釈ガス供給配管１０４が接続されている。この希釈ガス供給配管１０４にはバルブ１０５が介装されている。そして、この希釈ガス供給配管１０４を介して第２の導入路７２からシャワーヘッド内に、希釈ガスとしてＡｒガスまたはＨ２ガスが供給される。
このように構成されたＣｕ膜成膜ユニット３においては、まず、ゲートバルブＧを開け、搬送装置１２により清浄化処理を行った後のウエハＷをチャンバー６１内に搬入し、サセプタ６２上に載置する。次いで、チャンバー６１内を排気装置８３により排気してチャンバー１内の圧力を１．３３〜２６６．６Ｐａ（１０ｍＴｏｒｒ〜２Ｔｏｒｒ）とし、ヒーター６５によりサセプタ６２を１５０℃程度に加熱し、キャリアガス配管９８、気化器９７、成膜原料ガス配管１０１、シャワーヘッド７０を介してチャンバー６１内に１００〜１５００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でキャリアガスを供給し、さらに０〜１５００ｍＬ／ｍｉｎ（ｓｃｃｍ）程度の希釈ガスを希釈ガス供給配管１０４、シャワーヘッド７０を介してチャンバー６１内に導入して安定化を行う。
安定化を所定時間行って条件が安定した時点で、キャリアガスおよび希釈ガスを供給した状態のまま、液体のＣｕ（ｈｆａｃ）ＴＭＶＳを５０〜７０℃の気化器９７で気化させてチャンバー６１内に導入しＣｕ膜の成膜を開始する。このときの流量は、液体として１００〜５００ｍｇ／ｍｉｎ程度とする。このときのチャンバー６１内の圧力は１．３３〜２６６．６Ｐａ（１０ｍＴｏｒｒ〜２Ｔｏｒｒ）程度とする。
成膜原料であるＣｕ（ｈｆａｃ）ＴＭＶＳは、サセプタ６２のヒーター６５により加熱された被処理基板であるウエハＷ上で以下の（１）式に示す反応により分解し、まず、ＣＶＤ−Ｒｕ膜の上にＣｕの初期核が形成される。
２Ｃｕ（ｈｆａｃ）ＴＭＶＳ→Ｃｕ＋Ｃｕ（ｈｆａｃ）２＋２ＴＭＶＳ…（１）
このとき、上述したようにＣＶＤ−Ｒｕ膜表面は清浄化されているので、高密度で均一にＣｕの初期核が形成される。この後、Ｃｕ膜の成膜を続行し、所定時間経過することにより、表面性状の良好なＣｕ膜が得られる。
そして、このようにしてＣｕ膜を成膜した後、Ｃｕ（ｈｆａｃ）ＴＭＶＳの供給を停止し、排気装置８３の真空ポンプを引き切り状態とし、キャリアガスおよび希釈ガスをパージガスとしてチャンバー６１内に流してチャンバー６１内をパージする。この際に、できる限り迅速にチャンバー６１内をパージする観点から、キャリアガスの供給は断続的に行うことが好ましい。
次に、第１の実施形態の効果を確認した実験について説明する。
Ｓｉウエハ上にＲｕ３（ＣＯ）１２を原料としてＣＶＤ−Ｒｕ膜を２ｎｍの厚さで成膜した後、（１）そのまま成膜原料としてＣｕ（ｈｆａｃ）ＴＭＶＳを用いたＣＶＤでＣｕ膜を成膜、（２）Ｈ２ガス雰囲気における熱処理を行い、その後成膜原料としてＣｕ（ｈｆａｃ）ＴＭＶＳを用いたＣＶＤでＣｕ膜を成膜、（３）大気暴露を行い、次いでＨ２ガス雰囲気における熱処理を行い、その後成膜原料としてＣｕ（ｈｆａｃ）ＴＭＶＳを用いたＣＶＤでＣｕ膜を成膜、の３種類の試験を行った。ここで、Ｈ２ガス雰囲気における熱処理の際の条件は、ウエハ温度：３５０℃、チャンバー内圧力：２６６Ｐａ（２Ｔｏｒｒ）、Ｈ２流量：２５０ｍＬ／ｍｉｎ（ｓｃｃｍ）とした。これら（１）〜（３）の初期核生成時の表面状態の走査型電子顕微鏡（ＳＥＭ）写真を、図９の（ａ）〜（ｃ）に示す。これらの図に示すように、Ｈ２ガス雰囲気における熱処理を行うことにより、初期核密度が上昇し、さらに上記熱Ｈ２ガス雰囲気における熱処理処理に先立って酸化処理を行うことにより、初期核密度が一層上昇することがわかる。
＜第２の実施形態＞
（第２の実施形態の方法）
本発明の第２の実施形態においては、図１０のフローチャートに示すように、Ｅｘ−ｓｉｔｕで成膜された下地膜を有するウエハを準備し（ステップ１１）、その下地膜の清浄化処理（ステップ１２）を行い、その後Ｃｕ錯体を成膜原料としてＣＶＤ法によりＣＶＤ−Ｃｕ膜の成膜（ステップ１３）を行う。
ステップ１２の清浄化処理は、下地膜に形成された酸化物や大気中からの有機物を除去するために行う処理である。
Ｃｕ膜の下地膜、例えばＲｕ膜をＥｘ−ｓｉｔｕで成膜する場合には、下地膜成膜後、ウエハＷは一旦大気中に出されるため、下地膜表面には酸化物が形成されたり、大気中の有機物が付着したりする。このような酸化物や有機物が存在したままＣｕ膜を成膜する場合には、図１１に示すように、下地膜２１１表面に酸化物や有機物が存在した状態で成膜原料であるＣｕ錯体が供給されることとなるので、この酸化物や有機物がＣｕ錯体の吸着を阻害し、初期核密度が低くなる。この状態でＣｕ膜の成膜を続けるとＣｕが凝集してＣｕ膜の表面性状が悪化する。
そこで、ステップ１２の清浄化処理により下地膜２１１の酸化物や有機物を除去する。これにより、図１２に示すように、下地膜２１１の表面の酸化物や有機物が減少し、下地膜２１１へのＣｕ錯体の吸着阻害が解消され、初期核密度を高くすることができる。したがって、Ｃｕの凝集が抑制されてＣｕ膜の表面性状を良好にすることができる。なお、この実施形態においては下地膜は特に限定されない。
この清浄化処理は、上記第１の実施形態のステップ２と同様、還元性ガスを用いた還元処理により行うことができる。これにより、図１３に示すように、下地膜２１１の膜中の酸素および表面部分の酸化物に含まれた酸素が抜けていく過程で表面の有機物と反応し、ＣＯ２等となって除去される。また、下地膜２１１として第１の実施形態と同様のＣＶＤ−Ｒｕ膜を用いた場合には、表面やＣＶＤ−Ｒｕ膜中に含まれるＣやＣＯも除去することができる。
本実施形態では、大気中を通る間に表面に酸化物が存在した状態となっているから、第１の実施形態のような還元処理に先だって行う酸化処理は不要である。
（第２の実施形態の成膜方法を実施するための装置の構成）
次に、第２の実施形態の成膜方法を実施するための処理装置について説明する。図１４は第１の実施形態の成膜方法を実施するための処理装置の一例を示す模式図である。この処理装置は下地膜をＥｘ−ｓｉｔｕで成膜したウエハに対し、清浄化処理、およびＣＶＤ−Ｃｕ膜の成膜を真空を破ることなくｉｎ−ｓｉｔｕで連続して実施することができるマルチチャンバタイプの処理装置である。この処理装置は、Ｒｕ膜成膜ユニット１および空気取り入れ配管１５を有しておらず、還元処理ユニット２およびＣｕ膜成膜ユニット３の接続位置が異なる以外は、図５の成膜装置と全く同様に構成されている。また、還元処理ユニット２およびＣｕ膜成膜ユニット３として、図６〜８のものを用いることができる。
＜第３の実施形態＞
（第３の実施形態の方法）
本発明の第３の実施形態においては、図１５のフローチャートに示すように、下地膜を成膜したウエハを準備し（ステップ２１）、その下地膜の上にＣｕ錯体を成膜原料としてＣＶＤ法によりＣｕ膜の初期核形成を行い（ステップ２２）、次いで、清浄化処理（ステップ２３）を行い、その後ＣＶＤ−Ｃｕ膜の成膜（ステップ２４）を行い、さらに清浄化処理（ステップ２５）を行い、好ましくはステップ２４のＣＶＤ−Ｃｕ膜の成膜とステップ２５の清浄化処理とを交互に繰り返す。なお、この実施形態においては下地膜は特に限定されない。
ステップ２２の初期核生成は、Ｃｕ膜の表面性状を決定する重要なプロセスである。このプロセスにおいて、高密度で均一な核生成が行われることにより、下地膜との密着性が良好になるとともに、Ｃｕの凝集が抑制されて均一に粒成長し、表面性状が良好な（平滑性の高い）Ｃｕ膜を得ることができる。
しかしながら、Ｃｕ錯体、例えばＣｕ（ｈｆａｃ）ＴＭＶＳを原料とするＣＶＤの場合には、成膜の際に、図１６に示すように、成膜原料であるＣｕ錯体が分解して生成される副生成物、例えばＣｕ（ｈｆａｃ）２が不純物として下地膜２２１の表面や、初期核２２２に付着する。このため、Ｃｕの下地に対する濡れ性が悪化し、Ｃｕが凝集して粗大化し、Ｃｕ膜の表面性状が悪化してしまう。
そこで、ステップ２３の清浄化処理により、初期核生成後に不純物を除去する。これにより、図１７に示すように、下地膜２２１の表面や、初期核２２２に付着した不純物が除去され、Ｃｕの下地に対する濡れ性が良好なものとなる。実際に、Ｃｕ初期核が形成されたままの状態とその後清浄化処理（Ｈ２プラズマ処理）を行った状態とを比較した結果を図１８のＳＥＭ写真に示す。この図に示すように、（ａ）のＣｕ初期核が形成されたままの状態よりも、（ｂ）の清浄化処理を行った状態のほうが初期核の濡れ性が向上しているのが確認される。
このステップ２３の清浄化処理も上記ステップ２の清浄化処理と同様、還元性ガスを用いた還元処理により行うことができる。これにより、図１９に示すように、下地膜２２１中に含まれた酸素が抜けていく過程で酸素が下地膜２２１や初期核２２２の不純物と反応し、ＣＯ２等として除去される。
このステップ２３の清浄化処理も、酸化処理行ってから、上記還元処理を行うことが好ましい。すなわち、酸化処理により初期核２２２と下地膜２２１とを酸化させることにより酸素量が増加し、その後の還元処理により膜から抜ける酸素の量が増加するため、下地膜２２１および初期核２２２に付着した不純物をより除去しやすくすることができ、濡れ性を向上させることができる。実際に、Ｃｕ初期核を形成した後に清浄化処理として還元処理（Ｈ２プラズマ処理）のみを行ったものと、酸化処理（大気暴露）と還元処理（Ｈ２プラズマ処理）とを行ったものとを比較した結果を図２０のＳＥＭ写真に示す。この図に示すように、（ａ）の清浄化処理として還元処理（Ｈ２プラズマ処理）のみを行ったものよりも、（ｂ）酸化処理（大気暴露）と還元処理（Ｈ２プラズマ処理）とを行ったもののほうが初期核の濡れ性が向上し、表面がなめらかになっているのが確認される。
この場合の還元処理も、Ｈ２ガスを含む雰囲気での熱処理、またはＨ２ガスを含むプラズマ処理により行うことができる。これらの中では、より高エネルギーで処理可能なプラズマ処理のほうがＣｕ膜中の不純物を除去する効果が高い。ただし、この際の温度が高すぎると、Ｃｕの凝集が生じる可能性があるため、１００〜２００℃とすることが好ましい。
Ｈ２ガスを含む雰囲気での熱処理は、Ｈ２ガス単独、またはＨ２ガスと不活性ガスを所定の流量でチャンバー内に導入し、チャンバー内の圧力およびウエハ温度を所定の値に設定して行う。具体的な条件としては、ウエハ温度：１００〜２００℃（例えば１５０℃）、チャンバー内圧力：１３３〜３９９Ｐａ（１〜３Ｔｏｒｒ）、Ｈ２ガス流量：５０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）を挙げることができる。
Ｈ２ガスを含むプラズマ処理は、Ｈ２ガス単独、またはＨ２ガスと不活性ガスを所定の流量でチャンバー内に導入し、チャンバー内の圧力およびウエハ温度を所定の値に設定し、上記ガスをプラズマ化して還元処理を行う。この際のプラズマとしては、特に限定されず、容量結合プラズマ、誘導結合プラズマ、マイクロ波プラズマ等、種々のプラズマを採用することができるが、高密度で低電子温度のプラズマを形成できることから、マイクロ波プラズマが好ましい。また、Ｈ２ガス単独によるプラズマよりもＨ２ガスとＡｒガスによるプラズマのほうが、Ａｒ＋イオンによるエネルギーが付加されるので、Ｃｕ膜中の不純物を抜けやすくすることができる。このことを確認するために、Ｃｕの初期核生成を行った後に、Ｈ２ガス＝２５０ｍＬ／ｍｉｎ（ｓｃｃｍ）とＨ２ガス／Ａｒガス＝２５０／２５０ｍＬ／ｍｉｎ（ｓｃｃｍ）とでマイクロ波プラズマによるプラズマ処理を行い、断面のＳＥＭ写真を撮影した。その結果を図２１に示す。図２１に示すように、Ｈ２ガスのみの(ａ)よりもＡｒガスを添加した（ｂ）のほうがＣｕの濡れ性が向上することがわかる。
Ｈ２ガスを含むプラズマ処理の具体的な条件としては、ウエハ温度：１００〜２００℃（例えば１５０℃）、チャンバー内圧力：１３３〜３９９Ｐａ（１〜３Ｔｏｒｒ）、Ｈ２ガス流量：５０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）、Ａｒガス流量５０〜５００ｍＬ／ｍｉｎ（ｓｃｃｍ）を挙げることができる。
上記酸化処理は、下地膜であるＣＶＤ−Ｒｕ膜およびＣｕの初期核が多少酸化すればよく、その手法は問わず、酸素含有雰囲気に曝す処理、酸素含有雰囲気での熱処理、酸素ガスを含むプラズマ処理等を挙げることができる。わずかに酸化するだけで十分な場合にはＣＶＤ−Ｒｕ膜を酸素含有雰囲気に曝すだけで十分である。酸素含有雰囲気に曝す処理としては大気暴露が最も簡便である。酸素含有雰囲気での熱処理、酸素ガスを含むプラズマ処理を採用する場合には、必要とされる酸化の度合いに応じて加熱温度、チャンバー内圧力、供給するガスの酸素濃度、流量等を決定すればよい。
初期核生成後のステップ２３の清浄化処理を行った後、ステップ２４のＣｕ膜成膜処理が続行される。この際には、初期核生成の場合と同様、成膜原料として、Ｃｕ錯体、例えばＣｕ（ｈｆａｃ）ＴＭＶＳを用い、これを初期核の上に供給してＣｕ膜を成長させる。
このとき、初期核生成の時と同様、成膜原料であるＣｕ錯体が分解して副生成物、例えばＣｕ（ｈｆａｃ）２が不純物として生成し、Ｃｕ膜中に含有される。そうすると、不純物の存在によりＣｕの凝集が促進され、Ｃｕ膜の表面性状が悪くなる。
そこで、ステップ２４の成膜後、ステップ２５の清浄化処理を行う。この際の清浄化処理は、ステップ２３と同様に行うことができる。これにより、Ｃｕの凝集が抑制されてＣｕ膜の表面性状が良好なものとなる。
Ｃｕの凝集を有効に防止する観点からは、ステップ２４のＣｕ膜成膜とステップ２５の清浄化処理とを複数回繰り返すことが好ましい。
ただし、成膜しようとするＣｕ膜が薄い等、Ｃｕ凝集のおそれが小さい場合には繰り返さなくてもよい。また、場合によっては、ステップ２３の清浄化処理を経ずに、ステップ２２の初期核生成およびステップ２４のＣｕ膜成膜を連続で行った後に、ステップ２５の清浄化処理を行ってもよい。
（第３の実施形態の方法を実施するための装置の構成）
次に、第３の実施形態の成膜方法を実施するための処理装置について説明する。この実施形態においては、第１の実施形態の図５と同様の成膜装置を用いて下地膜の成膜、清浄化処理、初期核生成、Ｃｕ膜成膜を真空を破ることなくｉｎ−ｓｉｔｕで連続して実施する。
すなわち、Ｒｕ膜成膜ユニット１と同様の下地膜成膜ユニットにより下地膜を成膜し、Ｃｕ膜成膜ユニット３でステップ２２の初期核生成を行い、還元処理ユニット２でステップ２３の清浄化処理を行い、Ｃｕ膜成膜ユニット３でステップ２４のＣｕ膜成膜を行い、還元処理ユニット２でステップ２５の清浄化処理を行う。ステップ２３およびステップ２５の清浄化処理においては、必要に応じて空気取り入れ配管１５から大気を取り入れて酸化処理を行ってもよい。
なお、還元処理ユニット２およびＣｕ膜成膜ユニット３として、図６〜８のものを用いることができる。
＜第４の実施形態＞
（第４の実施形態の方法）
本発明の第４実施形態においては、図２２のフローチャートに示すように、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料としてＣＶＤ法により成膜したＣＶＤ−Ｒｕ膜を有する半導体ウエハ（以下単にウエハと記す）を準備し（ステップ３１）、そのＣＶＤ−Ｒｕ膜の清浄化処理（ステップ３２）を行い、その後Ｃｕ錯体を成膜原料としてＣＶＤ法によりＣＶＤ−Ｃｕ膜のＣｕ膜の初期核形成を行い（ステップ３３）、次いで、清浄化処理（ステップ３４）を行い、その後ＣＶＤ−Ｃｕ膜の成膜（ステップ３５）を行い、さらに清浄化処理（ステップ３６）を行い、好ましくはステップ３５のＣＶＤ−Ｃｕ膜の成膜とステップ３６の清浄化処理とを交互に繰り返す。
成膜原料としてＲｕ３（ＣＯ）１２を用いてＣＶＤ−Ｒｕ膜を成膜する場合には、Ｒｕ３（ＣＯ）１２が分解して生成するＣＯやＣ等がＲｕ膜中に不純物として含まれる。このＣＯやＣのような不純物が含まれたままＣｕ膜を成膜する場合には、第１の実施形態と同様、Ｒｕ膜表面にＣＯやＣが存在した状態で成膜原料であるＣｕ錯体が供給されることとなるので、このＣＯやＣがＣｕ錯体の吸着を阻害し、初期核密度が低くなる。この状態でＣｕ膜の成膜を続けるとＣｕが凝集してＣｕ膜の表面性状が悪化する。
そこで、ステップ３２の清浄化処理によりＲｕ膜のＣＯやＣ等の不純物を除去する。これにより、第１の実施形態と同様、ＣＶＤ−Ｒｕ膜の表面の不純物が減少し、ＣＶＤ−Ｒｕ膜へのＣｕ錯体の吸着阻害が解消され、初期核密度を高くすることができる。
この清浄化処理は、第１の実施形態におけるステップ２の清浄化処理と同様に行うことができる。すなわち還元ガスを用いた還元処理、または酸化処理を行ってから還元処理を行うことを挙げることができる。還元処理の温度は、２５０〜３５０℃が好ましい。還元処理は、第１の実施形態と同様にして、Ｈ２ガスを含む雰囲気での熱処理、またはＨ２ガスを含むプラズマ処理により行うことができる。
ステップ３３の初期核生成は、Ｃｕ膜の表面性状を決定する重要なプロセスである。このプロセスにおいて、高密度で均一な核生成が行われることにより、下地膜との密着性が良好になるとともに、Ｃｕの凝集が抑制されて均一に粒成長し、表面性状が良好な（平滑性の高い）Ｃｕ膜を得ることができるが、第３の実施形態と同様、Ｃｕ錯体、例えばＣｕ（ｈｆａｃ）ＴＭＶＳを原料とするＣＶＤの場合には、成膜の際に、成膜原料であるＣｕ錯体が分解して生成される副生成物、例えばＣｕ（ｈｆａｃ）２が不純物としてＣＶＤ−Ｒｕ膜の表面や、初期核に付着する。このため、Ｃｕの下地に対する濡れ性が悪化し、Ｃｕが凝集して粗大化し、Ｃｕ膜の表面性状が悪化してしまう。
そこで、ステップ３４の清浄化処理により、初期核形成後に不純物を除去する。これにより、第３の実施形態の図１７と同様、下地膜であるＣＶＤ−Ｒｕ膜の表面や、初期核に付着した不純物が除去され、Ｃｕの下地に対する濡れ性が良好なものとなる。
このステップ３４の清浄化処理も上記ステップ２の清浄化処理と同様、還元性ガスを用いた還元処理により行うことができる。これにより、下地膜であるＣＶＤ−Ｒｕ膜中に含まれた酸素が抜けていく過程で酸素が下地膜であるＣＶＤ−Ｒｕ膜や初期核の不純物と反応し、ＣＯ２等として除去される。
このステップ３４の清浄化処理も、酸化処理行ってから、上記還元処理を行うことが好ましい。すなわち、酸化処理により初期核と下地膜であるＣＶＤ−Ｒｕ膜とを酸化させることにより酸素量が増加し、その後の還元処理により膜から抜ける酸素の量が増加するため、下地膜であるＣＶＤ−Ｒｕ膜および初期核に付着した不純物をより除去しやすくすることができ、濡れ性を向上させることができる。
この場合の還元処理も、Ｈ２ガスを含む雰囲気での熱処理、またはＨ２ガスを含むプラズマ処理により行うことができる。また、この場合の温度も、Ｃｕの凝集が生じないように１００〜２００℃とすることが好ましい。これらの具体的な条件も、第３の実施形態のステップ２３と同様である。
また、上記酸化処理についても第３の実施形態と同様、下地膜であるＣＶＤ−Ｒｕ膜および初期核が多少酸化すればよく、第３の実施形態と同様にして行われる。
初期核生成後のステップ３４の清浄化処理を行った後、ステップ３５のＣｕ膜成膜処理が続行される。この際には、ステップ２４と同様、成膜原料として、Ｃｕ錯体、例えばＣｕ（ｈｆａｃ）ＴＭＶＳを用い、これを初期核の上に供給してＣｕ膜を成長させる。
このとき、初期核生成の時と同様、成膜原料であるＣｕ錯体が分解して副生成物、例えばＣｕ（ｈｆａｃ）２が不純物として生成し、Ｃｕ膜中に含有される。そうすると、不純物の存在によりＣｕの凝集が促進され、Ｃｕ膜の表面性状が悪くなる。
そこで、ステップ３５の成膜後、ステップ３６の清浄化処理を行う。この際の清浄化処理は、第３の実施形態のステップ２３と同様に行うことができる。これにより、Ｃｕの凝集が抑制されてＣｕ膜の表面性状が良好なものとなる。
Ｃｕの凝集を有効に防止する観点からは、第３の実施形態と同様、ステップ３５のＣｕ膜成膜とステップ３６の清浄化処理とを複数回繰り返すことが好ましい。
ただし、成膜しようとするＣｕ膜が薄い等、Ｃｕ凝集のおそれが小さい場合には繰り返さなくてもよい。また、場合によっては、ステップ３４の清浄化処理を経ずに、ステップ３３の初期核生成およびステップ３５のＣｕ膜成膜を連続で行った後に、ステップ３６の清浄化処理を行ってもよい。
（第４の実施形態の方法を実施するための装置の構成）
次に、第４の実施形態の成膜方法を実施するための処理装置について説明する。この実施形態においては、第１の実施形態の図５と同様の成膜装置を用いて下地膜であるＣＶＤ−Ｒｕ膜の成膜、清浄化処理、初期核生成、Ｃｕ膜成膜を真空を破ることなくｉｎ−ｓｉｔｕで連続して実施する。
すなわち、Ｒｕ膜成膜ユニット１によりＣＶＤ−Ｒｕ膜を成膜し、還元処理ユニット２でステップ３２の清浄化処理を行い、Ｃｕ膜成膜ユニット３でステップ３３の初期核生成を行い、還元処理ユニット２でステップ３４の清浄化処理を行い、Ｃｕ膜成膜ユニット３でステップ３５のＣｕ膜成膜を行い、還元処理ユニット２でステップ３５の清浄化処理を行う。ステップ３２、ステップ３４およびステップ３６の清浄化処理においては、必要に応じて空気取り入れ配管１５から大気を取り入れて酸化処理を行ってもよい。また、ステップ３２の清浄化処理とステップ３４およびステップ３６の清浄化処理とは温度が異なることから、搬送室の空いているポートにもう一つ還元処理ユニットを設けてもよい。
なお、還元処理ユニット２およびＣｕ膜成膜ユニット３として、図６〜８のものを用いることができる。
＜本発明の他の適用＞
なお、本発明は、上記実施の形態に限定されることなく種々変形可能である。例えば、上記実施形態においては、Ｃｕ錯体としてＣｕ（ｈｆａｃ）ＴＭＶＳを用いた場合について示したが、これに限るものではない。
さらに、上記実施の形態では、液体状のＣｕ錯体を圧送して気化器に供給し、気化器で気化させたが、これに限らず、例えばバブリング等により気化させて供給する等、他の手法で気化させてもよい。
さらにまた、成膜装置についても上記実施の形態のものに限らず、例えば、成膜原料ガスの分解を促進するためにプラズマを形成する機構を設けたもの等、種々の装置を用いることができる。
さらにまた、被処理基板として半導体ウエハを用いた場合を説明したが、これに限らず、フラットパネルディスプレイ（ＦＰＤ）基板等の他の基板であってもよい。
１；Ｒｕ膜成膜ユニット
２；還元処理ユニット
３；Ｃｕ膜成膜ユニット
５；搬送室
６，７；ロードロック室
８；搬入出室
１２，１６；搬送装置
１５；空気取り入れ配管
２０；プロセスコントローラ
２１；ユーザーインターフェース
２２；記憶部
３１，５１，６１；チャンバー
３２，５２；サセプタ
３２ａ，５２ａ；ヒーター
３３，５５；ガス導入部
３４；平面アンテナ
３５；マイクロ波発生部
３６；マイクロ波伝送機構
４４，５６；排気管
６２；サセプタ
６３；支持部材
６５；ヒーター
７０；シャワーヘッド
８３；排気装置
９０；ガス供給機構
９１；成膜原料タンク
９４；原料送出配管
９７；気化器
９８；キャリアガス供給配管
１０１；成膜原料ガス供給配管
１０４；希釈ガス供給配管
２０１；ＣＶＤ−Ｒｕ膜
２１１，２２１；下地膜
２２２；初期核
Ｗ；半導体ウエハ

Claims (29)

  1. 基板上にＣＶＤ法によりＣｕ膜を成膜するＣｕ膜の成膜方法であって、
    基板表面部分を清浄化する工程と、
    清浄化された基板にＣｕ錯体からなる成膜原料を供給して基板上にＣｕ膜を成膜する工程と
    を有することを特徴とするＣｕ膜の成膜方法。
  2. 基板として表面にルテニウムカルボニルを成膜原料としてＣＶＤ法によりＲｕ膜を形成したものを用いることを特徴とする請求項１に記載のＣｕ膜の成膜方法。
  3. Ｃｕ膜の成膜に先立って大気暴露された基板を用いることを特徴とする請求項１に記載のＣｕ膜の成膜方法。
  4. 前記表面部分を清浄化する処理は、基板表面部分の還元処理を含むことを特徴とする請求項１から請求項３のいずれか１項に記載のＣｕ膜の成膜方法。
  5. 前記表面部分を清浄化する処理は、基板表面部分の酸化処理と、その後の基板表面部分の還元処理を含むことを特徴とする請求項１または請求項２に記載のＣｕ膜の成膜方法。
  6. 前記還元処理は、水素ガスを含むプラズマ処理または水素ガスを含む雰囲気での熱処理であることを特徴とする請求項４または請求項５に記載のＣｕ膜の成膜方法。
  7. 前記水素ガスを含むプラズマ処理または水素ガスを含む雰囲気での熱処理は２５０〜３５０℃の範囲内の温度で行われることを特徴とする請求項６に記載のＣｕ膜の成膜方法。
  8. 前記酸化処理は、酸素含有雰囲気に曝す処理、酸素含有雰囲気での熱処理、酸素ガスを含むプラズマ処理のいずれかであることを特徴とする請求項５に記載のＣｕ膜の成膜方法。
  9. 前記酸素含有雰囲気に曝す処理は、大気暴露により行うことを特徴とする請求項８に記載のＣｕ膜の成膜方法。
  10. 基板上にＣＶＤ法によりＣｕ膜を成膜するＣｕ膜の成膜方法であって、
    基板にＣｕ錯体からなる成膜原料を供給して基板上にＣｕ膜を成膜する工程と、
    基板に形成されたＣｕ膜を清浄化する工程と
    を有することを特徴とするＣｕ膜の成膜方法。
  11. 前記Ｃｕ膜を成膜する工程と、前記清浄化する工程とを複数回繰り返すことを特徴とする請求項１０に記載のＣｕ膜の成膜方法。
  12. 最初のＣｕ膜を形成する工程は、Ｃｕの初期核を形成する工程であることを特徴とする請求項１１に記載のＣｕ膜の成膜方法。
  13. 前記清浄化する処理は、Ｃｕ膜の還元処理を含むことを特徴とする請求項１０から請求項１２のいずれか１項に記載のＣｕ膜の成膜方法。
  14. 前記清浄化する処理は、Ｃｕ膜の酸化処理と、その後のＣｕ膜の還元処理を含むことを特徴とする請求項１０から請求項１２のいずれか１項に記載のＣｕ膜の成膜方法。
  15. 前記還元処理は、水素ガスを含むプラズマ処理または水素ガスを含む雰囲気での熱処理であることを特徴とする請求項１３または請求項１４に記載のＣｕ膜の成膜方法。
  16. 前記水素ガスを含むプラズマ処理は、水素ガスとアルゴンガスを含むプラズマによる処理であることを特徴とする請求項１５に記載のＣｕ膜の成膜方法。
  17. 前記水素ガスを含むプラズマ処理または水素ガスを含む雰囲気での熱処理は１００〜２００℃の範囲内の温度で行われることを特徴とする請求項１５に記載のＣｕ膜の成膜方法。
  18. 前記酸化処理は、酸素含有雰囲気に曝す処理、酸素含有雰囲気での熱処理、酸素ガスを含むプラズマ処理のいずれかであることを特徴とする請求項１４に記載のＣｕ膜の成膜方法。
  19. 前記酸素含有雰囲気に曝す処理は、大気暴露により行うことを特徴とする請求項１８に記載のＣｕ膜の成膜方法。
  20. Ｃｕ膜の成膜に先立って、基板表面部分を清浄化する工程をさらに有することを特徴とする請求項１０から請求項１９に記載のいずれか１項に記載のＣｕ膜の成膜方法。
  21. 基板として表面にルテニウムカルボニルを成膜原料としてＣＶＤ法によりＲｕ膜を形成したものを用いることを特徴とする請求項２０に記載のＣｕ膜の成膜方法。
  22. Ｃｕ膜の成膜に先立って大気暴露された基板を用いることを特徴とする請求項２０に記載のＣｕの成膜方法。
  23. 前記表面部分を清浄化する処理は、基板表面部分の還元処理を含むことを特徴とする請求項２０から請求項２２のいずれか１項に記載のＣｕの成膜方法。
  24. 前記表面部分を清浄化する処理は、基板表面部分の酸化処理と、その後の基板表面部分の還元処理を含むことを特徴とする請求項２０または請求項２１に記載のＣｕ膜の成膜方法。
  25. 前記還元処理は、水素ガスを含むプラズマ処理または水素ガスを含む雰囲気での熱処理であることを特徴とする請求項２３または請求項２４に記載のＣｕ膜の成膜方法。
  26. 前記水素ガスを含むプラズマ処理または水素ガスを含む雰囲気での熱処理は３５０〜３８０℃の範囲内の温度で行われることを特徴とする請求項２５に記載のＣｕ膜の成膜方法。
  27. 前記酸化処理は、酸素含有雰囲気に曝す処理、酸素含有雰囲気での熱処理、酸素ガスを含むプラズマ処理のいずれかであることを特徴とする請求項２４に記載のＣｕ膜の成膜方法。
  28. 前記酸素含有雰囲気に曝す処理は、大気暴露により行うことを特徴とする請求項２７に記載のＣｕ膜の成膜方法。
  29. コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項２８のいずれかの成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。
JP2009056865A 2009-03-10 2009-03-10 Ｃｕ膜の成膜方法および記憶媒体 Pending JP2010212452A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009056865A JP2010212452A (ja) 2009-03-10 2009-03-10 Ｃｕ膜の成膜方法および記憶媒体
PCT/JP2010/051585 WO2010103879A1 (ja) 2009-03-10 2010-02-04 Ｃｕ膜の成膜方法および記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009056865A JP2010212452A (ja) 2009-03-10 2009-03-10 Ｃｕ膜の成膜方法および記憶媒体

Publications (1)

Publication Number Publication Date
JP2010212452A true JP2010212452A (ja) 2010-09-24

Family

ID=42728174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009056865A Pending JP2010212452A (ja) 2009-03-10 2009-03-10 Ｃｕ膜の成膜方法および記憶媒体

Country Status (2)

Country Link
JP (1) JP2010212452A (ja)
WO (1) WO2010103879A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013194247A (ja) * 2012-03-15 2013-09-30 Taiyo Nippon Sanso Corp 金属多層膜の成膜方法および金属多層膜の成膜装置
JP2014098202A (ja) * 2012-11-15 2014-05-29 Tokyo Electron Ltd 成膜装置
JP2017212466A (ja) * 2012-03-28 2017-11-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ シームレスのコバルト間隙充填を可能にする方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518827B (zh) 2013-09-27 2019-06-14 应用材料公司 实现无缝钴间隙填充的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
US6509268B1 (en) * 2001-08-27 2003-01-21 Sharp Laboratories Of America, Inc. Thermal densification in the early stages of copper MOCVD for depositing high quality Cu films with good adhesion and trench filling characteristics
JP2003109914A (ja) * 2001-10-01 2003-04-11 Fujitsu Ltd 金属層の形成方法、半導体装置の製造方法
JP5119618B2 (ja) * 2006-07-20 2013-01-16 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013194247A (ja) * 2012-03-15 2013-09-30 Taiyo Nippon Sanso Corp 金属多層膜の成膜方法および金属多層膜の成膜装置
JP2017212466A (ja) * 2012-03-28 2017-11-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ シームレスのコバルト間隙充填を可能にする方法
US10269633B2 (en) 2012-03-28 2019-04-23 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
KR20190105141A (ko) * 2012-03-28 2019-09-11 어플라이드 머티어리얼스, 인코포레이티드 심리스 코발트 갭-필을 가능하게 하는 방법
KR102139238B1 (ko) 2012-03-28 2020-07-29 어플라이드 머티어리얼스, 인코포레이티드 심리스 코발트 갭-필을 가능하게 하는 방법
JP2014098202A (ja) * 2012-11-15 2014-05-29 Tokyo Electron Ltd 成膜装置
KR101751094B1 (ko) * 2012-11-15 2017-06-26 도쿄엘렉트론가부시키가이샤 성막 장치
US10094019B2 (en) 2012-11-15 2018-10-09 Tokyo Electron Limited Film forming apparatus
US10526702B2 (en) 2012-11-15 2020-01-07 Tokyo Electron Limited Film forming apparatus

Also Published As

Publication number Publication date
WO2010103879A1 (ja) 2010-09-16

Similar Documents

Publication Publication Date Title
JP4936928B2 (ja) 成膜方法および成膜装置、ならびに記憶媒体
JP2010212601A (ja) ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
JP4294696B2 (ja) 半導体装置の製造方法および製造装置、ならびに記憶媒体
JP6268008B2 (ja) Ｃｕ配線の製造方法
JP2018041898A (ja) 成膜方法および成膜システム
KR100966928B1 (ko) 성막 장치 및 성막 방법
WO2011033918A1 (ja) 成膜装置、成膜方法および記憶媒体
WO2010103879A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
JP2006299407A (ja) 成膜方法、成膜装置およびコンピュータ読取可能な記憶媒体
JP6584326B2 (ja) Ｃｕ配線の製造方法
WO2010095498A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
KR101349423B1 (ko) Ｃｕ막의 성막 방법
WO2010103881A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
KR101237634B1 (ko) 성막 방법 및 성막 장치
WO2010095497A1 (ja) Ｃｕ膜の成膜方法および記憶媒体
JP5659040B2 (ja) 成膜方法および記憶媒体
JP5656683B2 (ja) 成膜方法および記憶媒体
JP5436589B2 (ja) 成膜装置
JP2010212323A (ja) Ｃｕ膜の成膜方法および記憶媒体
JP5659041B2 (ja) 成膜方法および記憶媒体
KR20160083872A (ko) 카본 나노 튜브의 생성 방법 및 배선 형성 방법
JP4964097B2 (ja) 成膜方法および成膜装置、ならびに記憶媒体
JP2012175073A (ja) 成膜方法および記憶媒体
JP2010189727A (ja) Ｃｕ膜の成膜方法および記憶媒体