JP2001298028A - 半導体デバイス製造方法 - Google Patents

半導体デバイス製造方法

Info

Publication number
JP2001298028A
JP2001298028A JP2000115187A JP2000115187A JP2001298028A JP 2001298028 A JP2001298028 A JP 2001298028A JP 2000115187 A JP2000115187 A JP 2000115187A JP 2000115187 A JP2000115187 A JP 2000115187A JP 2001298028 A JP2001298028 A JP 2001298028A
Authority
JP
Japan
Prior art keywords
film
metal conductor
barrier metal
semiconductor device
conductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000115187A
Other languages
English (en)
Inventor
Tomohisa Hoshino
智久 星野
Banson Buzan
バンソン ブザン
Motoichi Tei
基市 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2000115187A priority Critical patent/JP2001298028A/ja
Priority to US09/835,820 priority patent/US6893953B2/en
Publication of JP2001298028A publication Critical patent/JP2001298028A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

(57)【要約】 【課題】 バリア金属膜とＣＶＤ法によって形成される
金属導体膜との間の密着性に優れる半導体デバイスの製
造方法を提供する。 【解決手段】 ビア孔１４ａおよび配線溝の側壁および
ビア孔１４の底にＴａを用いてバリア金属膜２２を形成
する（バリア金属膜形成工程：Ｓ３）。ついで、ＳｉＨ
４等の還元性ガス雰囲気下で加熱処理する（第１の還元
処理工程：Ｓ４）。ついで、バリア金属膜２２上にＣＶ
Ｄ法によってＣｕを用いた金属導体膜２４を形成する
（金属導体膜形成：Ｓ５）。ついで、電気メッキ法によ
り金属導体膜２４上にＣｕを堆積し、金属導体部２６を
形成する（Ｓ６）。ついで、ＮＨ３等の還元性ガス雰囲
気下で加熱処理する（第２の還元処理工程：Ｓ７）。最
後に、ＣＭＰ法により金属導体部２６を研磨して平坦化
処理する（Ｓ８）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイス製
造方法に関し、一層詳細にはバリア金属膜上にＣＶＤ法
によって金属導体膜を形成する金属導体膜形成工程を含
む半導体デバイス製造方法に関する。
【０００２】
【従来の技術】ウェハプロセス等の半導体デバイス製造
プロセスにおいて、Ｓｉウェハやガラスプレート等を材
料とする基板上に金属導体膜（パターン）を形成するこ
とが行われる。このとき、金属導体膜の金属イオンある
いは原子が絶縁体膜（絶縁膜）中に拡散して絶縁特性を
劣化することを防止するため、金属導体膜と絶縁体膜と
の間にバリア金属膜を形成することが行われている。こ
のバリア金属膜として、例えば、原料として六弗化タン
グステン（ＷＦ６）とアンモニア（ＮＨ３）を用いた金
属ＣＶＤ(Chemical Vapor Deposition)法や金属ＰＶ
Ｄ(Physical Vapor Deposition)法によって窒化タン
グステン（ＷＮ）薄膜を形成することが行われている。
また、金属導体膜についても、バリア金属膜の場合と同
様に金属ＣＶＤ法や金属ＰＶＤ法により、あるいは、電
気メッキ法によって配線（パターン）としての金属導体
膜を形成することが行われている。
【０００３】ところで、近年、大規模集積回路（以下、
ＬＳＩという。）の高密度化および端子数の増加に伴っ
て、ＬＳＩ間を接続する基板上の上記金属導体膜からな
る配線の細密化と配線数の増加が求められている。この
場合、銅（Ｃｕ）等の金属導体膜をＣＶＤ法によって形
成する方法については、細密に配線を形成することがで
きて好適であるが、例えば、後述するＣＭＰ法による研
磨処理等の際に密着性の低下のために、剥離が起こるな
どの問題がある。また、この金属導体膜とバリア金属膜
との密着性の低下は、半導体デバイス使用の際に断線や
短絡を生じる原因ともなる。なお、これに対して、金属
導体膜をＰＶＤ法によって形成する方法については、密
着性の問題は顕在化しないものの、配線を細密に形成す
る点において必ずしも十分な方法ではない。
【０００４】上記のように金属導体膜の形成方法の違い
によって金属導体膜とバリア金属膜との間の密着性に差
が生じる原因として、ＰＶＤ法については形成される金
属導体膜中の不純物の含有量が微量であるのに対して、
ＣＶＤ法については、有機原料中の炭素（Ｃ）や弗素
（Ｆ）等が形成される金属導体膜中に不純物として残存
することが挙げられる。
【０００５】一方、絶縁層を多層に設けた多層薄膜配線
基板等において絶縁層間の配線を電気的に接続するため
にビア（接続用導電体部）が形成され、あるいは、半導
体の拡散層に電気的に接続するためにコンタクトが形成
される。これらビアやコンタクトに用いる金属導体膜と
しては、通常、アルミニウム（Ａｌ）あるいは銅（Ｃ
ｕ）が好適に用いられる。しかしながらＬＳＩの高密度
化のためには、ビアを形成するためのビア孔やコンタク
トを形成するためのコンタクト孔は孔径を微細化すると
ともに孔の深さを深くすることが必要であり、したがっ
て、アスペクト比（深さ／孔径）が大きくなる傾向にあ
る。このような場合にビア孔等の底部分と側壁部分に均
一な膜厚で金属導体膜およびバリア金属膜を形成する方
法としては、前記したＣＶＤ法が好適に採用されてお
り、そのＣＶＤ材料として前記したＣｕおよびＷＮある
いは窒化タンタル（ＴａＮ）が好適に用いられている。
【０００６】しかしながら、この場合も前記した配線
（パターン）形成のときと同様に、ビアを被覆するため
のバリア金属膜と金属導体膜との密着性が低下する問題
を回避することができない。
【０００７】
【発明が解決しようとする課題】本発明は、上記の問題
に鑑みてなされたものであり、バリア金属膜とＣＶＤ法
によって形成される金属導体膜との間の密着性に優れた
半導体デバイスの製造方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明に係る半導体デバ
イス製造方法は、基板上に直接にまたは絶縁体膜を介し
てバリア金属膜を形成するバリア金属膜形成工程と、該
バリア金属膜上にＣＶＤ法によって金属導体膜を形成す
る金属導体膜形成工程とを含む半導体デバイス製造方法
において、該バリア金属膜形成工程と該金属導体膜形成
工程との間に、加熱条件下第１の還元性ガスに暴露する
第１の還元処理工程と、該金属導体膜形成工程の後に、
加熱条件下第２の還元性ガスに暴露する第２の還元処理
工程と、を有することを特徴とする。
【０００９】ここで、基板は、Ｓｉウェハやガラスプレ
ート等を用いることができ、特に限定しない。また、バ
リア金属膜は、加熱あるいは電気的なストレス過程にお
いて金属導体膜が絶縁体膜あるいは基板と反応して絶縁
体膜あるいは基板の機能を劣化させることを防止するた
めの金属薄膜である。また、金属導体膜は、配線パター
ンであってもよく、あるいは、コンタクト孔やビア孔に
堆積されるビアやコンタクト等の導体層であってもよ
い。これらは、以下の各発明においても同様である。
【００１０】上記の発明の構成により、バリア金属膜と
ＣＶＤ法により形成される金属導体膜との密着性を向上
することができる。
【００１１】この場合、前記第１の還元性ガスは、水素
化ケイ素、アンモニアまたは水素のうちの少なくともい
ずれか１つであり、また、前記第２の還元性ガスは、水
素または窒素のうちの少なくともいずれか１つであり、
また、前記第１の還元処理工程および前記第２の還元性
処理工程は、それぞれ２５０〜５００℃の温度で行う
と、より好適に本発明の効果を奏することができる。
【００１２】ここで、それぞれの温度は、処理を行うチ
ャンバ内の雰囲気温度をいうが、この雰囲気温度は形成
されたバリア金属膜や金属導体膜の温度と実質的に同一
である。
【００１３】水素化ケイ素（ＳｉｎＨ２ｎ＋２）は、モ
ノシラン（ＳｉＨ４）であると、一層好適である。ま
た、第１の還元処理工程における温度が３００〜４５０
℃の範囲内にあり、第２の還元処理工程における温度が
３００〜４００℃の範囲内にあると、一層好適である。
【００１４】また、この場合、金属導体膜は銅（Ｃｕ）
により形成され、また、バリア金属膜はタンタル（Ｔ
ａ）または窒化タンタル（ＴａＮ）により形成される
と、本発明の効果を好適に奏することができる。
【００１５】また、本発明に係る半導体デバイス製造方
法は、基板上に直接にまたは絶縁体膜を介して窒化タン
グステン（ＷＮ）または窒化タンタル（ＴａＮ）からな
るバリア金属膜を形成するバリア金属膜形成工程と、該
バリア金属膜上にＣＶＤ法によって金属導体膜を形成す
る金属導体膜形成工程を含む半導体デバイス製造方法で
あって、該バリア金属膜形成工程と該金属導体膜形成工
程との間に、還元性ガスのプラズマに暴露するプラズマ
処理工程を有することを特徴とする。
【００１６】これにより、バリア金属膜として窒化タン
グステン膜または窒化タンタル膜を用いることにより良
好なバリア性を維持しつつ、バリア金属膜とＣＶＤ法に
より形成される金属導体膜との密着性を向上することが
できる。
【００１７】この場合、前記還元性ガスは水素であり、
また、前記プラズマ暴露処理工程は、５０〜４００℃の
温度で行うと好適である。温度については、さらに１０
０〜２５０℃の範囲であると、より好適に本発明の効果
を奏することができる。
【００１８】また、この場合、前記金属導体膜形成工程
の後に、さらに、加熱条件下還元性ガスに暴露する熱処
理工程を有すると、一層好適に本発明の効果を奏するこ
とができる。
【００１９】前記熱処理工程は、２５０〜５００℃の温
度で行うと、好適であり、３００〜４００℃の温度で行
うと、より好適である。
【００２０】また、この場合、前記金属導体膜は、銅に
より形成されると、本発明の効果を好適に奏することが
できる。
【００２１】また、本発明に係る半導体デバイス製造方
法は、複数の絶縁体膜を基板上に設ける際に、それぞれ
の絶縁膜毎に、該絶縁膜上に窒化タングステンまたは窒
化タンタルからなるバリア金属膜を形成するバリア金属
膜形成工程と、該バリア金属膜上にＣＶＤ法によって金
属導体膜を形成する金属導体膜形成工程を含む半導体デ
バイス製造方法であって、各々の該バリア金属膜形成工
程と該金属導体膜形成工程との間に、すなわち、それぞ
れの絶縁膜毎の該バリア金属膜形成工程と該金属導体膜
形成工程との間に、加熱条件下還元性ガスのプラズマに
暴露するプラズマ処理工程を有すると、好適である。
【００２２】上記した本発明に係る各半導体デバイス製
造方法を実施するために、本発明において用いる半導体
デバイス製造装置は、基板上に直接にまたは絶縁体膜を
介してバリア金属膜を形成するバリア金属膜形成手段
と、該バリア金属膜上にＣＶＤ法によって金属導体膜を
形成する金属導体膜形成手段とを含む半導体デバイス製
造装置において、加熱条件下第１の還元性ガスに暴露す
る第１の還元処理手段と、加熱条件下第２の還元性ガス
に暴露する第２の還元処理手段と、をさらに有し、ま
た、基板上に直接にまたは絶縁体膜を介して窒化タング
ステンまたは窒化タンタルからなるバリア金属膜を形成
するバリア金属膜形成手段と、該バリア金属膜上にＣＶ
Ｄ法によって金属導体膜を形成する金属導体膜形成手段
を含む半導体デバイス製造装置であって、加熱条件下還
元性ガスのプラズマに暴露するプラズマ処理手段をさら
に有すると、好適である。
【００２３】
【発明の実施の形態】本発明に係る半導体デバイス製造
方法の好適な実施の形態について、ビア孔に金属導体膜
を堆積してビアを形成する場合を例に取り、図を参照し
て、以下に説明する。
【００２４】本実施の形態の第１の例に係る半導体デバ
イス製造方法について、図１の処理フロー図および図２
〜図９の半導体デバイスの部分断面図を参照して以下説
明する。
【００２５】まず、例えば、Ｓｉウェハからなる基板１
０上に複数の絶縁層（絶縁体膜）１２ａ〜１２ｃを積層
した後（各図では便宜的に複数の層を一括して単一の模
様で表示している。以下、単に絶縁層１２という。）、
絶縁層１２に段差状にビア孔１４ａおよび配線溝１４ｂ
をエッチングにより形成する（Ｓ１、図２）。この場
合、基板１０の直上に形成される第１層の絶縁層１２ａ
には配線パターンとしての金属導体層１６が形成されて
いる。この金属導体層１６は、例えば、Ｃｕを用いてＣ
ＶＤ法により形成される。なお、金属導体層１６と、基
板１０および絶縁層１２ａとの間には、例えば、ＴａＮ
を用いてＰＶＤ法により形成したバリア金属層１８が設
けられている。なお、図３以降において基板１０は図示
を省く。
【００２６】ついで、ウエットクリーニング等により、
ビア孔１４ａおよび配線溝１４ｂ中に存在するエッチン
グの際に発生したポリマー等の不純物（図２中、参照符
号２０で示す）を除去（クリーニング）する（Ｓ２、図
３）。
【００２７】ついで、ビア孔１４ａおよび配線溝１４ｂ
の側壁およびビア孔１４の底（金属導体層１６の上端
面）にバリア金属膜２２を形成する（バリア金属膜形成
工程：Ｓ３、図４）。このバリア金属膜２２は、原料と
してタンタル（Ｔａ）またはＷを用い、１〜３０Ｐａ
（絶対圧）程度の減圧下、室温〜２００℃程度の温度で
真空蒸着等のＰＶＤ法によって成膜される。この場合、
原料のＴａやＷは、アンモニア（ＮＨ３）あるいは窒素
（Ｎ２）のガスにより窒化され、成膜後のバリア金属膜
２２ではＴａＮまたはＷＮに変化している。
【００２８】ついで、還元性ガス雰囲気下で加熱処理す
る（第１の還元処理工程：Ｓ４、図５）。すなわち、還
元性ガス（第１の還元性ガス）として、水素化ケイ素
（Ｓｉ ｎＨ２ｎ＋２）、好適にはモノシラン（Ｓｉ
Ｈ４）、あるいは、アンモニア（ＮＨ３）、水素
（Ｈ２）、窒素（Ｎ２）等を用い、これらいずれかの、
還元性ガス雰囲気中において、例えば、４０Ｐａ程度の
真空下で、２５０〜５００℃の範囲内の、例えば、４５
０℃の温度で、例えば、３分程度処理する。このとき、
例えば、ＮＨ３の場合で最大約２００ｃｍ３（標準状
態）／分（ｍｉｎ）程度、ＳｉＨ４の場合で最大約５ｃ
ｍ３（標準状態）／分、Ｈ２の場合で最大約５００ｃｍ
３（標準状態）／分程度、それぞれの還元性ガスの１種
類単独でまたは２種類以上を混合して流通させる。
【００２９】ついで、バリア金属膜２２上にＣＶＤ法に
よって金属導体膜２４を形成する（金属導体膜形成工
程：Ｓ５、図６）。ここで、原料として、例えば、有機
溶液中にＣｕの一価イオンを含有させた有機金属が用い
られる。有機溶液は、ヘキサフルオロアセチルアセトネ
ートに、Ｃｕ原子と結合するための配位子として、例え
ば、トリメチルビニルシラン、アリルトリメチルシラ
ン、２−メチル−１−ヘキセン−３−エン、３−ヘキシ
ン−２，５−ジメトキシ、ヘキサフルオロプロピン若し
くはトリエトキシビニルシラン等のうちのいずれかを含
むものを用いる。そして、１０〜１０４Ｐａ程度、好適
には２７〜１３３Ｐａ程度の真空下で、１４０〜２４０
℃程度、好適には１５０〜２１０℃程度の温度で、加熱
により発生する原料ガスにキャリアガスとしてＨ２、Ｈ
ｅ、Ｎ２、Ａｒ等を同伴させて成膜する。このときのキ
ャリアガスの流通量は、最大で５００ｃｍ３（標準状
態）／分程度である。
【００３０】ついで、電気メッキ法により金属導体膜２
４上にＣｕを堆積し、ビア孔１４ａおよび配線溝１４ｂ
を完全に閉塞するとともに、さらに絶縁層１２の上面を
覆うようにして金属導体部２６を形成する（Ｓ６、図
７）。
【００３１】ついで、還元性ガス雰囲気下で加熱処理す
る（第２の還元処理工程：Ｓ７、図８）。すなわち、還
元性ガス（第２の還元性ガス）として、ＮＨ３、Ｈｅ、
Ｈ２、Ｎ２、Ａｒの何れかを用い、少なくとも１０Ｐａ
以上、例えば、６７０Ｐａ程度の真空下で、２５０〜５
００℃の範囲内の、例えば、３５０℃の温度で、少なく
とも０．５分以上程度、例えば、５分間、処理する。な
お、処理時間は処理温度に依存する。このときの還元性
ガスの流量は、例えば、Ｈ２の場合で４００ｃｍ３（標
準状態）／分程度である。
【００３２】ここで、上記の手順に代えて、ステップ６
（Ｓ６）とステップ７（Ｓ７）とは順序を入れ替えて行
ってもよい。
【００３３】最後に、ＣＭＰ（Chemical Mechanical
Polish）法により金属導体部２６を研磨して平坦化処理
する（Ｓ８、図９）。すなわち、シリカ粒子等を含む研
磨液を注ぎながら定盤に貼付した研磨パッドによって金
属導体部２６を精密に研磨して、絶縁層１２を露出さ
せ、絶縁層１２の上端面と金属導体部２６の上端面が同
一平面を構成するように平滑化して、ビア２８および配
線層２９が形成される。
【００３４】上記した各工程に加えてさらに適宜他の工
程を経ることにより、バリア金属膜形成工程と金属導体
膜形成工程との間に、加熱条件下第１の還元性ガスに暴
露する第１の還元処理工程と、金属導体膜形成工程の後
に、加熱条件下第２の還元性ガスに暴露する第２の還元
処理工程と、を経て本実施の形態の第１の例に係る製造
方法による半導体デバイスが完成する。
【００３５】つぎに、本実施の形態の第２の例に係る半
導体デバイス製造方法について、図１０の処理フロー図
および図１１〜図１８の半導体デバイスの部分断面図を
参照して以下説明する。なお、本実施の形態の第２の例
に係る半導体デバイス製造方法において、上記本実施の
形態の第１の例に係る半導体デバイス製造方法と同一の
方法およびその方法によって形成される同一の構成要素
については説明を省略するとともに、同一の構成要素に
は第１の例と同じ参照符号を付す。
【００３６】まず、第１の例と同様の方法により、絶縁
層１２に段差状のビア孔１４ａおよび配線溝１４ｂを形
成する（Ｓ１１、図１１）。
【００３７】ついで、第１の例と同様の方法により、ビ
ア孔１４ａおよび配線溝１４ｂをクリーニングする（Ｓ
１２、図１２）。
【００３８】ついで、ビア孔１４ａおよび配線溝１４ｂ
の側壁およびビア孔１４の底（金属導体層１６の上端
面）にバリア金属膜３０を形成する（バリア金属膜形成
工程：Ｓ１３、図１３）。このバリア金属膜３０は、原
料としてＷＦ６等を用い、ＮＨ ３等を同伴させて、１０
〜５００Ｐａ程度の減圧下、３００〜５００℃程度の温
度でＣＶＤ法によって成膜される。この場合、ＮＨ３等
の窒素を含むガスにより窒化され、成膜後のバリア金属
膜３０はＷＮに変化している。
【００３９】ついで、還元性ガスのプラズマにより加熱
条件下暴露処理する（プラズマ処理工程：Ｓ１４、図１
４）。すなわち、還元性ガスとして、Ｈ２を用い、この
Ｈ２を、例えば、１００〜４５０℃の温度で、水素流量
１〜５００ｃｍ３（標準状態）／分程度、１〜５００Ｐ
ａ程度の圧力条件下で、４００ＫＨｚ〜１３．６５ＭＨ
ｚの高周波を印加してプラズマ化して使用する。
【００４０】ついで、第１の例と同様の方法により、バ
リア金属膜３０上にＣＶＤ法によって金属導体膜３２を
形成する（金属導体膜形成：Ｓ１５、図１５）。
【００４１】ついで、ビア孔１４ａおよび配線溝１４ｂ
を完全に閉塞して金属導体部を形成する前に、還元性ガ
ス雰囲気下で加熱処理する（熱処理工程：Ｓ１６、図１
６）。すなわち、還元性ガスとして、Ｈ２、またはＮ２
を用い、少なくとも１０Ｐａ以上、例えば、６７０Ｐａ
程度の真空下で、３００〜３５０℃の温度で、例えば、
５分間熱処理する。なお、処理時間は処理温度に依存す
る。このときの還元性ガスの流量は、例えば、４００ｃ
ｍ３（標準状態）／分程度とされる。
【００４２】ついで、第１の例と同様の方法により、金
属導体膜３２上にＣｕを堆積し、ビア孔１４ａおよび配
線溝１４ｂを完全に閉塞するとともに、さらに絶縁層１
２の上面を覆うようにして金属導体部３４を形成する
（Ｓ１７、図１７）。
【００４３】最後に、第１の例と同様の方法により、Ｃ
ＭＰ法により金属導体部３４を研磨して平坦化処理し、
ビア３６および配線層３７が形成される（Ｓ１８、図１
８）。
【００４４】上記した各工程に加えてさらに適宜他の工
程を経ることにより、バリア金属膜形成工程と金属導体
膜形成工程との間に、加熱条件下還元性ガスのプラズマ
に暴露するプラズマ処理工程と、金属導体膜形成工程の
後に、さらに、加熱条件下還元性ガスに暴露する熱処理
工程とを経て本実施の形態の第２の例に係る製造方法に
よる半導体デバイスが完成する。
【００４５】以上説明した本実施の形態の第１および第
２の例に係る半導体デバイスの製造方法により得られた
半導体デバイスの密着性評価結果を表１に示す。
【００４６】
【表１】 ここで、バリア金属膜等を形成するベースとなる基板１
０はいずれもＳｉウェハであり、金属導体膜は特に断ら
ない限りすべてＣＶＤ法により形成したＣｕ膜である。
実施例１〜４は前記本実施の形態の第１の例に対応する
ものであり、表１中記載のない条件は前記本実施の形態
の第１の例の説明で示したとおりである。実施例５は前
記本実施の形態の第２の例に対応するものであり、表１
中記載のない条件は前記本実施の形態の第２の例の説明
で示したとおりである。
【００４７】また、実施例１〜４に対する比較例とし
て、第１の還元処理と第２の還元処理のうちの少なくと
も１つの工程を省略した例を、比較例１〜５に示した。
また、バリア金属膜としてＰＶＤ法によりＴａＮ膜を形
成し、そのＴａＮ膜上に中間膜としてＰＶＤ法によりＣ
ｕ膜を形成した後、そのＰＶＤ法によるＣｕ膜上に金属
導体膜としてＣＶＤ法によりＣｕ膜を形成し、かつ、本
発明の第１の還元処理等を行わないものを、参考例とし
て示した。これらの比較例および参考例の記載のない処
理条件は本実施の形態の第１または第２の例の条件に準
じている。
【００４８】密着性の評価は、テープテストおよび強度
テストにより行った。テープテストは、所定のテープを
基板上の金属導体膜の表面に付着させ、テープを急速に
上方に引き上げたときに金属導体膜が基板から剥離する
か否かを目視で評価し、強度テストは、セバスチャン測
定器を使用した引張り試験法により行った。評価結果
は、テープテストについては、金属導体膜が剥離せず密
着性の良好なものについて○、金属導体膜が剥離して密
着性の良好でないものについて×で示した。強度テスト
については、金属導体膜とバリア金属膜との接着箇所が
剥離するときの垂直方向の引張り強度で評価した。
【００４９】表１の結果をまとめると、実施例１〜５
は、参考例と同様に、いずれも密着性が良好である。こ
れに対して、本発明の還元処理等の処理を省いた比較例
１〜５は、いずれも密着性が良くない。なお、参考例の
ものは、実施例と同様に密着性が確保されているもの
の、中間のＣｕ層をＰＶＤ法によって形成しているため
に配線の細密化を図る点において十分でないという不具
合がある。
【００５０】また、バリア金属膜としてＰＶＤ法によっ
て形成したＴａＮ膜を用いた実施例１〜３のうち、強度
テストの測定値は第１の還元処理工程の還元性ガスとし
てＳｉＨ４を用いた実施例２のものが７４ＭＰａで最も
大きく、したがって、密着性が最も良好であることがわ
かった。
【００５１】また、特に説明しなかったが、本実施の形
態の第２の例に対応する実施例５は、バリア金属膜形成
後プラズマ処理に移る前に、一旦、大気中に２４ｈ以上
暴露したものであるが、このような条件下であっても良
好な密着性が得られている。これに対して、プラズマ処
理に代えてＨ２等の還元性ガス雰囲気下のみで熱処理し
たものについては密着性が好ましくないことがわかって
いる。
【００５２】本発明の作用効果については以下のことが
考えられる。
【００５３】まず、本実施の形態の第１の例について、
例えば、実施例２のバリア金属膜をＸＰＳ測定した結
果、ＴａＮ表層近傍にＳｉが数レイヤー成長しているこ
とがわかっている。このＳｉは第１の還元処理工程にお
けるＳｉＨ４処理の結果生じたものと考えられる。この
Ｓｉが存在することからみて、ＳｉとＴａＮとが反応し
てＴａＳｉＮを表層に形成し、このＴａＳｉＮの存在が
金属導体膜とバリア金属膜との密着性向上に寄与したも
のと考えられる。また、このような還元処理工程によっ
て界面のＣ、Ｆ等の不純物が減少することがあるが、他
の還元性ガスを用いた実施例１、３についても、これと
同様にあるいはＦの減少と界面での接着層の形成作用が
想定される。
【００５４】つぎに、本実施の形態の第２の例について
は、バリア金属膜の表面に存在する炭素、酸素あるいは
弗素をプラズマ処理により除去したことが、金属導体膜
とバリア金属膜との密着性向上に寄与したものと考えら
れる。
【００５５】以上説明した本発明に係る半導体デバイス
製造方法に用いる半導体デバイス製造装置について、装
置（クラスターツール）の配置例を図１９〜図２４に示
す。
【００５６】図１９では、例えば搬送アーム４１を配置
した中央のスペース（搬送室）４０を挟んで三方に前処
理室（第１処理室）４２、金属導体膜形成室（第２処理
室）４４および後処理室（第３処理室）４６が配置され
ている。なお、参照符号４３は、ロードロック室を示
す。ここで、前処理室とは、本実施の第１または第２の
形態例のバリア金属膜形成処理を行うバリア金属膜形成
手段を備えるとともに本実施の第１の形態例の第１の還
元処理を行う第１の還元処理手段または本実施の第２の
形態例のプラズマ処理を行うプラズマ処理手段を備えた
室であり、後処理室とは、本実施の第１の形態例の第２
の還元処理を行う第２の還元処理手段または本実施の第
２の形態例の熱処理を行う熱処理手段を備えた室であ
り、ロードロック室４３とは、各処理室を大気中に開放
しないでウエハの取り入れ、取り出しを行うための真空
室である。これらスペース４０、前処理室４２、金属導
体膜形成室４４および後処理室４６は、図１９のよう
に、全て一括して機密状態下に設けてもよく、また、ス
ペース４０のみ大気下に開放されうる状態におき、前処
理室４２、金属導体膜形成室４４および後処理室４６は
それぞれ機密室とし、扉を介して半導体デバイスをスペ
ース４０との間で搬入、搬出する構造としてもよい。こ
の場合、さらに多数の室を並列的に設ける必要があると
きには、スペース４０を中心にして各室をサークル状に
配置してもよい。
【００５７】図２０では、後処理室４６が独立して他の
室４２、４４およびスペース４０と離間して配置されて
いる点が図１９と異なる。
【００５８】図２１では、図１９のものから室を１つ減
らして、前処理と後処理とが１つの室４８で行われるよ
うに配置されている。
【００５９】図２２では、図１９のものから室を１つ減
らして、前処理と金属導体膜形成とが１つの室５０で行
われるように配置され、また、後処理室４６が独立して
室５０およびスペース４０と離間して配置されている。
【００６０】図２３では、図２１あるいは図２２の変形
例として、前処理室４２と後処理と金属導体膜形成とを
行う室５２とがスペース４０を挟んで対向して配置され
ている。
【００６１】図２４では、前処理、金属導体膜形成およ
び後処理をすべて行うための１つのみの室５４がスペー
ス４０に接して配置されている。
【００６２】上記したそれぞれの装置配置は、以下の点
に特徴がある。
【００６３】まず、各処理室と中央のスペースとを一体
的に接続して設けたものは、処理が進行する過程で大気
に暴露することなく一貫処理を行うことができる（図１
４、図２１、図２３、図２４）。
【００６４】これに対して、各処理室および中央のスペ
ースと独立に離間して室を設けたものは、種々の理由に
より、一貫処理するよりも後処理を事後的に行うことが
好ましい場合に好適である（図２０、図２２）。例え
ば、後処理の前に電気メッキ処理を行う場合が該当す
る。また、各工程のスループットが異なるときにスルー
プットの大きい工程の原材料（中間製品）を予め準備し
ておいてその工程の処理量の低下を避ける等の生産量調
整を行うことができるという観点からも好適である。さ
らにまた、複数の工程において処理条件が異なることに
より、特定の工程において過酷な条件で処理を行うこと
によりその処理を行う室が早期に損傷しやすいことがあ
るが、この場合、複数の室が独立して設けられることに
より、その損傷した特定の室についてのみ補修、取り替
えを行えばよく、好適である。
【００６５】また、複数の処理を１つの室で行うもの
は、室を設けるための費用面からみて好ましい。一方、
この場合、異なる処理を１つの室で行うためには、温度
等の処理条件を変更するために所定の時間を要しスルー
プットの低下を招き、また、このために精密な温度調整
を行なうことは必ずしも容易ではないことに配慮する必
要がある。
【００６６】上記したそれぞれの装置配置の特性を総合
的に勘案すると、図２０、図１９および図２１に示され
た装置配置が、この順で、より好ましいと考えられる。
【００６７】
【発明の効果】本発明に係る半導体デバイス製造方法に
よれば、バリア金属膜形成工程と金属導体膜形成工程と
の間に、加熱条件下第１の還元性ガスに暴露する第１の
還元処理工程と、金属導体膜形成工程の後に、加熱条件
下第２の還元性ガスに暴露する第２の還元処理工程と、
を有するため、バリア金属膜とＣＶＤ法により形成され
る金属導体膜との密着性を向上することができる。
【００６８】また、本発明に係る半導体デバイス製造方
法によれば、窒化タングステンまたは窒化タンタルから
なるバリア金属膜形成工程と金属導体膜形成工程との間
に、還元性ガスのプラズマに暴露するプラズマ処理工程
を有するため、バリア性を良好に維持しつつ、バリア金
属膜とＣＶＤ法により形成される金属導体膜との密着性
を向上することができる。
【図面の簡単な説明】
【図１】本実施の形態の第１の例に係る半導体デバイス
の製造方法の手順を示すフロー図である。
【図２】本実施の形態の第１の例に係る半導体デバイス
の製造方法を説明するためのものであり、ビア孔および
配線溝形成工程における半導体デバイスの部分断面図で
ある。
【図３】本実施の形態の第１の例に係る半導体デバイス
の製造方法を説明するためのものであり、ビア孔および
配線溝クリーニング工程における半導体デバイスの部分
断面図である。
【図４】本実施の形態の第１の例に係る半導体デバイス
の製造方法を説明するためのものであり、バリア金属膜
形成工程における半導体デバイスの部分断面図である。
【図５】本実施の形態の第１の例に係る半導体デバイス
の製造方法を説明するためのものであり、第１の還元処
理工程における半導体デバイスの部分断面図である。
【図６】本実施の形態の第１の例に係る半導体デバイス
の製造方法を説明するためのものであり、金属導体膜形
成工程における半導体デバイスの部分断面図である。
【図７】本実施の形態の第１の例に係る半導体デバイス
の製造方法を説明するためのものであり、金属導体部堆
積工程における半導体デバイスの部分断面図である。
【図８】本実施の形態の第１の例に係る半導体デバイス
の製造方法を説明するためのものであり、第２の還元処
理工程における半導体デバイスの部分断面図である。
【図９】本実施の形態の第１の例に係る半導体デバイス
の製造方法を説明するためのものであり、研磨工程にお
ける半導体デバイスの部分断面図である。
【図１０】本実施の形態の第２の例に係る半導体デバイ
スの製造方法の手順を示すフロー図である。
【図１１】本実施の形態の第２の例に係る半導体デバイ
スの製造方法を説明するためのものであり、ビア孔およ
び配線溝形成工程における半導体デバイスの部分断面図
である。
【図１２】本実施の形態の第２の例に係る半導体デバイ
スの製造方法を説明するためのものであり、ビア孔およ
び配線溝クリーニング工程における半導体デバイスの部
分断面図である。
【図１３】本実施の形態の第１の例に係る半導体デバイ
スの製造方法を説明するためのものであり、バリア金属
膜形成工程における半導体デバイスの部分断面図であ
る。
【図１４】本実施の形態の第２の例に係る半導体デバイ
スの製造方法を説明するためのものであり、プラズマ処
理工程における半導体デバイスの部分断面図である。
【図１５】本実施の形態の第２の例に係る半導体デバイ
スの製造方法を説明するためのものであり、金属導体膜
形成工程における半導体デバイスの部分断面図である。
【図１６】本実施の形態の第２の例に係る半導体デバイ
スの製造方法を説明するためのものであり、熱処理工程
における半導体デバイスの部分断面図である。
【図１７】本実施の形態の第２の例に係る半導体デバイ
スの製造方法を説明するためのものであり、金属導体部
堆積工程における半導体デバイスの部分断面図である。
【図１８】本実施の形態の第２の例に係る半導体デバイ
スの製造方法を説明するためのものであり、研磨工程に
おける半導体デバイスの部分断面図である。
【図１９】本実施の形態例に係る半導体デバイスの製造
方法に適用される半導体製造装置の配置の一例を示す図
である。
【図２０】本実施の形態例に係る半導体デバイスの製造
方法に適用される半導体製造装置の配置の他の一例を示
す図である。
【図２１】本実施の形態例に係る半導体デバイスの製造
方法に適用される半導体製造装置の配置の他の一例を示
す図である。
【図２２】本実施の形態例に係る半導体デバイスの製造
方法に適用される半導体製造装置の配置の他の一例を示
す図である。
【図２３】本実施の形態例に係る半導体デバイスの製造
方法に適用される半導体製造装置の配置の他の一例を示
す図である。
【図２４】本実施の形態例に係る半導体デバイスの製造
方法に適用される半導体製造装置の配置の他の一例を示
す図である。
【符号の説明】
１０ 基板 １２、１２ａ〜１２ｃ 絶縁層 １４ａ ビア孔 １４ｂ 配線溝 ２２、３０ バリア金属膜 ２４、３２ 金属導体膜 ２６、３４ 金属導体部 ２８、３６ ビア ２９、３７ 配線層 ４０ スペース ４１ 搬送アーム ４２ 前処理室 ４３ ロードロック室 ４４ 金属導体膜形成室 ４６ 後処理室 ４８、５０、５２、５４ 室
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/28 ３０１ Ｈ０１Ｌ 21/285 Ｃ 21/285 21/88 Ｒ 21/768 21/90 Ａ (72)発明者 鄭 基市 山梨県韮崎市穂坂町三ツ沢650 東京エレ クトロン株式会社総合研究所内 Ｆターム(参考） 4K024 AA09 AB01 AB02 AB15 BA11 BB12 BC10 DA10 DB01 GA01 4K030 AA11 BA01 CA04 DA03 DA08 JA10 LA15 4M104 BB17 BB32 BB33 CC01 DD22 DD33 DD34 DD43 DD44 DD52 DD77 DD79 FF16 HH08 5F033 HH21 HH32 HH34 JJ21 JJ32 JJ34 KK11 KK32 MM02 MM12 MM13 NN06 NN07 PP01 PP04 PP06 PP09 PP11 PP14 PP19 PP27 PP33 QQ00 QQ09 QQ19 QQ48 QQ73 QQ85 QQ91 QQ92 QQ96 QQ98 WW03 XX13

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 基板上に直接にまたは絶縁体膜を介して
    バリア金属膜を形成するバリア金属膜形成工程と、該バ
    リア金属膜上にＣＶＤ法によって金属導体膜を形成する
    金属導体膜形成工程とを含む半導体デバイス製造方法に
    おいて、 該バリア金属膜形成工程と該金属導体膜形成工程との間
    に、加熱条件下第１の還元性ガスに暴露する第１の還元
    処理工程と、 該金属導体膜形成工程の後に、加熱条件下第２の還元性
    ガスに暴露する第２の還元処理工程と、 を有することを特徴とする半導体デバイス製造方法。
  2. 【請求項２】 前記第１の還元性ガスは、水素化ケイ
    素、アンモニアまたは水素のうちの少なくともいずれか
    １つであることを特徴とする請求項１記載の半導体デバ
    イス製造方法。
  3. 【請求項３】 前記第１の還元性処理工程は、２５０〜
    ５００℃の温度で行うことを特徴とする請求項１記載の
    半導体デバイス製造方法。
  4. 【請求項４】 前記第２の還元性ガスは、水素または窒
    素のうちの少なくともいずれか１つであることを特徴と
    する請求項１記載の半導体デバイス製造方法。
  5. 【請求項５】 前記第２の還元性処理工程は、２５０〜
    ５００℃の温度で行うことを特徴とする請求項１記載の
    半導体デバイス製造方法。
  6. 【請求項６】 前記金属導体膜は、銅により形成される
    ことを特徴とする請求項１〜４のうちのいずれか１項に
    記載の半導体デバイス製造方法。
  7. 【請求項７】 前記バリア金属膜はタンタルまたは窒化
    タンタルにより形成されることを特徴とする請求項５記
    載の半導体デバイス製造方法。
  8. 【請求項８】 基板上に直接にまたは絶縁体膜を介して
    窒化タングステンまたは窒化タンタルからなるバリア金
    属膜を形成するバリア金属膜形成工程と、該バリア金属
    膜上にＣＶＤ法によって金属導体膜を形成する金属導体
    膜形成工程を含む半導体デバイス製造方法であって、 該バリア金属膜形成工程と該金属導体膜形成工程との間
    に、加熱条件下還元性ガスのプラズマに暴露するプラズ
    マ処理工程を有することを特徴とする半導体デバイス製
    造方法。
  9. 【請求項９】 前記還元性ガスは水素であることを特徴
    とする請求項８記載の半導体デバイス製造方法。
  10. 【請求項１０】 前記プラズマ処理工程は、５０〜４０
    ０℃の温度で行うことを特徴とする請求項９記載の半導
    体デバイス製造方法。
  11. 【請求項１１】 前記金属導体膜形成工程の後に、さら
    に、加熱条件下還元性ガスに暴露する熱処理工程を有す
    ることを特徴とする請求項９記載の半導体デバイス製造
    方法。
  12. 【請求項１２】 前記熱処理工程は、２５０〜５００℃
    の温度で行うことを特徴とする請求項１１記載の半導体
    デバイス製造方法。
  13. 【請求項１３】 前記金属導体膜は、銅より形成される
    ことを特徴とする請求項９〜１２のうちのいずれか１項
    に記載の半導体デバイス製造方法。
  14. 【請求項１４】 複数の絶縁体膜を重畳的に基板上に設
    ける際に、それぞれの絶縁膜毎に、該絶縁膜上に窒化タ
    ングステンまたは窒化タンタルからなるバリア金属膜を
    形成するバリア金属膜形成工程と、該バリア金属膜上に
    ＣＶＤ法によって金属導体膜を形成する金属導体膜形成
    工程を含む半導体デバイス製造方法であって、 各々の該バリア金属膜形成工程と該金属導体膜形成工程
    との間に、加熱条件下還元性ガスのプラズマに暴露する
    プラズマ処理工程を有することを特徴とする半導体デバ
    イス製造方法。
JP2000115187A 2000-04-17 2000-04-17 半導体デバイス製造方法 Pending JP2001298028A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000115187A JP2001298028A (ja) 2000-04-17 2000-04-17 半導体デバイス製造方法
US09/835,820 US6893953B2 (en) 2000-04-17 2001-04-17 Fabrication process of a semiconductor device including a CVD process of a metal film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000115187A JP2001298028A (ja) 2000-04-17 2000-04-17 半導体デバイス製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011236848A Division JP5209106B2 (ja) 2011-10-28 2011-10-28 半導体デバイス製造方法

Publications (1)

Publication Number Publication Date
JP2001298028A true JP2001298028A (ja) 2001-10-26

Family

ID=18626881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000115187A Pending JP2001298028A (ja) 2000-04-17 2000-04-17 半導体デバイス製造方法

Country Status (2)

Country Link
US (1) US6893953B2 (ja)
JP (1) JP2001298028A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821882B2 (en) 2003-01-30 2004-11-23 Nec Electronics Corporation Semiconductor device manufacturing method for improving adhesivity of copper metal layer to barrier layer
KR100467494B1 (ko) * 2002-06-17 2005-01-24 동부전자 주식회사 금속배선 콘텍홀의 구리 전착막 형성방법
WO2007064012A1 (ja) * 2005-12-02 2007-06-07 Ulvac, Inc. Ｃｕ膜の形成方法
JP2009044056A (ja) * 2007-08-10 2009-02-26 Ulvac Japan Ltd 銅膜作製方法
WO2009110330A1 (ja) * 2008-03-03 2009-09-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
US7659209B2 (en) 2001-11-14 2010-02-09 Canon Anelva Corporation Barrier metal film production method
US7737037B2 (en) 2004-11-29 2010-06-15 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
WO2010103879A1 (ja) * 2009-03-10 2010-09-16 東京エレクトロン株式会社 Ｃｕ膜の成膜方法および記憶媒体
US7977243B2 (en) 2001-11-14 2011-07-12 Canon Anelva Corporation Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
JP2013048268A (ja) * 2012-10-18 2013-03-07 Ulvac Japan Ltd 銅膜作製方法
WO2023163070A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック 半導体装置の製造方法、及び半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6562416B2 (en) * 2001-05-02 2003-05-13 Advanced Micro Devices, Inc. Method of forming low resistance vias
US20030008243A1 (en) * 2001-07-09 2003-01-09 Micron Technology, Inc. Copper electroless deposition technology for ULSI metalization
US7105444B2 (en) 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US7078247B2 (en) * 2003-06-06 2006-07-18 International Business Machines Corporation Early detection of contact liner integrity by chemical reaction
JP2005072384A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
KR100515370B1 (ko) * 2003-12-31 2005-09-14 동부아남반도체 주식회사 반도체 소자의 플러그 제조 방법
KR20090053991A (ko) * 2007-11-26 2009-05-29 주식회사 동부하이텍 반도체 소자의 제조방법
EP4018471A4 (en) * 2019-08-22 2024-01-17 Lam Res Corp SUBSTANTIALLY CARBON-FREE MOLYBDENUM AND TUNGSTEN FILMS IN SEMICONDUCTOR DEVICE MANUFACTURING

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620994A (ja) * 1992-02-28 1994-01-28 Sony Corp 配線形成方法
JPH08288242A (ja) * 1995-02-13 1996-11-01 Toshiba Corp 半導体装置の製造方法及び化学気相成長装置
JPH09232313A (ja) * 1996-02-27 1997-09-05 Fujitsu Ltd 埋め込み導電層の形成方法
JPH10125626A (ja) * 1996-07-09 1998-05-15 Applied Materials Inc 半導体ウエハ上に膜を構築するためのチャンバ
JPH10189734A (ja) * 1996-12-24 1998-07-21 Lg Semicon Co Ltd 半導体素子の金属配線形成方法
JPH1174354A (ja) * 1997-06-30 1999-03-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH1187353A (ja) * 1997-07-08 1999-03-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH11186261A (ja) * 1997-12-19 1999-07-09 Fujitsu Ltd 半導体装置の製造方法
JPH11217671A (ja) * 1998-01-28 1999-08-10 Sony Corp 金属膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
JP2000058639A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000068232A (ja) * 1998-07-22 2000-03-03 Samsung Electronics Co Ltd 多層ＴｉＮ膜の形成方法
JP2000252357A (ja) * 1999-03-01 2000-09-14 Nec Corp 半導体装置の製造方法
JP2001110747A (ja) * 1999-07-30 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228259B1 (ko) * 1990-10-24 1999-11-01 고지마 마따오 박막의 형성방법 및 반도체장치
KR960011865B1 (ko) * 1993-06-10 1996-09-03 삼성전자 주식회사 반도체 장치의 금속층 형성방법
CN100350641C (zh) * 1995-11-06 2007-11-21 日亚化学工业株式会社 氮化物半导体器件
US6107192A (en) * 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
US6255217B1 (en) * 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
US6159857A (en) * 1999-07-08 2000-12-12 Taiwan Semiconductor Manufacturing Company Robust post Cu-CMP IMD process
US6475902B1 (en) * 2000-03-10 2002-11-05 Applied Materials, Inc. Chemical vapor deposition of niobium barriers for copper metallization

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620994A (ja) * 1992-02-28 1994-01-28 Sony Corp 配線形成方法
JPH08288242A (ja) * 1995-02-13 1996-11-01 Toshiba Corp 半導体装置の製造方法及び化学気相成長装置
JPH09232313A (ja) * 1996-02-27 1997-09-05 Fujitsu Ltd 埋め込み導電層の形成方法
JPH10125626A (ja) * 1996-07-09 1998-05-15 Applied Materials Inc 半導体ウエハ上に膜を構築するためのチャンバ
JPH10189734A (ja) * 1996-12-24 1998-07-21 Lg Semicon Co Ltd 半導体素子の金属配線形成方法
JPH1174354A (ja) * 1997-06-30 1999-03-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH1187353A (ja) * 1997-07-08 1999-03-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH11186261A (ja) * 1997-12-19 1999-07-09 Fujitsu Ltd 半導体装置の製造方法
JPH11217671A (ja) * 1998-01-28 1999-08-10 Sony Corp 金属膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
JP2000068232A (ja) * 1998-07-22 2000-03-03 Samsung Electronics Co Ltd 多層ＴｉＮ膜の形成方法
JP2000058639A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp 半導体装置およびその製造方法
JP2000252357A (ja) * 1999-03-01 2000-09-14 Nec Corp 半導体装置の製造方法
JP2001110747A (ja) * 1999-07-30 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659209B2 (en) 2001-11-14 2010-02-09 Canon Anelva Corporation Barrier metal film production method
US7977243B2 (en) 2001-11-14 2011-07-12 Canon Anelva Corporation Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
KR100467494B1 (ko) * 2002-06-17 2005-01-24 동부전자 주식회사 금속배선 콘텍홀의 구리 전착막 형성방법
US6821882B2 (en) 2003-01-30 2004-11-23 Nec Electronics Corporation Semiconductor device manufacturing method for improving adhesivity of copper metal layer to barrier layer
US7737037B2 (en) 2004-11-29 2010-06-15 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JPWO2007064012A1 (ja) * 2005-12-02 2009-05-07 株式会社アルバック Ｃｕ膜の形成方法
WO2007064012A1 (ja) * 2005-12-02 2007-06-07 Ulvac, Inc. Ｃｕ膜の形成方法
KR101100288B1 (ko) 2005-12-02 2011-12-28 가부시키가이샤 알박 Ｃｕ막의 형성방법
JP2012212899A (ja) * 2005-12-02 2012-11-01 Ulvac Japan Ltd Ｃｕ膜の形成方法
JP2009044056A (ja) * 2007-08-10 2009-02-26 Ulvac Japan Ltd 銅膜作製方法
JP2009212232A (ja) * 2008-03-03 2009-09-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
WO2009110330A1 (ja) * 2008-03-03 2009-09-11 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
US8349725B2 (en) 2008-03-03 2013-01-08 Tokyo Electron Limited Method of manufacturing semiconductor device, semiconductor manufacturing apparatus, and storage medium
WO2010103879A1 (ja) * 2009-03-10 2010-09-16 東京エレクトロン株式会社 Ｃｕ膜の成膜方法および記憶媒体
JP2013048268A (ja) * 2012-10-18 2013-03-07 Ulvac Japan Ltd 銅膜作製方法
WO2023163070A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック 半導体装置の製造方法、及び半導体装置

Also Published As

Publication number Publication date
US20020009872A1 (en) 2002-01-24
US6893953B2 (en) 2005-05-17

Similar Documents

Publication Publication Date Title
JP2001298028A (ja) 半導体デバイス製造方法
US6284646B1 (en) Methods of forming smooth conductive layers for integrated circuit devices
US6656840B2 (en) Method for forming silicon containing layers on a substrate
US6974768B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US6949461B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure
CN106024598B (zh) 于阻障表面上的钴沉积
US7785658B2 (en) Method for forming metal wiring structure
US8227335B2 (en) Forming a copper diffusion barrier
US20040004288A1 (en) Semiconductor device and manufacturing method of the same
US7402883B2 (en) Back end of the line structures with liner and noble metal layer
EP1179838A2 (en) Deposition of tungsten films from W(CO)6
US7799681B2 (en) Method for forming a ruthenium metal cap layer
JP2005513813A (ja) 基板上に半導体集積回路用銅配線を形成する方法
Whitman et al. Ultralarge scale integrated metallization and interconnects
JPH05209279A (ja) 金属膜形成装置および金属膜形成法
JP3244058B2 (ja) 半導体装置の製造方法
JP4169950B2 (ja) 半導体装置の製造方法
JP4007822B2 (ja) 配線構造の形成方法
US7452569B2 (en) Organic aluminum precursor and method of manufacturing a metal wiring using the same
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
US6579793B2 (en) Method of achieving high adhesion of CVD copper thin films on TaN Substrates
US7208415B2 (en) Plasma treatment method for electromigration reduction
JP5209106B2 (ja) 半導体デバイス製造方法
JPH07201779A (ja) 電極配線およびその形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206