JPH0620994A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH0620994A
JPH0620994A JP7834692A JP7834692A JPH0620994A JP H0620994 A JPH0620994 A JP H0620994A JP 7834692 A JP7834692 A JP 7834692A JP 7834692 A JP7834692 A JP 7834692A JP H0620994 A JPH0620994 A JP H0620994A
Authority
JP
Japan
Prior art keywords
wiring
hydrogen
tin
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7834692A
Other languages
English (en)
Other versions
JP3240678B2 (ja
Inventor
Takaaki Miyamoto
孝章 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP07834692A priority Critical patent/JP3240678B2/ja
Publication of JPH0620994A publication Critical patent/JPH0620994A/ja
Application granted granted Critical
Publication of JP3240678B2 publication Critical patent/JP3240678B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 接続孔に金属系材料を形成して配線を形成す
る場合について、表面酸化による埋め込み性能の低下や
コンタクト抵抗の増大を防止した配線形成方法を提供す
る。 【構成】 接続孔1に金属系材料2を形成し、更に配
線4を形成する配線形成方法において、配線形成前に水
素による処理3を行う配線形成方法。接続孔1に金属
系材料2を形成し、水素による処理3を行い、更に配線
を形成する工程を、真空中にて連続的に行う配線形成方
法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線形成方法に関す
る。本発明は、例えば、各種電子分野における配線形成
技術として用いることができ、半導体装置形成の際の配
線形成方法として特に好適に利用することができる。
【0002】
【従来の技術】電子分野における配線形成技術として、
微細なコンタクトホール(接続孔)に導電材料を埋め込
んで、接続をとる手法がある。
【0003】この場合、例えば、LSI等の半導体装置
の微細なコンタクトホールを埋め込む手段として好まし
い方法としては、高温におけるAlの表面流動性を利用
した高温Alスパッタ法と、スパッタ法よりステップカ
バレッジが優れ、Alより高温耐熱性があるW−CVD
が、代表的なプロセスである。
【0004】高温Alスパッタ法ではAlとSi基板と
の反応を防ぐため、予めTiN等のバリアメタルを敷く
必要がある。特にバリアメタルとしては、TiNの結晶
粒界を酸素にてスタッフしたTiONが優れている。
【0005】この高温Alスパッタ法ではAl系材料の
表面流動性を利用しているため、Al系材料と下地バリ
アメタルのぬれ性を良くし、Alがコンタクトホール内
に多く流れこませることが重要である。Ti、TiNは
Alと反応しやすいが、Alとのぬれ性は優れており、
埋め込み特性は良好である。しかしTiONはAlに対
するバリア性は優れているが、Alとのぬれ性は悪く、
例えば高アスペクト比のホールにはAlが埋め込まれな
い。
【0006】このためAl埋め込みにおいてはぬれ性確
保のため、Ti/TiNあるいはTiON/Tiまたは
TiN/Ti等のバリアメタル構造が必要となる。従っ
て一般に、図4(a)に示す如く、Si基板等の下地1
0に形成した接続孔1については、下層にTi21を成
膜し、その上にTiN2を成膜して、その上に埋め込み
を行うようにしている。しかしTiN2及びTi21は
大気中にて容易に酸化され、図4(b)に示すように表
面がTiONあるいはTiOx となってAlとぬれ性の
悪い酸化層20を形成してしまうという問題点がある。
【0007】一方、もう一つの埋め込み法であるW−C
VD法は、高温Alスパッタよりも埋め込み性は優れて
いるが、埋め込み後の配線はWよりもAlの方が抵抗が
低いため、接続孔埋め込み後の上層配線にはAl系材料
が用いられている。Al配線層を形成する場合も、Wと
Alの反応を抑制するためTiN等のバリアメタルが用
いられている。しかしこの場合、図5(a)に示すよう
に、W2aにより接続孔1の埋め込みを行った後、Al
配線を形成する間に、大気開放されるとW表面が酸化さ
れ、高抵抗のWOx が形成され、酸化層20となって
(図5(b))、この上にTiN2を介してAl系の金
属配線4を形成しても(図5(c))、コンタクト抵抗
が増大するという問題がある。(なおこれについては、
Semiconductor World ’91年1
2月号、P198参照)。
【0008】これらのことより、接続孔に金属系材料を
形成して、その上に配線を形成する場合については、こ
の金属材料である例えばバリアメタルや埋め込みプラグ
材料の表面に酸化が生じることは、埋め込みプラグ形成
において良好な埋め込み性及び低コンタクト抵抗を得る
上で、あまり望ましくないことである。
【0009】このため真空中にて埋め込み、配線形成を
連続形成することを特徴とする装置が現在、注目されて
いるが、装置が複雑化するため、実用にはまだ問題が多
い。
【0010】
【発明の目的】本発明は上記問題点に鑑み創案されたも
のであり、接続孔に金属系材料を形成して配線を形成す
る場合について、表面酸化による埋め込み性能の低下や
コンタクト抵抗の増大を防止した、配線形成方法を提供
することを目的としている。
【0011】
【問題点を解決するための手段】本出願の請求項1の発
明は、接続孔に金属系材料を形成し、更に配線を形成す
る配線形成方法において、配線形成前に水素による処理
を行うことを特徴とする配線形成方法であって、この構
成により上記目的を達成したものである。
【0012】本出願の請求項2の発明は、接続孔に金属
系材料を形成し、水素による処理を行い、更に配線を形
成する工程を、真空中にて連続的に行うことを特徴とす
る配線形成方法であって、この構成により上記目的を達
成したものである。
【0013】本発明において、水素で処理するとは、金
属材料の自然酸化膜その他の酸化膜を還元できる程度の
水素での処理を行うことを言い、例えば水素雰囲気での
処理の他、少なくとも水素(単体の水素)を含む雰囲気
中で処理することをも含む。この水素還元反応を水素雰
囲気中の熱処理にて行うことは、好ましい態様である。
【0014】
【作用】本出願の発明によれば、金属系材料の形成後、
配線を形成する前に、水素による処理を行うので、金属
系材料の表面が仮に酸化されていたとしても、水素によ
り還元され、配線形成時における酸化層の存在を防止で
きるので、酸化層が生ずることに伴う埋め込み性の低下
とか、コンタクト抵抗の増大などの問題を防止できる。
【0015】
【実施例】以下本発明の実施例について説明する。但し
当然のことではあるが、本発明は実施例により限定を受
けるものではない。
【0016】実施例1 本実施例は、高温Alスパッタ法にてコンタクトホール
を埋め込む場合において、TiNバリアメタル形成後、
TiN上に形成された自然酸化TiON膜を水素雰囲気
中にて熱処理を行うことにより、TiNに還元した後、
Al埋め込みを行うように構成したコンタクトホール埋
め込み方法である。
【0017】図1に、本実施例の工程を順に接続孔1付
近の断面図で示す。図1を参照して、本実施例の概要を
述べると、次のとおりである。
【0018】図1(a)に示すように、本実施例は、接
続孔1に金属系材料2であるTiN層を形成し、更に配
線4(図1(d))を形成する配線形成方法において、
配線4形成前に水素による処理3(図1(c))を行う
構成にしたものである。
【0019】本実施例は、更に具体的には、次の(1)
〜(3)の工程を経るものである。
【0020】(1)バリアメタル(金属系材料2)堆積 下地10であるSi基板の拡散層11上に、層間絶縁膜
12(SiO2 等)を堆積させた後、接続孔1として、
例えば0.4μm径、アスペクト比1.25のコンタク
トホールを開口する。
【0021】次にスパッタ法にてバリアメタル層21を
構成するTi(60nm)、及び本例の金属系材料2で
あるTiN(100nm)を順次、堆積させる。これに
より図1(a)の構造とする。Ti及びTiNの堆積条
件は、次のとおりとした。 Ti 堆積条件:DC4kW、150℃、Ar100s
ccm、0.5Pa TiN堆積条件:DC5kW、150℃、Ar100s
ccm、0.5Pa
【0022】上記によりTiN/Tiバリアメタル形成
後、これを例えば大気中に開放すると、金属系材料2
(TiN)表面は容易に酸化され、TiONとなって、
表面が酸化層20となる(図1(b))。
【0023】(2)水素処理(水素雰囲気中熱処理) 次に水素による処理3を行う。本実施例では、水素雰囲
気中にて600〜900℃、30〜60秒間、熱処理を
行う。このプロセスにより、大気搬送にてTiN表面上
に形成された酸化層20である自然酸化TiON膜は、
図1(c)に模式的に示すように、H2 還元反応:Ti
ON+H2 →TiN+H2 OにてTiNに還元される。
また600〜900℃の高温にて熱処理を行うため、T
iNの結晶粒界はデンシファイ(凝縮)され、そのバリ
ア性が向上する。図1(c)中、13はSiとTiとの
境界で生成するチタンシリサイドである。
【0024】(3)配線形成(Al埋め込み) 次に配線形成を行うが、本例ではAl系材料、特に高温
Alスパッタ法にて、Al(特に、Al−1wt%S
i)埋め込みを行う。このときTiN上の自然酸化によ
るTiON膜は水素熱処理にてTiNに還元されている
ため、水素熱処理を行わない場合に比べ、Alのぬれ性
が確保でき、Al埋め込み能力は向上している。高温A
lスパッタの条件は、下記のようにした。 高温Alスパッタ条件:DC10.5kW、480〜5
00℃、0.4Pa、Ar100SCCM この工程により、図1(d)の構造が得られる。
【0025】本実施例によれば、TiNバリアメタル上
の自然酸化TiON膜がTiNに還元され、良好なAl
埋め込み特性が得られるという効果がもたらされ、更
に、熱処理にてTiN結晶がデンシファイされ、TiN
のバリア性が増すという効果も得られる。
【0026】実施例2 本実施例は選択WあるいはブランケットW−CVDにて
コンタクトホール埋め込みプラグ形成後、Wプラグ上に
形成された自然酸化WOx 膜を水素雰囲気中にて熱処理
を行ってWに還元した後、Al/TiN配線を形成する
構成としたコンタクトホール埋め込み方法である。
【0027】本実施例では、次の(1)〜(4)の工程
を経る。 (1)密着層堆積 実施例1と同様に拡散層11上に層間絶縁膜12を堆積
させた後、接続孔1として0.4μm径、アスペクト比
2のコンタクトホールを開口する。
【0028】次にスパッタ法にてTi(30nm)、T
iN(70nm)を順次、堆積させ密着層2bを形成す
る(図2(a))。なお選択Wにて埋め込みを行うとき
は、密着層は形成しない。
【0029】(2)W−CVDによる埋め込み(金属系
材料2a形成) 次に選択W−CVDあるいはブランケットW−CVD及
びエッチバックにて、コンタクトホールを金属系材料2
aであるWにて埋め込む。これにより図2(b)の構造
とする。形成条件は次のとおりとした。 選択W−CVD条件:260℃、0.3Pa、 使用ガス系:WF6 /SiH4 /H2 /Ar=10/7
/1000/10SCCM ブランケットW−CVD条件:450℃、10000P
a、WF8 /H2 =95/550 エッチバック条件:20Pa、SF6 /O2 =250/
50SCCM
【0030】Wプラグ形成後、例えば大気搬送を行う
と、Wプラグ表面は容易に酸化され、表面に酸化層20
である自然酸化WOx 膜が形成される(図2(b))。
【0031】(3)水素処理(水素雰囲気中熱処理) 次に水素処理3を行う。ここでは水素雰囲気中にて50
0〜900℃、30〜60秒間、熱処理を行う。このと
き大気搬送にてW表面上に形成されたWOx 膜はH2
元反応:WOx +H2 →W+H2 OにてWに還元される
(図2(c))。
【0032】(4)配線形成(Al配線層形成) 次にTiNバリアメタル41、配線42であるAl−S
i膜を順次堆積し、Al配線を形成する。このときW表
面上の自然酸化WOx 膜は水素雰囲気中熱処理によりW
に還元されているため、WとAl配線層間にて良好なコ
ンタクト抵抗が得られる。Al系の配線形成条件は次の
ようにした。 Al−Si堆積条件:22.5kW、150℃、Ar1
00sccm、0.5Pa
【0033】これにより、図2(d)の構造を得た。本
実施例によれば、埋め込みWプラグ上の自然酸化WOx
膜がWに還元され、上層Al/TiNとWプラグ間にて
低コンタクト抵抗が得られる。
【0034】実施例3 本実施例は、接続孔1に金属系材料2を形成し、水素に
よる処理を行い、更に配線3を形成する工程を、真空中
にて連続的に行う構成とした配線形成方法であり、図3
に示す装置を用いて実施する。
【0035】本実施例においては、Alスパッタ用の第
1スパッタ室51、Tiスパッタ用の第2スパッタ室を
有するPVD(スパッタ)処理室、W−CVD等を行う
CVD室7、ブランケットW形成時のエッチバック室
8、RTA(水素雰囲気中熱処理)処理室6を有するマ
ルチチェンバータイプ装置を用いて、実施例1及び2の
高温Alスパッタ埋め込み及びW−CVDによる埋め込
みプロセスを行う。
【0036】本方法では真空中にて連続的に、真空を破
ることなく、上記PVD(スパッタ)、CVD、E/
B、RTA(水素雰囲気中熱処理)プロセスを行うた
め、大気放置によるTiN及びWの酸化が抑制できる。
更に自然酸化メタル膜をメタルに還元するための水素熱
処理後も連続的に真空搬送にてAlメタライゼーション
を行うため、再度TiNバリアメタルやWプラグが酸化
されることなく、良好な埋め込み性により、かつ低コン
タクト抵抗のコンタクトホール埋め込みが実現できる。
【0037】図3中、91はロードロック室、92,9
3は搬送室である。
【0038】なお当然のことではあるが、本発明は、上
記実施例に限定されるものではなく、構造、成膜条件そ
の他は、本発明の範囲を逸脱しない限り、適宜選択でき
る。
【0039】
【発明の効果】本発明によれば、接続孔に金属系材料を
形成して配線を形成する場合について、表面酸化による
埋め込み性能の低下やコンタクト抵抗の増大を防止した
配線形成方法を提供することができる。
【図面の簡単な説明】
【図1】実施例1の工程を示す図である。
【図2】実施例2の工程を示す図である。
【図3】実施例3の装置を示す構成図である。
【図4】従来技術の問題点を示す図である。
【図5】従来技術の問題点を示す図である。
【符号の説明】
1 接続孔 2,2a 金属系材料 3 水素処理 4 配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】接続孔に金属系材料を形成し、更に配線を
    形成する配線形成方法において、 配線形成前に水素による処理を行うことを特徴とする配
    線形成方法。
  2. 【請求項2】接続孔に金属系材料を形成し、水素による
    処理を行い、更に配線を形成する工程を、真空中にて連
    続的に行うことを特徴とする配線形成方法。
JP07834692A 1992-02-28 1992-02-28 配線形成方法 Expired - Fee Related JP3240678B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07834692A JP3240678B2 (ja) 1992-02-28 1992-02-28 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07834692A JP3240678B2 (ja) 1992-02-28 1992-02-28 配線形成方法

Publications (2)

Publication Number Publication Date
JPH0620994A true JPH0620994A (ja) 1994-01-28
JP3240678B2 JP3240678B2 (ja) 2001-12-17

Family

ID=13659434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07834692A Expired - Fee Related JP3240678B2 (ja) 1992-02-28 1992-02-28 配線形成方法

Country Status (1)

Country Link
JP (1) JP3240678B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106281A (ja) * 1993-09-29 1995-04-21 Nec Corp 半導体装置の製造方法
US5543357A (en) * 1993-12-08 1996-08-06 Nec Corporation Process of manufacturing a semiconductor device by filling a via hole in an interlayered film of the device with wiring metal
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
KR100510917B1 (ko) * 1996-11-22 2005-11-09 트리콘 이큅먼츠 리미티드 장벽층형성방법
US7163854B2 (en) 1996-11-07 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
JP2009253268A (ja) * 2008-04-03 2009-10-29 Samsung Electronics Co Ltd 基板構造及びその形成方法
JP2012033962A (ja) * 2011-10-28 2012-02-16 Tokyo Electron Ltd 半導体デバイス製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999031166A1 (fr) 1997-12-12 1999-06-24 Takeo Inagaki Gel faiblement reticule et procede de production

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106281A (ja) * 1993-09-29 1995-04-21 Nec Corp 半導体装置の製造方法
US5543357A (en) * 1993-12-08 1996-08-06 Nec Corporation Process of manufacturing a semiconductor device by filling a via hole in an interlayered film of the device with wiring metal
US7163854B2 (en) 1996-11-07 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
US7470580B2 (en) 1996-11-07 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
KR100510917B1 (ko) * 1996-11-22 2005-11-09 트리콘 이큅먼츠 리미티드 장벽층형성방법
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
JP2009253268A (ja) * 2008-04-03 2009-10-29 Samsung Electronics Co Ltd 基板構造及びその形成方法
JP2012033962A (ja) * 2011-10-28 2012-02-16 Tokyo Electron Ltd 半導体デバイス製造方法

Also Published As

Publication number Publication date
JP3240678B2 (ja) 2001-12-17

Similar Documents

Publication Publication Date Title
JPH11297696A (ja) 半導体装置及びその製造方法
JPH06140399A (ja) 金配線の製造方法
JPH0936230A (ja) 半導体装置の製造方法
JP3625652B2 (ja) 半導体装置の製造方法
JP3240678B2 (ja) 配線形成方法
JP2000049162A (ja) 半導体装置の製造方法
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
JP3252397B2 (ja) 配線形成方法
JP2570576B2 (ja) 半導体装置の製造方法
JPH05129231A (ja) 電極配線
JPH07115073A (ja) 半導体装置の製造方法
JPH07130854A (ja) 配線構造体及びその形成方法
JP3120517B2 (ja) シリサイドプラグの形成方法
JP2564786B2 (ja) 半導体装置およびその製造方法
JP3694512B2 (ja) 半導体装置の製造方法
JPH09232313A (ja) 埋め込み導電層の形成方法
JPH05121356A (ja) 配線形成方法
JPH0745554A (ja) 配線形成方法
JPH0888224A (ja) 半導体装置およびその製造方法
JP2805663B2 (ja) 配線形成方法
JPH0992649A (ja) 半導体装置の配線構造およびその製造方法
JP3119198B2 (ja) 半導体装置の製造方法
JP3082230B2 (ja) 配線の形成方法
JPH08111455A (ja) 配線形成方法
JPH11204644A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees