JP2805663B2 - 配線形成方法 - Google Patents
配線形成方法Info
- Publication number
- JP2805663B2 JP2805663B2 JP3045422A JP4542291A JP2805663B2 JP 2805663 B2 JP2805663 B2 JP 2805663B2 JP 3045422 A JP3045422 A JP 3045422A JP 4542291 A JP4542291 A JP 4542291A JP 2805663 B2 JP2805663 B2 JP 2805663B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- based material
- forming
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造等に
適用される配線形成方法に関し、特にバリヤメタル構造
を有するコンタクト部にアルミニウム系材料を均一に埋
め込む方法に関する。
適用される配線形成方法に関し、特にバリヤメタル構造
を有するコンタクト部にアルミニウム系材料を均一に埋
め込む方法に関する。
【０００２】
【従来の技術】従来、ＶＬＳＩやＵＬＳＩ等のように、
半導体装置のデザイン・ルールが高度に縮小されるに伴
い、下層配線と上層配線の接続を図るため層間絶縁膜に
開口される接続孔の開口径も微細化し、アスペクト比が
１を越えるようになっている。上層配線は一般にスパッ
タリング法によりアルミニウム（Ａｌ）系材料を被着さ
せることにより形成されているが、高アスペクト比を有
する接続孔を埋め込むには十分な段差被覆性（ステップ
・カバレッジ）を達成することが困難であり断線を生ず
る原因ともなっている。
半導体装置のデザイン・ルールが高度に縮小されるに伴
い、下層配線と上層配線の接続を図るため層間絶縁膜に
開口される接続孔の開口径も微細化し、アスペクト比が
１を越えるようになっている。上層配線は一般にスパッ
タリング法によりアルミニウム（Ａｌ）系材料を被着さ
せることにより形成されているが、高アスペクト比を有
する接続孔を埋め込むには十分な段差被覆性（ステップ
・カバレッジ）を達成することが困難であり断線を生ず
る原因ともなっている。
【０００３】そこで、段差被覆性の不足を改善するた
め、高温バイアス・スパッタリング法が提案されてい
る。この技術は、例えば「月刊セミコンダクター・ワー
ルド１９８９年１２月号」１８６〜１８８ページ（プレ
スジャーナル社刊）や「ＩＥＥＥ／ＩＲＰＳ（１９８９
年）」２１０〜２１４ページに記載されるように、ウェ
ハをヒータ・ブロック等を介して数百℃に加熱し、この
ヒータ・ブロックを介してＲＦバイアスを印加しながら
スパッタリングを行うものである。この方法によれば、
高温によるＡｌのリフロー効果とバイアス印加によるイ
オン衝撃とにより段差被覆性を改善し、平坦な表面を有
するＡｌ系材料層を形成することができる。これらの文
献には、Ａｌ系材料層の下地としてチタン（Ｔｉ）層を
設けた場合に、Ｔｉ層がＡｌ原子の表面移動（マイグレ
ーション）に寄与して優れた段差被覆性が達成されるこ
とが記載されている。
め、高温バイアス・スパッタリング法が提案されてい
る。この技術は、例えば「月刊セミコンダクター・ワー
ルド１９８９年１２月号」１８６〜１８８ページ（プレ
スジャーナル社刊）や「ＩＥＥＥ／ＩＲＰＳ（１９８９
年）」２１０〜２１４ページに記載されるように、ウェ
ハをヒータ・ブロック等を介して数百℃に加熱し、この
ヒータ・ブロックを介してＲＦバイアスを印加しながら
スパッタリングを行うものである。この方法によれば、
高温によるＡｌのリフロー効果とバイアス印加によるイ
オン衝撃とにより段差被覆性を改善し、平坦な表面を有
するＡｌ系材料層を形成することができる。これらの文
献には、Ａｌ系材料層の下地としてチタン（Ｔｉ）層を
設けた場合に、Ｔｉ層がＡｌ原子の表面移動（マイグレ
ーション）に寄与して優れた段差被覆性が達成されるこ
とが記載されている。
【０００４】
【発明が解決しようとする課題】ところで、Ａｌ系材料
層の下地として設けられるＴｉ層は、バリヤメタルとし
ての機能を果たす。Ｔｉ層は低抵抗のオーミック・コン
タクトを達成することからコンタクト材料として有用な
ものであるが、単独ではバリアメタルとしての機能を十
分に果たすことができない。シリコン（Ｓｉ）基板とＡ
ｌ系材料層との間にＴｉ層が単独で介在されていても、
ＳｉとＴｉの反応及びＴｉとＡｌの反応の両方が進行す
るため、Ｓｉ基板へのＡｌスパイクの発生が防止できな
いためである。このような問題点を解決するため、Ｔｉ
層の上にさらにＴｉＮ層を積層した２層構造のバリヤメ
タル（Ｔｉ／ＴｉＮ系）が用いられている。さらに、Ｔ
ｉＮ層の成膜時に酸素を導入してＴｉＯＮ層とした２層
構造のバリヤメタル（Ｔｉ／ＴｉＯＮ系）も提案されて
いる。これは、ＴｉＮの粒界に酸素を偏析させることに
より、Ａｌの粒界拡散の防止効果を一層高めるようにし
たものである。
層の下地として設けられるＴｉ層は、バリヤメタルとし
ての機能を果たす。Ｔｉ層は低抵抗のオーミック・コン
タクトを達成することからコンタクト材料として有用な
ものであるが、単独ではバリアメタルとしての機能を十
分に果たすことができない。シリコン（Ｓｉ）基板とＡ
ｌ系材料層との間にＴｉ層が単独で介在されていても、
ＳｉとＴｉの反応及びＴｉとＡｌの反応の両方が進行す
るため、Ｓｉ基板へのＡｌスパイクの発生が防止できな
いためである。このような問題点を解決するため、Ｔｉ
層の上にさらにＴｉＮ層を積層した２層構造のバリヤメ
タル（Ｔｉ／ＴｉＮ系）が用いられている。さらに、Ｔ
ｉＮ層の成膜時に酸素を導入してＴｉＯＮ層とした２層
構造のバリヤメタル（Ｔｉ／ＴｉＯＮ系）も提案されて
いる。これは、ＴｉＮの粒界に酸素を偏析させることに
より、Ａｌの粒界拡散の防止効果を一層高めるようにし
たものである。
【０００５】ところが、コンタクト部に予めＴｉ／Ｔｉ
ＯＮ系のバリヤメタルが形成されている場合、Ａｌ系材
料層を高温バイアス・スパッタリング法により被着形成
しようとすると、接続孔の均一な埋め込みが困難とな
る。例えば、図３に示すように、予め不純物拡散領域１
２が形成されてなるシリコン基板１１上に、不純物拡散
領域１２に臨む接続孔１４を有する層間絶縁膜１３が積
層され、さらに少なくとも接続孔１４を覆ってＴｉ層１
５とＴｉＯＮ層１６とが順次積層されてバリヤメタル１
７とされてなるウェハについて、高温バイアス・スパッ
タリング法により例えばＡｌ系材料層１８を被着形成し
ようとしても、接続孔１４を均一に埋め込むことができ
ず、鬆（す）１８が発生し易い。これは、高温スパッタ
リングの過程におけるＡｌが固体と液体の中間的な状態
にあって下地の表面モホロジーに極めて敏感であること
による。すなわち、ＴｉＯＮ層１６は柱状結晶構造を有
し、しかもその結晶の長手方向が膜面にほぼ垂直に配向
しているため表面モホロジーが粗く、Ａｌ系材料に対す
る濡れ性及び反応性に劣るためである。本発明者らの実
験によれば、ＴｉＯＮとＡｌとの界面における反応を促
進させるため、成膜速度を一般的な成膜速度の半分程度
に低下させても、埋め込み特性は改善されなかった。
ＯＮ系のバリヤメタルが形成されている場合、Ａｌ系材
料層を高温バイアス・スパッタリング法により被着形成
しようとすると、接続孔の均一な埋め込みが困難とな
る。例えば、図３に示すように、予め不純物拡散領域１
２が形成されてなるシリコン基板１１上に、不純物拡散
領域１２に臨む接続孔１４を有する層間絶縁膜１３が積
層され、さらに少なくとも接続孔１４を覆ってＴｉ層１
５とＴｉＯＮ層１６とが順次積層されてバリヤメタル１
７とされてなるウェハについて、高温バイアス・スパッ
タリング法により例えばＡｌ系材料層１８を被着形成し
ようとしても、接続孔１４を均一に埋め込むことができ
ず、鬆（す）１８が発生し易い。これは、高温スパッタ
リングの過程におけるＡｌが固体と液体の中間的な状態
にあって下地の表面モホロジーに極めて敏感であること
による。すなわち、ＴｉＯＮ層１６は柱状結晶構造を有
し、しかもその結晶の長手方向が膜面にほぼ垂直に配向
しているため表面モホロジーが粗く、Ａｌ系材料に対す
る濡れ性及び反応性に劣るためである。本発明者らの実
験によれば、ＴｉＯＮとＡｌとの界面における反応を促
進させるため、成膜速度を一般的な成膜速度の半分程度
に低下させても、埋め込み特性は改善されなかった。
【０００６】このように、上述したような技術では高い
バリヤ性と優れた段差被覆性を同時に満足し得るコンタ
クト形成を行うことが困難である。そこで、本発明の目
的は、上述のような問題点にかんがみ、高いバリヤ性と
優れた段差被覆性を同時に満足し得るコンタクト形成を
行うことを可能となす配線形成方法を提供することにあ
る。
バリヤ性と優れた段差被覆性を同時に満足し得るコンタ
クト形成を行うことが困難である。そこで、本発明の目
的は、上述のような問題点にかんがみ、高いバリヤ性と
優れた段差被覆性を同時に満足し得るコンタクト形成を
行うことを可能となす配線形成方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】上述のような目的を達成
するために提案される本発明に係る配線形成方法は、基
板上の絶縁膜に開口された接続孔の少なくとも底部及び
側壁部を第１のチタン（Ｔｉ）層、チタン化合物層、第
２のチタン（Ｔｉ）層がこの順に積層されてなるバリヤ
メタルで被覆する工程と、前記基板を４５０〜５５０℃
の範囲で加熱し、且つ成膜速度を０．６μｍ／分以下と
して少なくとも前記接続孔を充填するごとくアルミニウ
ム系材料層を形成する工程とを有するものである。
するために提案される本発明に係る配線形成方法は、基
板上の絶縁膜に開口された接続孔の少なくとも底部及び
側壁部を第１のチタン（Ｔｉ）層、チタン化合物層、第
２のチタン（Ｔｉ）層がこの順に積層されてなるバリヤ
メタルで被覆する工程と、前記基板を４５０〜５５０℃
の範囲で加熱し、且つ成膜速度を０．６μｍ／分以下と
して少なくとも前記接続孔を充填するごとくアルミニウ
ム系材料層を形成する工程とを有するものである。
【０００８】Ａｌ系材料層を形成には、高温スパッタリ
ング、高温ＣＶＤ、高温蒸着等を用いることができる。
他の本発明に係る配線形成方法は、前述した方法におけ
るＡｌ系材料層の工程を２段階に分け、接続孔を充填し
ない程度にバリヤメタル上に第１のＡｌ系材料層を形成
した後、基板を加熱しながら少なくとも接続孔を充填す
るごとく第２のＡｌ系材料層を形成するものである。
ング、高温ＣＶＤ、高温蒸着等を用いることができる。
他の本発明に係る配線形成方法は、前述した方法におけ
るＡｌ系材料層の工程を２段階に分け、接続孔を充填し
ない程度にバリヤメタル上に第１のＡｌ系材料層を形成
した後、基板を加熱しながら少なくとも接続孔を充填す
るごとく第２のＡｌ系材料層を形成するものである。
【０００９】ここで、Ａｌ系材料層を形成する際の基板
の加熱温度を４５０〜５５０℃とし、且つ成膜速度を
０．６μｍ／分以下とする。ここでのＡｌ系材料層を形
成にも、高温スパッタリング、高温ＣＶＤ、高温蒸着等
を用いることができる。
の加熱温度を４５０〜５５０℃とし、且つ成膜速度を
０．６μｍ／分以下とする。ここでのＡｌ系材料層を形
成にも、高温スパッタリング、高温ＣＶＤ、高温蒸着等
を用いることができる。
【００１０】
【作用】本発明方法は、Ｔｉ／ＴｉＯＮ系の２層構造バ
リヤメタルにさらにＴｉ層を追加し、Ａｌ系材料層との
接触面をＴｉ層とすることにより、Ａｌ系材料と下地と
の濡れ性及び反応性が向上され、接続孔の埋め込みが容
易化される。
リヤメタルにさらにＴｉ層を追加し、Ａｌ系材料層との
接触面をＴｉ層とすることにより、Ａｌ系材料と下地と
の濡れ性及び反応性が向上され、接続孔の埋め込みが容
易化される。
【００１１】本発明方法において、Ａｌ系材料層を形成
する際、４５０〜５５０℃の範囲で加熱される。この温
度範囲は、Ａｌ系材料が基板上に被着された際のマイグ
レーション特性を考慮して設定されたものである。一般
に共晶を形成する合金等を真空薄膜形成技術により成膜
する場合、共融点のおおよそ７５％以下の温度では、タ
ーゲットや蒸発源等から飛来して基板へ到達した原子が
該基板上でマイグレーションを起こさないとされてい
る。Ａｌ系材料として代表的なＡｌ−１％Ｓｉを用いる
とき、この材料の共融点は約５８０℃であるから、４５
０℃より低い温度域ではマイグレーションが抑制され、
接続孔の埋め込みが困難となる。また、５５０℃より高
い温度域では逆にマイグレーションが促進され過ぎて島
状に膜成長が開始され、得られるＡｌ系材料層の組織が
不連続となり易い。
する際、４５０〜５５０℃の範囲で加熱される。この温
度範囲は、Ａｌ系材料が基板上に被着された際のマイグ
レーション特性を考慮して設定されたものである。一般
に共晶を形成する合金等を真空薄膜形成技術により成膜
する場合、共融点のおおよそ７５％以下の温度では、タ
ーゲットや蒸発源等から飛来して基板へ到達した原子が
該基板上でマイグレーションを起こさないとされてい
る。Ａｌ系材料として代表的なＡｌ−１％Ｓｉを用いる
とき、この材料の共融点は約５８０℃であるから、４５
０℃より低い温度域ではマイグレーションが抑制され、
接続孔の埋め込みが困難となる。また、５５０℃より高
い温度域では逆にマイグレーションが促進され過ぎて島
状に膜成長が開始され、得られるＡｌ系材料層の組織が
不連続となり易い。
【００１２】一方、０．６μｍ／分以下の成膜速度は、
一般的な真空薄膜形成技術においてはかなり遅い速度で
ある。例えば、スパッタリングを行う場合、装置内の放
出ガスが不純物として膜中に取り込まれることを防止す
るため、成膜速度は１μｍ／分以上となされる。本発明
方法では、Ａｌ系材料と下地との反応を促進しながら埋
め込みを進行させるため、成膜速度を低下させて相互の
接触時間を長く確保するようにしている。
一般的な真空薄膜形成技術においてはかなり遅い速度で
ある。例えば、スパッタリングを行う場合、装置内の放
出ガスが不純物として膜中に取り込まれることを防止す
るため、成膜速度は１μｍ／分以上となされる。本発明
方法では、Ａｌ系材料と下地との反応を促進しながら埋
め込みを進行させるため、成膜速度を低下させて相互の
接触時間を長く確保するようにしている。
【００１３】
【実施例】実施例１ 本実施例は、１段階の高温スパッタリングによりＡｌ−
１％Ｓｉ合金によるコンタクト・ホールの埋め込みを行
った例である。このプロセスを、図１（ａ）及び（ｂ）
を参照しながら説明する。
１％Ｓｉ合金によるコンタクト・ホールの埋め込みを行
った例である。このプロセスを、図１（ａ）及び（ｂ）
を参照しながら説明する。
【００１４】まず、図１（ａ）に示されるように、予め
不純物拡散領域２が形成されたシリコン基板１上に酸化
シリコン等からなる層間絶縁膜３が積層され、層間絶縁
膜３に不純物拡散領域２に臨むコンタクト・ホール４が
開口されてなる基体を用意し、その全面に、第１のＴｉ
層５、ＴｉＯＮ層６、第２のＴｉ層７を連続工程により
順次積層してバリヤメタル８を形成する。
不純物拡散領域２が形成されたシリコン基板１上に酸化
シリコン等からなる層間絶縁膜３が積層され、層間絶縁
膜３に不純物拡散領域２に臨むコンタクト・ホール４が
開口されてなる基体を用意し、その全面に、第１のＴｉ
層５、ＴｉＯＮ層６、第２のＴｉ層７を連続工程により
順次積層してバリヤメタル８を形成する。
【００１５】ここで、第１のＴｉ層５及び第２のＴｉ層
７は、一例としてＡｒ流量１００ＳＣＣＭ、ガス圧０．
４７Ｐａ（３．５ｍＴｏｒｒ）、ＤＣスパッタ・パワー
４ｋＷ、基板温度３００℃、スパッタ時間５秒、スパッ
タ速度０．３６μｍ／分の条件でスパッタリングを行う
ことにより、それぞれ約３００ の厚さに形成する。
７は、一例としてＡｒ流量１００ＳＣＣＭ、ガス圧０．
４７Ｐａ（３．５ｍＴｏｒｒ）、ＤＣスパッタ・パワー
４ｋＷ、基板温度３００℃、スパッタ時間５秒、スパッ
タ速度０．３６μｍ／分の条件でスパッタリングを行う
ことにより、それぞれ約３００ の厚さに形成する。
【００１６】また、ＴｉＯＮ層６は、一例としてＡｒ流
量４０ＳＣＣＭ、Ｈ2 −６％Ｏ2 混合ガス流量７０ＳＣ
ＣＭ、ガス圧０．４７Ｐａ（３．５ｍＴｏｒｒ）、ＤＣ
スパッタ・パワー５ｋＷ、基板温度１５０℃、スパッタ
時間６０秒、スパッタ速度０．１μｍ／分の条件でスパ
ッタリングを行うことにより、約１０００ の厚さに形
成する。
量４０ＳＣＣＭ、Ｈ2 −６％Ｏ2 混合ガス流量７０ＳＣ
ＣＭ、ガス圧０．４７Ｐａ（３．５ｍＴｏｒｒ）、ＤＣ
スパッタ・パワー５ｋＷ、基板温度１５０℃、スパッタ
時間６０秒、スパッタ速度０．１μｍ／分の条件でスパ
ッタリングを行うことにより、約１０００ の厚さに形
成する。
【００１７】次に、一例としてＡｒ流量１００ＳＣＣ
Ｍ、ガス圧０．４７Ｐａ（３．５ｍＴｏｒｒ）、ＤＣス
パッタ・パワー４．５ｋＷ、ＲＦバイアス・パワー０
Ｖ、基板温度５００℃、スパッタ時間１００秒、スパッ
タ速度０．３μｍ／分の条件でスパッタリングを行うこ
とにより、Ａｌ−１％Ｓｉ層９を約５０００ の厚さに
形成する。この条件では、Ａｌ−１％Ｓｉ合金と下地の
第２のＴｉ層７との接触時間を長く確保することがで
き、両者の間の反応が促進されながらコンタクト・ホー
ル４の埋め込みが進行する。この結果、図１（ｂ）に示
されるように、鬆が発生することなく良好な埋め込みが
達成される。
Ｍ、ガス圧０．４７Ｐａ（３．５ｍＴｏｒｒ）、ＤＣス
パッタ・パワー４．５ｋＷ、ＲＦバイアス・パワー０
Ｖ、基板温度５００℃、スパッタ時間１００秒、スパッ
タ速度０．３μｍ／分の条件でスパッタリングを行うこ
とにより、Ａｌ−１％Ｓｉ層９を約５０００ の厚さに
形成する。この条件では、Ａｌ−１％Ｓｉ合金と下地の
第２のＴｉ層７との接触時間を長く確保することがで
き、両者の間の反応が促進されながらコンタクト・ホー
ル４の埋め込みが進行する。この結果、図１（ｂ）に示
されるように、鬆が発生することなく良好な埋め込みが
達成される。
【００１８】実施例２ 本実施例は、２段階のスパッタリングによりＡｌ−１％
Ｓｉ合金によるコンタクト・ホールの埋め込みを行った
例である。このプロセスを、前述の図１とともに図２を
参照しながら説明する。
Ｓｉ合金によるコンタクト・ホールの埋め込みを行った
例である。このプロセスを、前述の図１とともに図２を
参照しながら説明する。
【００１９】まず、前述した図１（ａ）に示されるもの
と同じ基体を用意し、１段階目のスパッタリングを行
う。このときの条件は、一例としてＡｒ流量１００ＳＣ
ＣＭ、ガス圧０．４７Ｐａ（３．５ｍＴｏｒｒ）、ＤＣ
スパッタ・パワー２２．５ｋＷ、ＲＦバイアス・パワー
０Ｖ、スパッタ時間５秒、スパッタ速度１．２μｍ／分
とし、基板加熱は行わない。この結果、図２に示される
ように、接続孔４のパターンに倣って約１０００ の厚
さの第１のＡｌ−１％Ｓｉ層９ａがコンフォーマルに成
膜される。
と同じ基体を用意し、１段階目のスパッタリングを行
う。このときの条件は、一例としてＡｒ流量１００ＳＣ
ＣＭ、ガス圧０．４７Ｐａ（３．５ｍＴｏｒｒ）、ＤＣ
スパッタ・パワー２２．５ｋＷ、ＲＦバイアス・パワー
０Ｖ、スパッタ時間５秒、スパッタ速度１．２μｍ／分
とし、基板加熱は行わない。この結果、図２に示される
ように、接続孔４のパターンに倣って約１０００ の厚
さの第１のＡｌ−１％Ｓｉ層９ａがコンフォーマルに成
膜される。
【００２０】続いて、２段階目として基板の裏面を高温
のＡｒガスに接触させることにより、基板を約５００℃
に加熱し、ＤＣスパッタ・パワー１０．５ｋＷ、ＲＦバ
イアス・パワー３００Ｖ（１３．５６ＭＨｚ）、スパッ
タ時間４０秒、スパッタ速度０．６μｍ／分の条件で高
温バイアス・スパッタリングを行う。これにより、Ａｌ
−１％Ｓｉ合金がさらに４０００ 堆積されて第２のＡ
ｌ−１％Ｓｉ層（図示せず。）が形成され、最終的には
図１（ｂ）に示されるように、５０００ の厚さのＡｌ
−１％Ｓｉ層９が基体の全面に形成される。本実施例に
おいても、コンタクト・ホール４は、鬆を発生すること
なく均一に埋め込まれる。
のＡｒガスに接触させることにより、基板を約５００℃
に加熱し、ＤＣスパッタ・パワー１０．５ｋＷ、ＲＦバ
イアス・パワー３００Ｖ（１３．５６ＭＨｚ）、スパッ
タ時間４０秒、スパッタ速度０．６μｍ／分の条件で高
温バイアス・スパッタリングを行う。これにより、Ａｌ
−１％Ｓｉ合金がさらに４０００ 堆積されて第２のＡ
ｌ−１％Ｓｉ層（図示せず。）が形成され、最終的には
図１（ｂ）に示されるように、５０００ の厚さのＡｌ
−１％Ｓｉ層９が基体の全面に形成される。本実施例に
おいても、コンタクト・ホール４は、鬆を発生すること
なく均一に埋め込まれる。
【００２１】以上のプロセスにおいて、スパッタリング
を２段階に分け、その最初の段階において基板加熱を行
わないのは、成膜の初期から基板を高温に加熱した場合
に発生する島状成長を防止するためである。このような
２段階プロセスでは、成膜途中で条件を切り換えること
が必要となるが、１段階目のスパッタリングは高速で行
うことができ、２段階目の高温バイアス・スパッタリン
グも前述の実施例１の高温スパッタリングよりも高速化
することができる。したがって、成膜プロセス全体に要
する時間は大幅に短縮され、スループットが向上する。
を２段階に分け、その最初の段階において基板加熱を行
わないのは、成膜の初期から基板を高温に加熱した場合
に発生する島状成長を防止するためである。このような
２段階プロセスでは、成膜途中で条件を切り換えること
が必要となるが、１段階目のスパッタリングは高速で行
うことができ、２段階目の高温バイアス・スパッタリン
グも前述の実施例１の高温スパッタリングよりも高速化
することができる。したがって、成膜プロセス全体に要
する時間は大幅に短縮され、スループットが向上する。
【００２２】
【発明の効果】上述したように、本発明方法は、３層構
造のバリヤメタル、特に第１のチタン層、チタン化合物
層、第２のチタン層の３層構造のバリヤメタルにより優
れたバリヤ性が達成されるとともに、Ａｌ系材料層との
接触面にＴｉ層が配されることにより優れた段差被覆性
が保障される。さらに、成膜工程の少なくとも一部にお
いて行われる高温スパッタリングの条件が最適化される
ことにより、Ａｌ系材料による接続孔の埋め込みを高い
信頼性及び再現性をもって行うことが可能となる。
造のバリヤメタル、特に第１のチタン層、チタン化合物
層、第２のチタン層の３層構造のバリヤメタルにより優
れたバリヤ性が達成されるとともに、Ａｌ系材料層との
接触面にＴｉ層が配されることにより優れた段差被覆性
が保障される。さらに、成膜工程の少なくとも一部にお
いて行われる高温スパッタリングの条件が最適化される
ことにより、Ａｌ系材料による接続孔の埋め込みを高い
信頼性及び再現性をもって行うことが可能となる。
【００２３】したがって、本発明方法を用いることによ
り微細なデザイン・ルールに基づいて高集積度及び高性
能が要求される半導体装置の製造を容易に実現すること
ができる。
り微細なデザイン・ルールに基づいて高集積度及び高性
能が要求される半導体装置の製造を容易に実現すること
ができる。
【図１】本発明方法の一例を工程順に示す概略断面図で
あり、（ａ）はコンタクト・ホールの形成された層間絶
縁膜上に３層構造のバリヤメタルが積層された状態を示
し、（ｂ）は上記コンタクト・ホールがＡｌ−１％Ｓｉ
層により良好に充填された状態を示す。
あり、（ａ）はコンタクト・ホールの形成された層間絶
縁膜上に３層構造のバリヤメタルが積層された状態を示
し、（ｂ）は上記コンタクト・ホールがＡｌ−１％Ｓｉ
層により良好に充填された状態を示す。
【図２】本発明方法の他の例を示し、コンタクト・ホー
ルが第１のＡｌ−１％Ｓｉ層により途中まで充填された
状態を示す概略断面図である。
ルが第１のＡｌ−１％Ｓｉ層により途中まで充填された
状態を示す概略断面図である。
【図３】従来の配線形成方法において、２層構造のバリ
ヤメタルを有するコンタクト・ホール内にＡｌ系材料が
均一に埋め込まれず鬆が発生した状態を示す概略断面図
である。
ヤメタルを有するコンタクト・ホール内にＡｌ系材料が
均一に埋め込まれず鬆が発生した状態を示す概略断面図
である。
１ シリコン基板 ２ 不純物拡散領域 ３ 層間絶縁膜 ４ コンタクト・ホール ５ 第１のＴｉ層 ６ ＴｉＯＮ層 ７ 第２のＴｉ層 ８ バリヤメタル ９ Ａｌ−１％Ｓｉ層 ９ａ 第１のＡｌ−１％Ｓｉ層
Claims (3)
- 【請求項１】 基板上の絶縁膜に開口された接続孔の少
なくとも底部及び側壁部を第１のチタン（Ｔｉ）層、チ
タン化合物層、第２のチタン（Ｔｉ）層がこの順に積層
されてなるバリヤメタルで被覆する工程と、 前記基板を４５０〜５５０℃の範囲で加熱し、且つ成膜
速度を０．６μｍ／分以下として少なくとも前記接続孔
を充填するごとくアルミニウム系材料層を形成する工程
とを有することを特徴とする配線形成方法。 - 【請求項２】 基板上の絶縁膜に開口された接続孔の少
なくとも底部及び側壁部を第１のチタン層、チタン化合
物層、第２のチタン層がこの順に積層されてなるバリヤ
メタルで被覆する工程と、 前記接続孔を充填しない程度に前記バリヤメタル上に第
１のアルミニウム系材料層を形成する工程と、 前記基板を加熱しながら少なくとも前記接続孔を充填す
るごとく第２のアルミニウム系材料層を形成する工程と
を有することを特徴とする配線形成方法。 - 【請求項３】 前記第２のアルミニウム系材料層の形成
に際して前記基板の加熱温度を４５０〜５５０℃とし、
且つ成膜速度を０．６μｍ／分以下とすることを特徴と
する請求項２記載の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045422A JP2805663B2 (ja) | 1991-02-19 | 1991-02-19 | 配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3045422A JP2805663B2 (ja) | 1991-02-19 | 1991-02-19 | 配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04264719A JPH04264719A (ja) | 1992-09-21 |
| JP2805663B2 true JP2805663B2 (ja) | 1998-09-30 |
Family
ID=12718841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3045422A Expired - Fee Related JP2805663B2 (ja) | 1991-02-19 | 1991-02-19 | 配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805663B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222564A (ja) | 1995-02-15 | 1996-08-30 | Yamaha Corp | 半導体装置の製造方法および半導体製造装置 |
| WO2022059277A1 (ja) * | 2020-09-16 | 2022-03-24 | 株式会社アルバック | 積層構造体及び積層構造体の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605560A (ja) * | 1983-06-23 | 1985-01-12 | Fujitsu Ltd | 半導体装置 |
| JPH025521A (ja) * | 1988-06-24 | 1990-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0648880Y2 (ja) * | 1988-11-16 | 1994-12-12 | ソニー株式会社 | 半導体装置 |
-
1991
- 1991-02-19 JP JP3045422A patent/JP2805663B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04264719A (ja) | 1992-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04280425A (ja) | 配線形成方法 | |
| JPH0936230A (ja) | 半導体装置の製造方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| US6331484B1 (en) | Titanium-tantalum barrier layer film and method for forming the same | |
| US5395795A (en) | Method for fabricating a semiconductor device | |
| JP2805663B2 (ja) | 配線形成方法 | |
| JP3252397B2 (ja) | 配線形成方法 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| US6197686B1 (en) | Aluminum metallization by a barrier metal process | |
| JP2570576B2 (ja) | 半導体装置の製造方法 | |
| JP3240678B2 (ja) | 配線形成方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| US5985754A (en) | Method of forming a void-free contact plug | |
| JPH0536627A (ja) | 配線形成方法 | |
| JPH05121356A (ja) | 配線形成方法 | |
| JP3278877B2 (ja) | 配線の形成方法 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07135187A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10106972A (ja) | 電極配線構造の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0487328A (ja) | 半導体装置の製造方法 | |
| KR950005265B1 (ko) | 금속배선층 형성방법 | |
| JPH08111455A (ja) | 配線形成方法 | |
| JPH05259116A (ja) | 配線形成方法及び配線形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |