JPH0487328A

JPH0487328A - 半導体装置の製造方法

Info

Publication number: JPH0487328A
Application number: JP20484890A
Authority: JP
Inventors: Tsutomu Yamadai; 山台　力
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-07-30
Filing date: 1990-07-30
Publication date: 1992-03-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野この発明は半導体装置の製造方法に関し、更に詳しくは
ブランケットＷ−ＣＶＤプロセスで発生するコンタクト
部のボイド、Ｓｉ侵食、コンタクトホールあるいはスル
ーホールか開口された絶縁膜とその絶縁膜上に積層され
たバリア膜の界面の隙間の発生等を防止するようにした
ものである。

（ロ）従来の技術従来のブランケットＷ−ＣＶＤプロセスでは、コンタク
ト形成後、スパッタによりＴｉＷ等のバリア層としての
アドヒジョンレイヤー（Ａｄｈｅｓ　ｉｏｍｌａｙｅｒ
）を形成し、次にＣＶＤによりＷを埋め込んでいた。

すなわち、第２図（ａ）に示すように、Ｓｉ基板２１上
に、ＢＰＳＧ膜２２膜上２コンタクト形成用レジスト層
を順次積層し、パターン化されたレジストをマスクにし
てコンタクトホール２３を形成する。

レジストを剥離後、第２図（ｂ）に示すように、コンタ
クトホール２３を含むＳｉ基板上に、全面に、スパッタ
法によりＴｉＷ膜２４を積層し、これをバリア膜とする
。

その後、全面に、ＣＶＩ）−Ｗ膜２５を積層する［第２
図（ｃ）参照］。

（ハ）発明が解決しようとする課題しかし、バリア膜を形成する際に、スパッタ法を用いて
いるため、第２図（ｂ）に示すように、バリア膜２４が
コンタクトホール２３の肩部２３ａでオーバーハング形
状となり突出部２４ａが形成され、それによって、第２
図（ｃ）に示すように、Ｗ膜２５にボイド２６が発生す
る。

また、ＴｉＷ膜２４は柱状結晶構造をしており、Ｗの堆
積中にＷＦ、ガスがＴｉＷ＠２４中を拡散し、結果とし
てＳｉ基板２Ｉを侵食してしまう。第２図（ｃ）にはそ
の侵食部２７を描画している。

（ニ）課題を解決するための手段及び作用この発明は半
導体基板上に、全面に、絶縁膜を積層し、コンタクト部
を形成した後、これをタングステン膜で埋め込むに際し
て、（ｉ）コンタクト部形成後、絶縁膜を含む半導体基
板上に、全面に、ＣＶＤ法を用いてタングステンシリサ
イド、チタンシリサイド、又はチタンナイトライドから
なる微結晶もしくは非晶質構造のバリア膜を積層し、（
１１）続いて、全面に、ＣＶＤ法でタングステン膜を積
層することを特徴とする半導体装置の製造方法である。

この発明におけるバリア膜は周知のＣＶＤ法を用いて形
成される。しかもこの発明のバリア膜は特定の膜、すな
わちタングステンシリサイド（ＷＳｉ工）、チタンシリ
サイド（ＴｉＳｉｔ）又はチタンナイトライド（ＴｉＮ
）で形成されるのが好ましい。ＣＶＤ法によって形成さ
れたこれら特定の膜は、柱状結晶のような、いわゆる大
粒の結晶構造ではなく、微結晶構造もしくは非晶質（ア
モルファス）構造を有する膜を構成するからである。

例えば、ＷＳｉｘをデボしてバリア層を形成する場合、
本実施例に示すし第１図参照］ように、通常のＣＶＤ法
が、ガス条件をＳ　ｉＨ４：　１５（ｌｓｃｃｍ。

ＷＦａ：２ｓｃｃｍに、温度条件を３００〜４００℃に
設定して実施される。この際の膜厚は５００人である。

また、成膜時間条件を２倍に制御すれば１０００人の膜
厚のＷＳｉｘ層を得ることができる。

そして、これらＷＳｉｘ層は柱状結晶構造ではなく、ア
モルファスあるいは微結晶構造になっていこの発明にお
けるＷ膜は、ＣＶＤ法を用いてコンタクトホールあるい
はスルーホールなどのコンタクト部の埋め込みに付され
る。

この際、埋め込みを２段階に分けて行うのか、Ｗ膜表面
のモフォロジーを向上できる点や、コンタクト部内にお
ける絶縁膜との密着性の向上の点で好ましい。

例えば、本実施例では、Ｗ膜堰め込みのための１５ｔｏ
ｐとして、ガス流量がＨｔ　：　５０Ｑｓｃｃｍ、　Ｗ
　Ｆ　＠：　７５ｓｃｃｆｆｌで、膜厚７０００人のＷ
膜をまず形成した後、２ｓｔｅｐではＨｖ　：　Ｌ８Ｑ
Ｏ８ｃｃｍｓ　Ｗ　Ｆ　ｓ　：　３８ｓｃｃａ＋で、さ
らに３０００人積層口重トータルとして１μ肩のＷ膜を
形成した。

また、数Ｔｏｒｒの真空状態に設定された２つのチャン
バ装置を用いて、それぞれＷＳｉｘ膜、Ｗ膜を形成した
。すなわち、第１のチャンバでＷＳｉｘ膜のデボをおこ
ない、次に第２のチャンバでＷ＊のデボを連続しておこ
なうようにしたので、ウェハが大気に触れることはなく
、そのため、デボのプロセス中に真空を破ることがなく
、酸化が発生しないという利点を有する。

この発明は、コンタクト形成後にＣＶＤ法により微結晶
もしくは非晶質構造のバリア層を形成し、次に、全面に
Ｗを堆積してコンタクトの埋め込みを行うようにしたの
で、コンタクト部の肩部におけるオーバーハング形状は
無くなり、これによりボイドのないＷの堆積が可能とな
る。

また、例えば、バリア膜をＣＶＤ法を用いてＷＳｉえで
形成する場合、そのデボ温度は３６　［＋　’Ｃと低い
ことから、非晶質構造のバリア膜を形成でき、柱状結晶
構造のＴｉＷ膜とは異なり、少なくともガスに対してバ
リア性の高い膜となる。このためＷ堆積中にＷＦａガス
がＷＳｉｘ中を拡散する事がなく、下地の半導体基板の
侵食を防止できるとともに、その下地基板と絶縁膜の界
面に隙間の発生するのを防止できる。

（ホ）実施例以下図に示す実施例にもとづいてこの発明を詳述する。

なお、これによってこの発明は限定を受けるものではな
い。

Ｓｉ基板１上に、全面に、ＢＰＳＧ膜（絶縁膜）２を積
層し、コンタクトホール３を形成した後これをブランケ
ットＷ膜で埋め込むに際して、（ｉ）第１図（ａ）に示
すように、周知のリングラフィ技術を用いて、ＥＰＳＧ
膜２を含むＳｉ基板ｌ上に、全面に、ＣＶＤ法を用いて
タングステンシリサイド（ＷＳｉｘ）のバリア膜４を５
００人積口重［第１図（ｂ）参照］、（ｉｉ）続いて、全面に、ＣＶＤ法でタングステン（Ｗ
）ａをｌμｌ厚に積層する［第１図（ｃ）参照］。

これら、ＷＳｉｘおよびＷデボ条件は、上述したように
、１１Ｓｉｘｆｆ１件・５ｉＨａ　　：　　１５０ｓｅｃ
ｍ　　　ＷＦｓ　　：　　２ｓｃｃｍ　　　ＩＩＥ　：
　　５００人である。

この際、上記ＷＳｉｘ膜のデポ条件では、アモルファス
構造のものが得られた。また、デポ条件を変えれば、微
細結晶構造のＷＳｉｘ膜を形成できる。

このようにして本実施例では、ブランケットＷ−ＣＶＤ
プロセスで発生する、コンタクト部のボイド、Ｓｉ侵食
および界面の隙間に対してＷとＷＳｉｘをＣＶＤ法を用
いてデポすることによりこれらの問題を解決できる。

（へ）発明の効果以上のようにこの発明によれば、コンタクト形成後にＣ
ＶＤ法によりバリア層を形成し、次に、全面に、Ｗ膜を
堆積してコンタクトの埋め込みを行うようにしたので、
バリア層の肩部におけるオーバーハング形状は無くなり
、これによりボイドのないＷ膜の堆積が可能となる。

また、バリア層として用いた、例えば、ＣＶＤ法を用い
たＷＳｉｘ膜のデポ温度は３６０℃と低い事からアモル
ファスもしくは微結晶構造となり、柱状結晶構造のＴｉ
Ｗ膜とは異なり、バリア性の高い膜となる。このためＷ
堆積中にＷＦ、ガスがＷ　Ｓ　ｉ８中を拡散する事がな
く、下地の半導体基板の侵食を防止できるとともに、そ
の下地基板と絶縁膜の界面に隙間の発生するのを防止で
きる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を説明するための製造工程
説明図、第２図は従来例を説明するための製造工程説明
図である。１１図１・・・・・・Ｓｉ基板、２・・・・・・ＢＰＳＧ膜（
絶縁膜）、３・・・・・・コンタクトホール、４・・・・・・ＷＳｉｘ膜（バリア層）、５・・・・・
・Ｗ膜。

Claims

【特許請求の範囲】１、半導体基板上に、全面に、絶縁膜を積層し、コンタ
クト部を形成した後、これをタングステン膜で埋め込む
に際して、（ｉ）コンタクト部形成後、絶縁膜を含む半導体基板上
に、全面に、ＣＶＤ法を用いてタングステンシリサイド
、チタンシリサイド、又はチタンナイトライドからなる
微結晶もしくは非晶質構造のバリア膜を積層し、（ｉｉ）続いて、全面に、ＣＶＤ法でタングステン膜を
積層することを特徴とする半導体装置の製造方法。