JPH09148328A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09148328A JPH09148328A JP7305647A JP30564795A JPH09148328A JP H09148328 A JPH09148328 A JP H09148328A JP 7305647 A JP7305647 A JP 7305647A JP 30564795 A JP30564795 A JP 30564795A JP H09148328 A JPH09148328 A JP H09148328A
- Authority
- JP
- Japan
- Prior art keywords
- film
- refractory metal
- metal wiring
- vapor deposition
- chemical vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 金属配線のうち下層の高融点金属層のバリア
性が高く、耐熱性が高く後工程での熱処理で金属配線上
の層間膜の平坦化が容易に行える半導体装置の製造方法
を提供することである。 【解決手段】 コンタクト孔３開口後、高融点バリア金
属膜５を段差被覆性のよい化学気相成長法により、非晶
質あるいは微細結晶状態で形成して、高融点金属配線７
を形成して、その後ＢＰＳＧ膜８を形成し、熱処理によ
りリフローすることでＢＰＳＧ膜８を平坦化する。
性が高く、耐熱性が高く後工程での熱処理で金属配線上
の層間膜の平坦化が容易に行える半導体装置の製造方法
を提供することである。 【解決手段】 コンタクト孔３開口後、高融点バリア金
属膜５を段差被覆性のよい化学気相成長法により、非晶
質あるいは微細結晶状態で形成して、高融点金属配線７
を形成して、その後ＢＰＳＧ膜８を形成し、熱処理によ
りリフローすることでＢＰＳＧ膜８を平坦化する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に金属配線を有することを特徴とする半
導体装置の製造方法に関するものである。
方法に関し、特に金属配線を有することを特徴とする半
導体装置の製造方法に関するものである。
【０００２】
【従来の技術】図４は従来の半導体装置の製造方法を示
す図である。高融点金属とシリサイドからなる金属配線
を形成後に、ＢＰＳＧ膜を成膜して熱処理でリフローし
て層間膜の平坦化を行う例が特開昭６３−０８１９４８
号公報に開示されている。
す図である。高融点金属とシリサイドからなる金属配線
を形成後に、ＢＰＳＧ膜を成膜して熱処理でリフローし
て層間膜の平坦化を行う例が特開昭６３−０８１９４８
号公報に開示されている。
【０００３】すなわち図４（ａ）に示すように、まず所
望の回路を作り込んだシリコン基板１上に酸化シリコン
膜２を設ける。次に、層間膜用のシリコン酸化膜２を選
択的にエッチングしてコンタクト孔３を形成し、コンタ
クト孔３を含む表面上に高融点金属のシリサイド膜１
０、例えばＷＳｉ、ＭｏＳｉ、ＴｉＳｉをスパッタ法に
より堆積する。次に、図４（ｂ）に示すように、シリサ
イド膜１０上に高融点金属膜１１、例えばＷ、Ｍｏ、Ｔ
ｉを形成する。次に、図４（ｃ）に示すように、選択的
にパターニングして、コンタクト孔３の下層の回路と接
続するシリサイド膜１０と高融点金属膜１１とからなる
第１の金属配線１２を形成する。
望の回路を作り込んだシリコン基板１上に酸化シリコン
膜２を設ける。次に、層間膜用のシリコン酸化膜２を選
択的にエッチングしてコンタクト孔３を形成し、コンタ
クト孔３を含む表面上に高融点金属のシリサイド膜１
０、例えばＷＳｉ、ＭｏＳｉ、ＴｉＳｉをスパッタ法に
より堆積する。次に、図４（ｂ）に示すように、シリサ
イド膜１０上に高融点金属膜１１、例えばＷ、Ｍｏ、Ｔ
ｉを形成する。次に、図４（ｃ）に示すように、選択的
にパターニングして、コンタクト孔３の下層の回路と接
続するシリサイド膜１０と高融点金属膜１１とからなる
第１の金属配線１２を形成する。
【０００４】次に、図４（ｄ）に示すように、前記第１
の配線１２を含む表面に比較的低温でリフローさせるこ
とが可能な層間絶縁膜、例えばＢＰＳＧ膜１３を成長さ
せる。次に、図４（ｅ）に示すように、例えば７００〜
１０００℃で熱処理を行い前記層間絶縁膜１３をリフロ
ーさせ層間膜の平坦化を実現できる。次に、ドライエッ
チング技術を用いて、層間膜を選択的にエッチングして
ビアホール孔１４を形成する。そして、第２の電極用の
金属膜、例えばＡｌ合金をスパッタ法で５０〜１００ｎ
ｍ成膜する。通常のリソグラフィー技術とドライエッチ
ング技術を用いて第２の金属配線１５の形にパターニン
グを行う（図４（ｆ）参照）。
の配線１２を含む表面に比較的低温でリフローさせるこ
とが可能な層間絶縁膜、例えばＢＰＳＧ膜１３を成長さ
せる。次に、図４（ｅ）に示すように、例えば７００〜
１０００℃で熱処理を行い前記層間絶縁膜１３をリフロ
ーさせ層間膜の平坦化を実現できる。次に、ドライエッ
チング技術を用いて、層間膜を選択的にエッチングして
ビアホール孔１４を形成する。そして、第２の電極用の
金属膜、例えばＡｌ合金をスパッタ法で５０〜１００ｎ
ｍ成膜する。通常のリソグラフィー技術とドライエッチ
ング技術を用いて第２の金属配線１５の形にパターニン
グを行う（図４（ｆ）参照）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来例では、高融点金属配線形成後に熱処理が加わっ
た場合、シリサイド層を用いるため、シリサイド層中の
シリコンと高融点金属との間で反応が起こり、コンタク
トの接続不良、または信頼性の低下を引き起こす。ま
た、コンタクトのリーク電流の増加するという問題点も
ある。
た従来例では、高融点金属配線形成後に熱処理が加わっ
た場合、シリサイド層を用いるため、シリサイド層中の
シリコンと高融点金属との間で反応が起こり、コンタク
トの接続不良、または信頼性の低下を引き起こす。ま
た、コンタクトのリーク電流の増加するという問題点も
ある。
【０００６】また、シリサイドの代わりに高融点金属を
用いても、熱処理によりシリコン基板中のシリコンと高
融点金属とが反応し、シリサイド化して、コンタクトの
接続不良、または信頼性の低下を引き起こす。
用いても、熱処理によりシリコン基板中のシリコンと高
融点金属とが反応し、シリサイド化して、コンタクトの
接続不良、または信頼性の低下を引き起こす。
【０００７】また、金属配線形成後に熱処理を行うと、
コンタクトの接続不良やリーク電流の増加等の問題点が
あるため、配線上の層間絶縁膜をリフローするための熱
処理を行うことができず、配線上の層間膜の平坦化を簡
単にできないという問題点がある。
コンタクトの接続不良やリーク電流の増加等の問題点が
あるため、配線上の層間絶縁膜をリフローするための熱
処理を行うことができず、配線上の層間膜の平坦化を簡
単にできないという問題点がある。
【０００８】本発明の課題は、上記問題点を解消し、金
属配線のうち下層の高融点金属層のバリア性が高く、耐
熱性が高く、後工程での熱処理で金属配線上の層間膜の
平坦化が容易に行える半導体装置の製造方法を提供する
ことである。
属配線のうち下層の高融点金属層のバリア性が高く、耐
熱性が高く、後工程での熱処理で金属配線上の層間膜の
平坦化が容易に行える半導体装置の製造方法を提供する
ことである。
【０００９】
【課題を解決するための手段】本発明によれば、半導体
基板上に設けた所望の回路と、前記回路を含む表面に設
けた層間膜と、前記層間膜に設けたコンタクト孔と、前
記コンタクト孔の下層の回路とを接続する二層以上の高
融点金属配線を有する半導体装置の製造方法において、
前記二層以上の高融点金属配線のうちの一層を、化学気
相成長法により非晶質状態あるいは微細結晶状態の高融
点金属膜で形成する工程と、前記二層以上の高融点金属
配線形成後にＢＰＳＧ膜を形成する工程と、熱処理によ
り前記ＢＰＳＧ膜をリフローさせる工程を含むことを特
徴とする半導体装置の製造方法が得られる。
基板上に設けた所望の回路と、前記回路を含む表面に設
けた層間膜と、前記層間膜に設けたコンタクト孔と、前
記コンタクト孔の下層の回路とを接続する二層以上の高
融点金属配線を有する半導体装置の製造方法において、
前記二層以上の高融点金属配線のうちの一層を、化学気
相成長法により非晶質状態あるいは微細結晶状態の高融
点金属膜で形成する工程と、前記二層以上の高融点金属
配線形成後にＢＰＳＧ膜を形成する工程と、熱処理によ
り前記ＢＰＳＧ膜をリフローさせる工程を含むことを特
徴とする半導体装置の製造方法が得られる。
【００１０】さらに、本発明によれば、前記二層以上の
高融点金属配線のうち、最下層及びその上層が化学気相
成長法により形成された非晶質状態あるいは微細結晶状
態のＴｉ膜及びＴｉＮ膜であることを特徴とする半導体
装置の製造方法が得られる。
高融点金属配線のうち、最下層及びその上層が化学気相
成長法により形成された非晶質状態あるいは微細結晶状
態のＴｉ膜及びＴｉＮ膜であることを特徴とする半導体
装置の製造方法が得られる。
【００１１】さらに、本発明によれば、前記二層以上の
高融点金属配線のうち、最下層がＴｉＣｌ4 を原料とし
た化学気相成長法により形成された非晶質状態あるいは
微細結晶状態のＴｉ膜であることを特徴とする半導体装
置の製造方法が得られる。
高融点金属配線のうち、最下層がＴｉＣｌ4 を原料とし
た化学気相成長法により形成された非晶質状態あるいは
微細結晶状態のＴｉ膜であることを特徴とする半導体装
置の製造方法が得られる。
【００１２】さらに、本発明によれば、前記二層以上の
高融点金属配線のうち、２層目が化学気相成長法により
形成された非晶質状態あるいは微細結晶状態のＴｉＮ膜
であることを特徴とする半導体装置の製造方法が得られ
る。
高融点金属配線のうち、２層目が化学気相成長法により
形成された非晶質状態あるいは微細結晶状態のＴｉＮ膜
であることを特徴とする半導体装置の製造方法が得られ
る。
【００１３】さらに、本発明によれば、前記二層以上の
高融点金属配線のうち、第二層目がＴｉＣｌ4 とＮ2 、
ＴｉＣｌ4 とＮＨ3 、ＴＤＭＡＴ（ｔｅｔｒａ ｄｉｍ
ｅｔｈｙｌ ａｍｉｎｏ ｔｉｔａｎｉｕｍ）、ＴＤＥ
ＡＴ（ｔｅｔｒａ ｄｉｅｔｈｙｌ ａｍｉｎｏ ｔｉ
ｔａｎｉｕｍ）、若しくは前記ＴＤＥＡＴとＮＨ3 のい
ずれかをひとつを原料として、化学気相成長法により形
成された非晶質状態あるいは微細結晶状態のＴｉＮ膜で
あることを特徴とする半導体装置の製造方法が得られ
る。
高融点金属配線のうち、第二層目がＴｉＣｌ4 とＮ2 、
ＴｉＣｌ4 とＮＨ3 、ＴＤＭＡＴ（ｔｅｔｒａ ｄｉｍ
ｅｔｈｙｌ ａｍｉｎｏ ｔｉｔａｎｉｕｍ）、ＴＤＥ
ＡＴ（ｔｅｔｒａ ｄｉｅｔｈｙｌ ａｍｉｎｏ ｔｉ
ｔａｎｉｕｍ）、若しくは前記ＴＤＥＡＴとＮＨ3 のい
ずれかをひとつを原料として、化学気相成長法により形
成された非晶質状態あるいは微細結晶状態のＴｉＮ膜で
あることを特徴とする半導体装置の製造方法が得られ
る。
【００１４】
【発明の実施の形態】次に、本発明の第１の実施例の形
態について図面を用いて説明する。図１は本発明の第１
の実施の形態における製造方法を説明するための断面図
である。
態について図面を用いて説明する。図１は本発明の第１
の実施の形態における製造方法を説明するための断面図
である。
【００１５】まず、図１（ａ）に示すように、所望の回
路を作り込んだシリコン基板１上にシリコン酸化膜２を
設け、シリコン酸化膜２を選択的にエッチングしてコン
タクト孔３を形成する。
路を作り込んだシリコン基板１上にシリコン酸化膜２を
設け、シリコン酸化膜２を選択的にエッチングしてコン
タクト孔３を形成する。
【００１６】次に、コンタクト孔３を含む表面に、スパ
ッタリング法により、Ｔｉ膜４を２０〜５０ｎｍ形成す
る。この際、前記コンタクトのアスペクト比によって
は、コリメーターを用いたスパッタリング法やロングス
ロースパッタリング法等を用いても良い。この場合、Ｔ
ｉの結晶構造に制限はなく、非晶質でも柱状構造でも良
い。
ッタリング法により、Ｔｉ膜４を２０〜５０ｎｍ形成す
る。この際、前記コンタクトのアスペクト比によって
は、コリメーターを用いたスパッタリング法やロングス
ロースパッタリング法等を用いても良い。この場合、Ｔ
ｉの結晶構造に制限はなく、非晶質でも柱状構造でも良
い。
【００１７】次に、ＴｉＣｌ4 及びＮＨ3 を原料として
プラズマ励起あるいは熱励起による化学気相成長法によ
り、例えば成膜温度４００〜７００℃、ＴｉＣｌ4 流量
５〜６０ｓｃｃｍで非晶質状態あるいは微細結晶状態の
ＴｉＮ膜を１０〜６０ｎｍ成長させ、高融点バリア金属
膜５を形成する（図１（ｂ）参照）。必要に応じて、ラ
ンプアニーラー等を用いて窒素雰囲気で熱処理を行っ
て、さらに窒化チタンを窒化しても良い。
プラズマ励起あるいは熱励起による化学気相成長法によ
り、例えば成膜温度４００〜７００℃、ＴｉＣｌ4 流量
５〜６０ｓｃｃｍで非晶質状態あるいは微細結晶状態の
ＴｉＮ膜を１０〜６０ｎｍ成長させ、高融点バリア金属
膜５を形成する（図１（ｂ）参照）。必要に応じて、ラ
ンプアニーラー等を用いて窒素雰囲気で熱処理を行っ
て、さらに窒化チタンを窒化しても良い。
【００１８】次に、図１（ｃ）に示すように、ＷＦ6 及
びＨ2 を原料として化学気相成長法により、ＷＦ6 流量
１０〜１００ｓｃｃｍ、Ｈ2 流量５００〜１５００ｓｃ
ｃｍ、成膜温度３５０〜５００℃でタングステン膜６を
４００〜７００ｎｍ形成する。
びＨ2 を原料として化学気相成長法により、ＷＦ6 流量
１０〜１００ｓｃｃｍ、Ｈ2 流量５００〜１５００ｓｃ
ｃｍ、成膜温度３５０〜５００℃でタングステン膜６を
４００〜７００ｎｍ形成する。
【００１９】次に、図１（ｄ）に示すようにタングステ
ン膜６をＳＦ6 ガスを用いてプラズマエッチング法で選
択的にエッチングしＴｉ、ＴｉＮ、及びタングステンか
らなる高融点金属配線７を形成する。
ン膜６をＳＦ6 ガスを用いてプラズマエッチング法で選
択的にエッチングしＴｉ、ＴｉＮ、及びタングステンか
らなる高融点金属配線７を形成する。
【００２０】次に、図１（ｅ）に示すように高融点金属
配線７を含む表面に比較的低温でガラスリフローする層
間絶縁膜として、例えばＣＶＤ法によりＢＰＳＧ膜８を
５００〜８００ｎｍ成膜する。その後、７００〜９００
℃熱処理を行うことによりＢＰＳＧ膜８を平坦化するこ
とができる（図１（ｆ）参照）。
配線７を含む表面に比較的低温でガラスリフローする層
間絶縁膜として、例えばＣＶＤ法によりＢＰＳＧ膜８を
５００〜８００ｎｍ成膜する。その後、７００〜９００
℃熱処理を行うことによりＢＰＳＧ膜８を平坦化するこ
とができる（図１（ｆ）参照）。
【００２１】次に、ドライエッチング技術を用いて、層
間膜を選択的にエッチングしてビアホール孔を形成す
る。そして、第２の電極用の金属膜、例えばＡｌ合金を
スパッタ法で５０〜１００ｎｍ成膜する。通常のリソグ
ラフィー技術とドライエッチング技術を用いて第２の金
属配線の形にパターニングを行う（図示せず）。
間膜を選択的にエッチングしてビアホール孔を形成す
る。そして、第２の電極用の金属膜、例えばＡｌ合金を
スパッタ法で５０〜１００ｎｍ成膜する。通常のリソグ
ラフィー技術とドライエッチング技術を用いて第２の金
属配線の形にパターニングを行う（図示せず）。
【００２２】以上説明したように、本実施の形態では、
非晶質状態又は微結晶状態のＴｉＮを化学気相成長法で
形成することで、第１の金属配線形成後にＢＰＳＧ膜を
形成し熱処理でリフローを行いＢＰＳＧ膜を平坦化でき
るので、その後の工程、特に第２の金属配線形成工程が
容易になる。また、単にＢＰＳＧ膜を成膜し熱処理でリ
フローすることで平坦化できるので、通常多層配線構造
で用いられているプラズマ酸化膜と塗布膜（いわゆるＳ
ＯＧ膜）とプラズマ膜との組み合わせ等の複雑なプロセ
スを用いなくても良い。その結果、工程数の削減、コス
トの低減および工期の短縮が図れるというメリットがあ
る。
非晶質状態又は微結晶状態のＴｉＮを化学気相成長法で
形成することで、第１の金属配線形成後にＢＰＳＧ膜を
形成し熱処理でリフローを行いＢＰＳＧ膜を平坦化でき
るので、その後の工程、特に第２の金属配線形成工程が
容易になる。また、単にＢＰＳＧ膜を成膜し熱処理でリ
フローすることで平坦化できるので、通常多層配線構造
で用いられているプラズマ酸化膜と塗布膜（いわゆるＳ
ＯＧ膜）とプラズマ膜との組み合わせ等の複雑なプロセ
スを用いなくても良い。その結果、工程数の削減、コス
トの低減および工期の短縮が図れるというメリットがあ
る。
【００２３】また、図２に本実施の形態を用いた場合の
コンタクト抵抗とＢＰＳＧ膜リフロー用の熱処理温度依
存性の関係を示す。本実施の形態の場合は、９００℃の
熱処理までコンタクト抵抗の増加はみられない。一方、
従来例Ａ（ＴｉＮが柱状結晶であって、それをスパッタ
法で形成した場合）の場合は７００℃でコンタクト抵抗
の増加がみられ、従来例Ｂ（ＴｉＮが無い場合）の場合
も６００℃からコンタクト抵抗の増加がみられる。この
ＴｉＮ膜が無い場合、ＷとＴｉからなる高融点金属配線
のためＴｌとシリコン基板が反応しシリサイド化してい
る状態になっているので、上記した従来技術で説明した
場合も図２中の従来例Ｂと同様にコンタクト抵抗の増加
が起こる。ＢＰＳＧ膜を充分にリフローするには、ボロ
ンとリンの濃度にも依存するが、８００℃以上の熱処理
が必要であり、本実施の形態を用いてはじめて、金属配
線上のＢＰＳＧ膜のリフローが可能になるものである。
コンタクト抵抗とＢＰＳＧ膜リフロー用の熱処理温度依
存性の関係を示す。本実施の形態の場合は、９００℃の
熱処理までコンタクト抵抗の増加はみられない。一方、
従来例Ａ（ＴｉＮが柱状結晶であって、それをスパッタ
法で形成した場合）の場合は７００℃でコンタクト抵抗
の増加がみられ、従来例Ｂ（ＴｉＮが無い場合）の場合
も６００℃からコンタクト抵抗の増加がみられる。この
ＴｉＮ膜が無い場合、ＷとＴｉからなる高融点金属配線
のためＴｌとシリコン基板が反応しシリサイド化してい
る状態になっているので、上記した従来技術で説明した
場合も図２中の従来例Ｂと同様にコンタクト抵抗の増加
が起こる。ＢＰＳＧ膜を充分にリフローするには、ボロ
ンとリンの濃度にも依存するが、８００℃以上の熱処理
が必要であり、本実施の形態を用いてはじめて、金属配
線上のＢＰＳＧ膜のリフローが可能になるものである。
【００２４】次に、本発明の第２の実施の形態について
説明する。図３は本発明の第２の実施の形態における半
導体装置の製造方法を説明するための図である。
説明する。図３は本発明の第２の実施の形態における半
導体装置の製造方法を説明するための図である。
【００２５】まず、図３（ａ）に示すように、所望の回
路を作り込んだシリコン基板１上にシリコン酸化膜２を
設け、シリコン酸化膜２を選択的にエッチングしてコン
タクト孔３を形成する。
路を作り込んだシリコン基板１上にシリコン酸化膜２を
設け、シリコン酸化膜２を選択的にエッチングしてコン
タクト孔３を形成する。
【００２６】次に、図３（ｂ）に示すように、コンタク
ト孔３を含む表面に、ＴｉＣｌ4 及びＨ2 を原料として
プラズマ励起あるいは熱励起による化学気相成長法によ
り、例えば成膜温度４００〜６００℃、ＴｉＣｌ4 流量
５〜５０ｓｃｃｍ、Ｈ2 流量５０〜２０００ｓｃｃｍで
Ｔｉ膜９を２〜１０ｎｍ成長させる。
ト孔３を含む表面に、ＴｉＣｌ4 及びＨ2 を原料として
プラズマ励起あるいは熱励起による化学気相成長法によ
り、例えば成膜温度４００〜６００℃、ＴｉＣｌ4 流量
５〜５０ｓｃｃｍ、Ｈ2 流量５０〜２０００ｓｃｃｍで
Ｔｉ膜９を２〜１０ｎｍ成長させる。
【００２７】続けてＴｉＣｌ4 及びＮＨ3 を原料として
プラズマ励起あるいは熱励起による化学気相成長法によ
り、例えば成膜温度４００〜７００℃、ＴｉＣｌ4 流量
５〜６０ｓｃｃｍ、ＮＨ3 流量５０〜５００ｓｃｃｍ、
で非晶質状態あるいは微細結晶状態のＴｉＮ膜を１０〜
６０ｎｍ成長させ、図３（ｃ）に示すようにバリア膜５
を形成する。
プラズマ励起あるいは熱励起による化学気相成長法によ
り、例えば成膜温度４００〜７００℃、ＴｉＣｌ4 流量
５〜６０ｓｃｃｍ、ＮＨ3 流量５０〜５００ｓｃｃｍ、
で非晶質状態あるいは微細結晶状態のＴｉＮ膜を１０〜
６０ｎｍ成長させ、図３（ｃ）に示すようにバリア膜５
を形成する。
【００２８】次に、上記した第１の実施の形態と同様に
ＷＦ6 及びＨ2 を原料として化学気相成長法により、Ｗ
Ｆ6 流量１０〜１００ｓｃｃｍ、Ｈ2 流量５００〜１５
００ｓｃｃｍ、成膜温度４００〜５００℃でタングステ
ン膜６を４００〜７００ｎｍ形成する（図１（ｂ）参
照）。
ＷＦ6 及びＨ2 を原料として化学気相成長法により、Ｗ
Ｆ6 流量１０〜１００ｓｃｃｍ、Ｈ2 流量５００〜１５
００ｓｃｃｍ、成膜温度４００〜５００℃でタングステ
ン膜６を４００〜７００ｎｍ形成する（図１（ｂ）参
照）。
【００２９】次に、タングステン膜６をＳＦ6 ガスを用
いてプラズマエッチング法で選択的にエッチングしＴ
ｉ、ＴｉＮ、及びタングステンからなる高融点金属配線
７を形成する（図１（ｄ）参照）。
いてプラズマエッチング法で選択的にエッチングしＴ
ｉ、ＴｉＮ、及びタングステンからなる高融点金属配線
７を形成する（図１（ｄ）参照）。
【００３０】次に、前記高融点金属配線６を含む表面に
比較的低温でガラスリフローする層間絶縁膜として、例
えばＣＶＤ法によりＢＰＳＧ膜８を５００〜８００ｎｍ
成膜する（図１（ｅ）参照）。その後、７００〜９００
℃熱処理を行うことによりＢＰＳＧ膜８を平坦化するこ
とができる（図１（ｆ）参照）。
比較的低温でガラスリフローする層間絶縁膜として、例
えばＣＶＤ法によりＢＰＳＧ膜８を５００〜８００ｎｍ
成膜する（図１（ｅ）参照）。その後、７００〜９００
℃熱処理を行うことによりＢＰＳＧ膜８を平坦化するこ
とができる（図１（ｆ）参照）。
【００３１】次に、ドライエッチング技術を用いて、層
間膜を選択的にエッチングしてビアホール孔を形成す
る。そして、第２の電極用の金属膜、例えばＡｌ合金を
スパッタ法で５０〜１００ｎｍ成膜する。通常のリソグ
ラフィー技術とドライエッチング技術を用いて第２の金
属配線の形にパターニングを行う（図示せず）。
間膜を選択的にエッチングしてビアホール孔を形成す
る。そして、第２の電極用の金属膜、例えばＡｌ合金を
スパッタ法で５０〜１００ｎｍ成膜する。通常のリソグ
ラフィー技術とドライエッチング技術を用いて第２の金
属配線の形にパターニングを行う（図示せず）。
【００３２】第２の実施の形態の場合、高融点金属のＴ
ｉ及びバリア膜のＴｉＮを化学気相成長法により形成す
ることで、アスペクト比４〜６の高アスペクト比のコン
タクトでもカバレージ良く形成できるので、より微細な
デバイスに対応できるというメリットがある。また、非
晶質及び微結晶状態のＴｉをもちいることでその後の熱
処理により結晶化しても柱状結晶の場合に比較して結晶
粒界の割合が少ないので、コンタクト抵抗の増加は少な
い。
ｉ及びバリア膜のＴｉＮを化学気相成長法により形成す
ることで、アスペクト比４〜６の高アスペクト比のコン
タクトでもカバレージ良く形成できるので、より微細な
デバイスに対応できるというメリットがある。また、非
晶質及び微結晶状態のＴｉをもちいることでその後の熱
処理により結晶化しても柱状結晶の場合に比較して結晶
粒界の割合が少ないので、コンタクト抵抗の増加は少な
い。
【００３３】なお、上記した第１及び第２の実施の形態
で、バリア膜としてのＴｉＮを非晶質状態及び微結晶状
態で成膜するのは、柱状結晶の場合熱処理によりシリコ
ン基板又はシリサイドと高融点金属とが粒界拡散した
り、反応したりして、コンタクト抵抗の増加するのを防
ぐためである。この時、非晶質状態及び微結晶状態の熱
処理すると、結晶粒（グレイン）が大きくなり結晶粒界
の割合は少ないため、シリコンや高融点金属の拡散を抑
えることができるのである。
で、バリア膜としてのＴｉＮを非晶質状態及び微結晶状
態で成膜するのは、柱状結晶の場合熱処理によりシリコ
ン基板又はシリサイドと高融点金属とが粒界拡散した
り、反応したりして、コンタクト抵抗の増加するのを防
ぐためである。この時、非晶質状態及び微結晶状態の熱
処理すると、結晶粒（グレイン）が大きくなり結晶粒界
の割合は少ないため、シリコンや高融点金属の拡散を抑
えることができるのである。
【００３４】また、上記した第１及び第２の実施の形態
では、Ｔｉ及びＴｉＮの例で説明したが、他の高融点金
属とその窒化膜を用いても良く、またその組み合わせも
自由である。又、ＴｉＮの原料もＴｉＣｌ4 とＮＨ3 以
外にも、ＴＤＭＡＴ（ｔｅｔｒａ ｄｉｍｅｔｈｙｌ
ａｍｉｎｏ ｔｉｔａｎｉｕｍ）や、ＴＤＥＡＴ（ｔｅ
ｔｒａ ｄｉｅｔｈｙｌ ａｍｉｎｏ ｔｉｔａｎｉｕ
ｍ）や、ＴＤＭＡＴとＮＨ3 、ＴＤＥＡＴとＮＨ3 等を
用いるのも自由である。この場合、ＴＤＭＡＴ又はＴＤ
ＥＡＴは数ｇ／分、ＮＨ3 を用いる場合は１０〜３０ｓ
ｃｃｍ流して、３００〜５００℃で熱ＣＶＤ法でＴｉＮ
膜が成膜できる。
では、Ｔｉ及びＴｉＮの例で説明したが、他の高融点金
属とその窒化膜を用いても良く、またその組み合わせも
自由である。又、ＴｉＮの原料もＴｉＣｌ4 とＮＨ3 以
外にも、ＴＤＭＡＴ（ｔｅｔｒａ ｄｉｍｅｔｈｙｌ
ａｍｉｎｏ ｔｉｔａｎｉｕｍ）や、ＴＤＥＡＴ（ｔｅ
ｔｒａ ｄｉｅｔｈｙｌ ａｍｉｎｏ ｔｉｔａｎｉｕ
ｍ）や、ＴＤＭＡＴとＮＨ3 、ＴＤＥＡＴとＮＨ3 等を
用いるのも自由である。この場合、ＴＤＭＡＴ又はＴＤ
ＥＡＴは数ｇ／分、ＮＨ3 を用いる場合は１０〜３０ｓ
ｃｃｍ流して、３００〜５００℃で熱ＣＶＤ法でＴｉＮ
膜が成膜できる。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
その特徴は金属配線膜を有することであるため、前記金
属膜を形成する際に、化学気相成長法により非晶質ある
いは微細結晶状高融点バリア金属膜を形成することによ
りバリア性のより高い膜となり、上層に化学気相成長法
によるＷ膜等の高融点金属配線を用いることにより、後
工程での熱処理が可能となる。その結果、ＢＰＳＧ膜を
用いて、熱処理によりＢＰＳＧ膜をリフローして平坦化
することが可能になりその上の金属配線との層間膜を簡
単にできる効果がある。
その特徴は金属配線膜を有することであるため、前記金
属膜を形成する際に、化学気相成長法により非晶質ある
いは微細結晶状高融点バリア金属膜を形成することによ
りバリア性のより高い膜となり、上層に化学気相成長法
によるＷ膜等の高融点金属配線を用いることにより、後
工程での熱処理が可能となる。その結果、ＢＰＳＧ膜を
用いて、熱処理によりＢＰＳＧ膜をリフローして平坦化
することが可能になりその上の金属配線との層間膜を簡
単にできる効果がある。
【００３６】また、高融点バリア金属膜を化学気相成長
法により形成することにより、スパッタ法より段差被覆
性がよくなり、今後、微細化するコンタクト孔の底部に
おいても十分にバリア性を確保できる膜厚が達成され
る。
法により形成することにより、スパッタ法より段差被覆
性がよくなり、今後、微細化するコンタクト孔の底部に
おいても十分にバリア性を確保できる膜厚が達成され
る。
【図１】本発明の第１の実施の形態における半導体装置
の製造方法の工程を示した断面図である。
の製造方法の工程を示した断面図である。
【図２】本発明の第１の実施の形態のコンタクトのリー
ク電流の熱処理温度依存性を示したグラフである。
ク電流の熱処理温度依存性を示したグラフである。
【図３】本発明の第２の実施の形態における半導体装置
製造方法の工程を示した断面図である。
製造方法の工程を示した断面図である。
【図４】従来の半導体装置の製造方法の工程を示した断
面図である。
面図である。
１ シリコン基板 ２ シリコン酸化膜 ３ コンタクト孔 ４ Ｔｉ膜 ５ 高融点バリア金属膜 ６ タングステン膜 ７ 高融点金属配線 ８ ＢＰＳＧ膜 ９ Ｔｉ膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ
Claims (5)
- 【請求項１】 半導体基板上に設けた所望の回路と、前
記回路を含む表面に設けた層間膜と、前記層間膜に設け
たコンタクト孔と、前記コンタクト孔の下層の回路とを
接続する二層以上の高融点金属配線を有する半導体装置
の製造方法において、前記二層以上の高融点金属配線の
うちの一層を、化学気相成長法により非晶質状態あるい
は微細結晶状態の高融点金属膜で形成する工程と、前記
二層以上の高融点金属配線形成後にＢＰＳＧ膜を形成す
る工程と、熱処理により前記ＢＰＳＧ膜をリフローさせ
る工程を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記二層以上の高融点金属配線のうち、
最下層及びその上層が化学気相成長法により形成された
非晶質状態あるいは微細結晶状態のＴｉ膜及びＴｉＮ膜
であることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 前記二層以上の高融点金属配線のうち、
最下層がＴｉＣｌ4を原料とした化学気相成長法により
形成された非晶質状態あるいは微細結晶状態のＴｉ膜で
あることを特徴とする請求項２記載の半導体装置の製造
方法。 - 【請求項４】 前記二層以上の高融点金属配線のうち、
２層目が化学気相成長法により形成された非晶質状態あ
るいは微細結晶状態のＴｉＮ膜であることを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項５】 前記二層以上の高融点金属配線のうち、
第二層目がＴｉＣｌ4 とＮ2 、ＴｉＣｌ4 とＮＨ3 、Ｔ
ＤＭＡＴ（ｔｅｔｒａ ｄｉｍｅｔｈｙｌａｍｉｎｏ
ｔｉｔａｎｉｕｍ）、ＴＤＥＡＴ（ｔｅｔｒａ ｄｉｅ
ｔｈｙｌａｍｉｎｏ ｔｉｔａｎｉｕｍ）、若しくは前
記ＴＤＥＡＴとＮＨ3 のいずれかをひとつを原料とし
て、化学気相成長法により形成された非晶質状態あるい
は微細結晶状態のＴｉＮ膜であることを特徴とする請求
項２乃至４記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7305647A JPH09148328A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の製造方法 |
| KR1019960056884A KR970030375A (ko) | 1995-11-24 | 1996-11-23 | 반도체 기판상에 다층 상호 접속패턴을 제조하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7305647A JPH09148328A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148328A true JPH09148328A (ja) | 1997-06-06 |
Family
ID=17947656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7305647A Pending JPH09148328A (ja) | 1995-11-24 | 1995-11-24 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09148328A (ja) |
| KR (1) | KR970030375A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172077A (ja) * | 1995-12-20 | 1997-06-30 | Sony Corp | 半導体装置及びその製造方法 |
| JPH1056017A (ja) * | 1996-06-24 | 1998-02-24 | Hyundai Electron Ind Co Ltd | 半導体素子のビットライン及びその製造方法 |
| WO2007148795A1 (ja) * | 2006-06-22 | 2007-12-27 | National University Corporation Kitami Institute Of Technology | 窒化金属膜、酸化金属膜、炭化金属膜またはその複合膜の製造方法、およびその製造装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0487328A (ja) * | 1990-07-30 | 1992-03-19 | Sharp Corp | 半導体装置の製造方法 |
| JPH04267359A (ja) * | 1991-02-21 | 1992-09-22 | Sony Corp | 配線形成方法 |
| JPH05102328A (ja) * | 1991-10-04 | 1993-04-23 | Mitsubishi Electric Corp | 窒化チタン膜の成膜方法および半導体装置の製造方法ならびに半導体装置 |
-
1995
- 1995-11-24 JP JP7305647A patent/JPH09148328A/ja active Pending
-
1996
- 1996-11-23 KR KR1019960056884A patent/KR970030375A/ko not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0487328A (ja) * | 1990-07-30 | 1992-03-19 | Sharp Corp | 半導体装置の製造方法 |
| JPH04267359A (ja) * | 1991-02-21 | 1992-09-22 | Sony Corp | 配線形成方法 |
| JPH05102328A (ja) * | 1991-10-04 | 1993-04-23 | Mitsubishi Electric Corp | 窒化チタン膜の成膜方法および半導体装置の製造方法ならびに半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172077A (ja) * | 1995-12-20 | 1997-06-30 | Sony Corp | 半導体装置及びその製造方法 |
| JPH1056017A (ja) * | 1996-06-24 | 1998-02-24 | Hyundai Electron Ind Co Ltd | 半導体素子のビットライン及びその製造方法 |
| US6087259A (en) * | 1996-06-24 | 2000-07-11 | Hyundai Electronics Industries Co., Ltd. | Method for forming bit lines of semiconductor devices |
| WO2007148795A1 (ja) * | 2006-06-22 | 2007-12-27 | National University Corporation Kitami Institute Of Technology | 窒化金属膜、酸化金属膜、炭化金属膜またはその複合膜の製造方法、およびその製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030375A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2537413B2 (ja) | 半導体装置およびその製造方法 | |
| US6344411B1 (en) | OHMIC contact plug having an improved crack free tin barrier metal in a contact hole and method of forming the same | |
| JPH0766205A (ja) | 集積回路の金属化方法 | |
| JPH08191054A (ja) | 半導体装置及びその製造方法 | |
| US5756392A (en) | Method of formation of polycide in a semiconductor IC device | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| JP2800788B2 (ja) | 半導体装置の製造方法 | |
| JPH09326436A (ja) | 配線形成方法 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| JPH06204170A (ja) | 半導体装置およびその製造方法 | |
| JPH09148328A (ja) | 半導体装置の製造方法 | |
| JPH04307732A (ja) | 半導体装置及びその製造方法 | |
| JP3328358B2 (ja) | 半導体装置の製造方法 | |
| JP2932484B2 (ja) | 高融点金属多層膜形成法 | |
| JPH1056017A (ja) | 半導体素子のビットライン及びその製造方法 | |
| JPH06283606A (ja) | 半導体装置およびその製造方法 | |
| JP3328357B2 (ja) | 微細孔の埋め込み方法および半導体装置の製造方法 | |
| JPH02308569A (ja) | 半導体装置およびその製造方法 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| JP3295108B2 (ja) | 半導体装置の製造方法 | |
| KR100543653B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3085745B2 (ja) | 半導体装置の製造方法 | |
| JPH0513364A (ja) | 半導体素子の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971224 |