JPH09172077A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09172077A JPH09172077A JP7331695A JP33169595A JPH09172077A JP H09172077 A JPH09172077 A JP H09172077A JP 7331695 A JP7331695 A JP 7331695A JP 33169595 A JP33169595 A JP 33169595A JP H09172077 A JPH09172077 A JP H09172077A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- aluminum
- film
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】下地配線層がアルミニウムと格子整合性が悪い
場合であっても、結晶配向性が良好で、ＥＭ耐性に優れ
たアルミニウムなどの主配線層を有する半導体装置及び
その製造方法を提供する。 【解決手段】下地配線層と主配線層との間に導電性アモ
ルファス層を介在させる。
場合であっても、結晶配向性が良好で、ＥＭ耐性に優れ
たアルミニウムなどの主配線層を有する半導体装置及び
その製造方法を提供する。 【解決手段】下地配線層と主配線層との間に導電性アモ
ルファス層を介在させる。
Description
【０００１】
【発明の属する技術分野】本発明は、アルミニウム配線
層などのいわゆるエレクトロマイグレーション（以下、
ＥＭという）耐性を高めた半導体装置及びその製造方法
に関する。
層などのいわゆるエレクトロマイグレーション（以下、
ＥＭという）耐性を高めた半導体装置及びその製造方法
に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化に伴い、寸法
ルールは微細化し、アルミニウム（Ａｌ）及びアルミニ
ウム合金配線においては、高い信頼性、特にＥＭ耐性が
求められている。
ルールは微細化し、アルミニウム（Ａｌ）及びアルミニ
ウム合金配線においては、高い信頼性、特にＥＭ耐性が
求められている。
【０００３】アルミニウムのＥＭ耐性は、形成したアル
ミニウム薄膜結晶の、（１１１）面への配向性に強く依
存することが確認されている。即ち、アルミニウムの結
晶が強い（１１１）配向性を示すと、ＥＭ耐性が向上す
ることが確認されている。そして、この結晶配向性は、
下地材料やその表面状態に大きく依存する。
ミニウム薄膜結晶の、（１１１）面への配向性に強く依
存することが確認されている。即ち、アルミニウムの結
晶が強い（１１１）配向性を示すと、ＥＭ耐性が向上す
ることが確認されている。そして、この結晶配向性は、
下地材料やその表面状態に大きく依存する。
【０００４】一方、寸法ルールの微細化に伴い、配線間
を電気的に接続するコンタクトホールやビアホール（以
下、これらを総称して接続孔と呼ぶ）が狭くて深いもの
になり（アスペクト比が高い）、配線材料による接続技
術が重要となっている。ところが、従来のスパッタリン
グ法によるアルミニウム合金の成膜では、アルミニウム
スパッタ粒子が接続孔の側壁の陰になって内部に多く入
射しないシャドウウイング効果のために、接続孔内での
アルミニウムカバレッジが悪くなり、接続孔底部近くで
断線不良が発生しやすいという問題が生じている。この
ため、この接続孔内部を配線材料で埋め込む別のプロセ
ス技術が要求されている。
を電気的に接続するコンタクトホールやビアホール（以
下、これらを総称して接続孔と呼ぶ）が狭くて深いもの
になり（アスペクト比が高い）、配線材料による接続技
術が重要となっている。ところが、従来のスパッタリン
グ法によるアルミニウム合金の成膜では、アルミニウム
スパッタ粒子が接続孔の側壁の陰になって内部に多く入
射しないシャドウウイング効果のために、接続孔内での
アルミニウムカバレッジが悪くなり、接続孔底部近くで
断線不良が発生しやすいという問題が生じている。この
ため、この接続孔内部を配線材料で埋め込む別のプロセ
ス技術が要求されている。
【０００５】この手段として研究、開発が進んでいる技
術としては、主に次の３つのプロセスがある。まず、第
１に、ＣＶＤ等でタングステンを堆積して接続孔を埋め
込み、その後、余分のタングステンをエッチバックによ
り除去する方法である。
術としては、主に次の３つのプロセスがある。まず、第
１に、ＣＶＤ等でタングステンを堆積して接続孔を埋め
込み、その後、余分のタングステンをエッチバックによ
り除去する方法である。
【０００６】第２は、ＣＶＤなどでチタンナイトライド
（ＴｉＮ）で接続孔を埋め込む方法である。第３は、ア
ルミニウムリフロー法で、堆積したアルミニウムを軟化
させて接続孔を埋め込む方法であり、高圧でリフローす
る場合がある。
（ＴｉＮ）で接続孔を埋め込む方法である。第３は、ア
ルミニウムリフロー法で、堆積したアルミニウムを軟化
させて接続孔を埋め込む方法であり、高圧でリフローす
る場合がある。
【０００７】なお、最近では、第１の方法において、タ
ングステン層をそのまま残して配線層の一部として利用
する場合がある。このようなプロセスで製造した半導体
装置の断面構造を図４に示す。図４に示す構造を得るプ
ロセスは、例えばシリコン基板１０上に、素子分離領域
（フィールド酸化膜）２１、図示しないゲート配線、そ
してソース・ドレイン領域１２を形成した後、層間絶縁
膜２５を成膜し、次いで、リソグラフィとＲＩＥ（Reac
tive Ion Etching）により、コンタクトホール４を開孔
する。
ングステン層をそのまま残して配線層の一部として利用
する場合がある。このようなプロセスで製造した半導体
装置の断面構造を図４に示す。図４に示す構造を得るプ
ロセスは、例えばシリコン基板１０上に、素子分離領域
（フィールド酸化膜）２１、図示しないゲート配線、そ
してソース・ドレイン領域１２を形成した後、層間絶縁
膜２５を成膜し、次いで、リソグラフィとＲＩＥ（Reac
tive Ion Etching）により、コンタクトホール４を開孔
する。
【０００８】次に、前処理の後、Ｔｉ２０ｎｍ＋ＴｉＮ
５０ｎｍ層を成膜してタングステンの密着層３２を形成
する。密着層の成膜後、場合によってはＲＴＡ（Rapid
Thermal Anneal）処理を行って膜質を安定させる。その
後、ブランケットタングステン（Ｂｌｋ−Ｗ）３３ａ
を、ＣＶＤなどで例えば２００ｎｍ成膜し、接続孔４を
埋め込む。その後、配線主材料として、Ａｌ−０．５％
Ｃｕ膜３５を、例えば３００ｎｍ程度スパッタ成膜し
て、図４に示すような構造を得ることができる。
５０ｎｍ層を成膜してタングステンの密着層３２を形成
する。密着層の成膜後、場合によってはＲＴＡ（Rapid
Thermal Anneal）処理を行って膜質を安定させる。その
後、ブランケットタングステン（Ｂｌｋ−Ｗ）３３ａ
を、ＣＶＤなどで例えば２００ｎｍ成膜し、接続孔４を
埋め込む。その後、配線主材料として、Ａｌ−０．５％
Ｃｕ膜３５を、例えば３００ｎｍ程度スパッタ成膜し
て、図４に示すような構造を得ることができる。
【０００９】また、上記の方法を組み合わせたプロセス
も盛んに研究されている。例えば、第２の方法と第３の
方法を組み合わせる場合がある。この組み合わせた例を
示す構造の一例を図５に示す。この構造を得るプロセス
は、層間絶縁膜２５に接続孔４を形成するまでは、上記
図４で説明した工程と同様であり、次に前処理の後、下
地バリア層として、ＥＣＲ−ＣＶＤ法により、Ｔｉを例
えば２０ｎｍ程度成膜し、次にＴｉＮを５０ｎｍ程度成
膜し、下地配線層としてのバリア膜３２ｂを成膜する。
次いで、アルミニウム成膜後、表面酸化を防止（なるべ
く大気に晒さない）しながらアルミニウム高圧リフロー
を行い、アルミニウム３８を軟化させながら高圧下で接
続孔内部に押し込む。このようにして図５に示す構造を
得ることができる。
も盛んに研究されている。例えば、第２の方法と第３の
方法を組み合わせる場合がある。この組み合わせた例を
示す構造の一例を図５に示す。この構造を得るプロセス
は、層間絶縁膜２５に接続孔４を形成するまでは、上記
図４で説明した工程と同様であり、次に前処理の後、下
地バリア層として、ＥＣＲ−ＣＶＤ法により、Ｔｉを例
えば２０ｎｍ程度成膜し、次にＴｉＮを５０ｎｍ程度成
膜し、下地配線層としてのバリア膜３２ｂを成膜する。
次いで、アルミニウム成膜後、表面酸化を防止（なるべ
く大気に晒さない）しながらアルミニウム高圧リフロー
を行い、アルミニウム３８を軟化させながら高圧下で接
続孔内部に押し込む。このようにして図５に示す構造を
得ることができる。
【００１０】
【発明が解決しようとする課題】しかしながら、ＣＶＤ
タングステン膜３３ａは（１１０）面、ＣＶＤＴｉＮ膜
は（２００）面が優先配向になっており、アルミニウム
（１１１）面との格子整合が悪いことが明らかになって
おり、成膜されたアルミニウム膜の結晶配向性が悪いこ
とが認められている。このため、下地配線層をエッチオ
フせずに残してその上にアルミニウムなどの主配線層を
形成した場合、アルミニウム配線層のＥＭ耐性が不十分
となっており、かかるＥＭ耐性の改良が要望されてい
る。
タングステン膜３３ａは（１１０）面、ＣＶＤＴｉＮ膜
は（２００）面が優先配向になっており、アルミニウム
（１１１）面との格子整合が悪いことが明らかになって
おり、成膜されたアルミニウム膜の結晶配向性が悪いこ
とが認められている。このため、下地配線層をエッチオ
フせずに残してその上にアルミニウムなどの主配線層を
形成した場合、アルミニウム配線層のＥＭ耐性が不十分
となっており、かかるＥＭ耐性の改良が要望されてい
る。
【００１１】本発明は、上記要望に鑑みなされたもの
で、下地配線層がアルミニウムと格子整合性が悪い場合
であっても、結晶配向性が良好で、ＥＭ耐性に優れたア
ルミニウムなどの主配線層を有する半導体装置及びその
製造方法を提供することを目的とする。
で、下地配線層がアルミニウムと格子整合性が悪い場合
であっても、結晶配向性が良好で、ＥＭ耐性に優れたア
ルミニウムなどの主配線層を有する半導体装置及びその
製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するため、次の半導体装置及びその製造方法を提供す
る。 （１）下地配線層と主配線層との積層配線層を有する半
導体装置であって、該下地配線層と主配線層との間に導
電性アモルファス層を介在させてなることを特徴とする
半導体装置。 （２）上記下地配線層が接続孔の埋込材料の一部又は全
部を構成する上記（１）記載の半導体装置。 （３）導電層アモルファス層が、アモルファスカーボ
ン、タングステンナイトライド、タンタルナイトライド
から選ばれる上記（１）記載の半導体装置。 （４）基板に下地配線層を形成する工程と、該下地配線
層の表面に他の層を介在させるか又は介在させずに導電
性アモルファス層を形成する工程と、該導電層アモルフ
ァス層上に主配線層を成膜する工程とを有することを特
徴とする半導体装置の製造方法。 （５）基板に下地配線層を形成する際に、接続孔の一部
又は全部を下地配線層で埋める工程を有する上記（４）
記載の半導体装置の製造方法。 （６）主配線層を成膜した後、主配線層、導電性アモル
ファス層及び下地配線層をパターニングする工程を有す
る上記（４）記載の半導体装置の製造方法。 （７）下地配線層が接続孔を埋めた状態のタングステン
層である上記（４）記載の半導体装置の製造方法。 （８）下地配線層で接続孔の内面を被覆し、更に主配線
層をアルミニウムリフローで形成する上記（４）記載の
半導体装置の製造方法。 （９）導電層アモルファス層が、アモルファスカーボ
ン、タングステンナイトライド、タンタルナイトライド
から選ばれる上記（４）記載の半導体装置の製造方法。
成するため、次の半導体装置及びその製造方法を提供す
る。 （１）下地配線層と主配線層との積層配線層を有する半
導体装置であって、該下地配線層と主配線層との間に導
電性アモルファス層を介在させてなることを特徴とする
半導体装置。 （２）上記下地配線層が接続孔の埋込材料の一部又は全
部を構成する上記（１）記載の半導体装置。 （３）導電層アモルファス層が、アモルファスカーボ
ン、タングステンナイトライド、タンタルナイトライド
から選ばれる上記（１）記載の半導体装置。 （４）基板に下地配線層を形成する工程と、該下地配線
層の表面に他の層を介在させるか又は介在させずに導電
性アモルファス層を形成する工程と、該導電層アモルフ
ァス層上に主配線層を成膜する工程とを有することを特
徴とする半導体装置の製造方法。 （５）基板に下地配線層を形成する際に、接続孔の一部
又は全部を下地配線層で埋める工程を有する上記（４）
記載の半導体装置の製造方法。 （６）主配線層を成膜した後、主配線層、導電性アモル
ファス層及び下地配線層をパターニングする工程を有す
る上記（４）記載の半導体装置の製造方法。 （７）下地配線層が接続孔を埋めた状態のタングステン
層である上記（４）記載の半導体装置の製造方法。 （８）下地配線層で接続孔の内面を被覆し、更に主配線
層をアルミニウムリフローで形成する上記（４）記載の
半導体装置の製造方法。 （９）導電層アモルファス層が、アモルファスカーボ
ン、タングステンナイトライド、タンタルナイトライド
から選ばれる上記（４）記載の半導体装置の製造方法。
【００１３】本発明の半導体装置は、下地配線層の上
に、アルミニウムなどの主配線層を導電性アモルファス
層を介して積層した構造の積層配線層を有する。従っ
て、下地配線層がタングステンなどのアルミニウムと格
子整合性が悪い材料で構成されていたとしても、下地配
線層の格子整合性の影響を導電性アモルファス層が遮断
し、主配線層は下地配線層の影響を受けずに形成される
ため、その本来の（１１１）面等の配向性を保った状態
で結晶化する。このため、ＥＭ耐性が良好になり、アル
ミニウムなどの積層配線層の信頼性が向上する。
に、アルミニウムなどの主配線層を導電性アモルファス
層を介して積層した構造の積層配線層を有する。従っ
て、下地配線層がタングステンなどのアルミニウムと格
子整合性が悪い材料で構成されていたとしても、下地配
線層の格子整合性の影響を導電性アモルファス層が遮断
し、主配線層は下地配線層の影響を受けずに形成される
ため、その本来の（１１１）面等の配向性を保った状態
で結晶化する。このため、ＥＭ耐性が良好になり、アル
ミニウムなどの積層配線層の信頼性が向上する。
【００１４】また、本発明の半導体装置の製造方法によ
れば、下地配線層と主配線層との間に導電性アモルファ
ス層を形成するので、上記構造を確実に実現することが
できる。この場合、下地配線層としては、アスペクト比
の高い接続孔を埋めるのに好都合で、アルミニウムと格
子整合性の良くないタングステンが好ましい。これによ
り、接続孔を埋めたタングステン層をエッチオフせずに
そのまま主配線層をその上に形成することが可能にな
り、工程を簡略化することができる。
れば、下地配線層と主配線層との間に導電性アモルファ
ス層を形成するので、上記構造を確実に実現することが
できる。この場合、下地配線層としては、アスペクト比
の高い接続孔を埋めるのに好都合で、アルミニウムと格
子整合性の良くないタングステンが好ましい。これによ
り、接続孔を埋めたタングステン層をエッチオフせずに
そのまま主配線層をその上に形成することが可能にな
り、工程を簡略化することができる。
【００１５】また、下地配線層として、バリア層で接続
孔の内壁を覆い、このバリア層を導電性アモルファス層
で被覆し、更に接続孔をアルミニウムリフローで埋める
方法でも、リフローしたアルミニウム層は、配向性にお
いて下地配線層の影響を受けないので、やはり結晶配向
性が良好であり、ＥＭ耐性に優れる。
孔の内壁を覆い、このバリア層を導電性アモルファス層
で被覆し、更に接続孔をアルミニウムリフローで埋める
方法でも、リフローしたアルミニウム層は、配向性にお
いて下地配線層の影響を受けないので、やはり結晶配向
性が良好であり、ＥＭ耐性に優れる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、具体的に説明する。本発明の半導体装置は、上述し
たように、下地配線層と主配線層との間に導電性アモル
ファス層を介在させ、主配線層をこの導電性アモルファ
ス層に積層した構造の積層配線層を有する。
て、具体的に説明する。本発明の半導体装置は、上述し
たように、下地配線層と主配線層との間に導電性アモル
ファス層を介在させ、主配線層をこの導電性アモルファ
ス層に積層した構造の積層配線層を有する。
【００１７】この場合、下地配線層は、半導体装置に用
いられるいかなる配線層でも良いが、接続孔（コンタク
トホールやビアホール）の一部又は全部を埋め込んだ材
料で構成された配線層とすることが好ましい。例えば、
ブランケットタングステン（接続孔のみを埋め込んであ
る場合や、配線層として利用する場合の両方を包含す
る）、ＣＶＤなどで形成されたＴｉＮ埋め込み層、タン
グステンプラグの密着層として用いられるＣＶＤ−Ｔｉ
Ｎ／Ｔｉ層等は、アルミニウムと格子整合性が悪いた
め、特にアモルファス層を介在させることに効果があ
る。
いられるいかなる配線層でも良いが、接続孔（コンタク
トホールやビアホール）の一部又は全部を埋め込んだ材
料で構成された配線層とすることが好ましい。例えば、
ブランケットタングステン（接続孔のみを埋め込んであ
る場合や、配線層として利用する場合の両方を包含す
る）、ＣＶＤなどで形成されたＴｉＮ埋め込み層、タン
グステンプラグの密着層として用いられるＣＶＤ−Ｔｉ
Ｎ／Ｔｉ層等は、アルミニウムと格子整合性が悪いた
め、特にアモルファス層を介在させることに効果があ
る。
【００１８】また、導電性アモルファス層としては、例
えばアモルファスカーボン、あるいはタングステンナイ
トライド（ＷＮX ）、タンタルナイトライド（Ｔａ
ＮX ）等の常温形成でもほとんど結晶化しない窒化物を
挙げることができる。これらの導電性アモルファス層の
形成は、例えばＣＶＤ、スパッタリング等で導電性アモ
ルファス層を成膜する方法、あるいは、下地配線層がタ
ングステンやタンタルであれば、表面を窒化することに
より形成することができる。導電性アモルファス層の厚
さは、厚すぎると、後の配線層のエッチングや層間絶縁
膜の平坦化等に悪影響が生じるため、できる限り薄くす
ることが好ましく、具体的には１〜３０ｎｍ、特に制御
性を考え５〜１０ｎｍ程度とすることが好ましい。
えばアモルファスカーボン、あるいはタングステンナイ
トライド（ＷＮX ）、タンタルナイトライド（Ｔａ
ＮX ）等の常温形成でもほとんど結晶化しない窒化物を
挙げることができる。これらの導電性アモルファス層の
形成は、例えばＣＶＤ、スパッタリング等で導電性アモ
ルファス層を成膜する方法、あるいは、下地配線層がタ
ングステンやタンタルであれば、表面を窒化することに
より形成することができる。導電性アモルファス層の厚
さは、厚すぎると、後の配線層のエッチングや層間絶縁
膜の平坦化等に悪影響が生じるため、できる限り薄くす
ることが好ましく、具体的には１〜３０ｎｍ、特に制御
性を考え５〜１０ｎｍ程度とすることが好ましい。
【００１９】主配線層としては、アルミニウム、アルミ
ニウム合金、銅、銅合金等の（１１１）面配向性等の金
属で構成することができる。その厚さは、例えば２００
〜８００ｎｍ程度とすることができる。次に、本発明の
半導体装置の製造プロセスについて具体的に説明する
が、本発明は下記の実施例に限定されるものではない。 ［実施例１］本例は、接続孔埋込のプロセスとしてブラ
ンケットＣＶＤタングステン膜を用い、余分のタングス
テン層をエッチオフせずに、導電性アモルファス層とし
てアモルファスカーボン（α−Ｃ）をその上に成膜し、
更に主配線層としてＡｌ−０．５％Ｃｕを用いるもの
で、図１で説明する。
ニウム合金、銅、銅合金等の（１１１）面配向性等の金
属で構成することができる。その厚さは、例えば２００
〜８００ｎｍ程度とすることができる。次に、本発明の
半導体装置の製造プロセスについて具体的に説明する
が、本発明は下記の実施例に限定されるものではない。 ［実施例１］本例は、接続孔埋込のプロセスとしてブラ
ンケットＣＶＤタングステン膜を用い、余分のタングス
テン層をエッチオフせずに、導電性アモルファス層とし
てアモルファスカーボン（α−Ｃ）をその上に成膜し、
更に主配線層としてＡｌ−０．５％Ｃｕを用いるもの
で、図１で説明する。
【００２０】まず、図１（Ａ）に示すような構造に至る
工程を説明する。シリコン基板１０上に、素子分離領域
（フィールド酸化膜）２１、図示しないゲート配線、そ
してソース・ドレイン領域１２を形成した後、層間絶縁
膜２５を成膜し、次いで、リソグラフィとＲＩＥによ
り、コンタクトホール（接続孔）４を開孔する。
工程を説明する。シリコン基板１０上に、素子分離領域
（フィールド酸化膜）２１、図示しないゲート配線、そ
してソース・ドレイン領域１２を形成した後、層間絶縁
膜２５を成膜し、次いで、リソグラフィとＲＩＥによ
り、コンタクトホール（接続孔）４を開孔する。
【００２１】次に、前処理の後、タングステンの密着層
としてコリメートスパッタ法により、Ｔｉ２０ｎｍ＋Ｔ
ｉＮ５０ｎｍ層３２を成膜する。なお、コリメートスパ
ッタ法は、スパッタターゲットと基板（ウエハ）間にす
のこ状の治具を配置し、スパッタ粒子の指向性を高め
て、基板に対する垂直入射成分を多くし、アスペクト比
の高い接続孔の底部に対するカバレッジを向上させる方
法である。密着層の成膜後、場合によってはＲＴＡ処理
を行って膜質を安定させる。これらの処理の条件は、例
えば次の通りである。 Ｔｉスパッタ条件 ガス：Ａｒ＝１００ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：５ｋＷ 基板加熱温度：１５０℃ ＴｉＮスパッタ条件 ガス：Ａｒ／Ｎ２＝３０／８０ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：５ｋＷ 基板加熱温度：１５０℃ ＲＴＡ条件 ６５０℃、６０ｓｅｃ その後、ブランケットタングステン（Ｂｌｋ−Ｗ）３３
ａを、ＣＶＤなどで次にような条件で例えば２００ｎｍ
成膜し、接続孔４を埋め込み、図１（Ａ）に示すような
構造を得る。 Ｂｌｋ−Ｗ膜ＣＶＤ条件 ガス：ＷＦ6 ／Ｈ2 ／Ａｒ＝８０／５００／２８００ｓ
ｃｃｍ 圧力：１０６４０Ｐａ 基板加熱温度：４５０℃ 実際にはこの後、タングステン膜３３ａ、又はタングス
テン膜と密着層とをエッチオフする方が一般的である
が、エッチオフするときのタングステンの窪み（プラグ
ロス）を防止するため、あるいはコスト削減のために、
エッチオフを省略する場合が増加している。本例におい
ても、エッチオフを省略する方法で説明する。
としてコリメートスパッタ法により、Ｔｉ２０ｎｍ＋Ｔ
ｉＮ５０ｎｍ層３２を成膜する。なお、コリメートスパ
ッタ法は、スパッタターゲットと基板（ウエハ）間にす
のこ状の治具を配置し、スパッタ粒子の指向性を高め
て、基板に対する垂直入射成分を多くし、アスペクト比
の高い接続孔の底部に対するカバレッジを向上させる方
法である。密着層の成膜後、場合によってはＲＴＡ処理
を行って膜質を安定させる。これらの処理の条件は、例
えば次の通りである。 Ｔｉスパッタ条件 ガス：Ａｒ＝１００ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：５ｋＷ 基板加熱温度：１５０℃ ＴｉＮスパッタ条件 ガス：Ａｒ／Ｎ２＝３０／８０ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：５ｋＷ 基板加熱温度：１５０℃ ＲＴＡ条件 ６５０℃、６０ｓｅｃ その後、ブランケットタングステン（Ｂｌｋ−Ｗ）３３
ａを、ＣＶＤなどで次にような条件で例えば２００ｎｍ
成膜し、接続孔４を埋め込み、図１（Ａ）に示すような
構造を得る。 Ｂｌｋ−Ｗ膜ＣＶＤ条件 ガス：ＷＦ6 ／Ｈ2 ／Ａｒ＝８０／５００／２８００ｓ
ｃｃｍ 圧力：１０６４０Ｐａ 基板加熱温度：４５０℃ 実際にはこの後、タングステン膜３３ａ、又はタングス
テン膜と密着層とをエッチオフする方が一般的である
が、エッチオフするときのタングステンの窪み（プラグ
ロス）を防止するため、あるいはコスト削減のために、
エッチオフを省略する場合が増加している。本例におい
ても、エッチオフを省略する方法で説明する。
【００２２】そして、本発明の特徴である導電性アモル
ファス層としてαーＣ膜を、例えば下記に示す条件で、
例えば５ｎｍスパッタ法などで成膜する。この場合、下
地タングステン層表面の酸化層を除去するために、α−
Ｃ成膜前に、例えば下記に示す条件で、スパッタエッチ
クリーニングをすることが望ましい。その後、配線主材
料として、Ａｌ−０．５％Ｃｕ膜を、例えば下記に示す
ような条件で、例えば３００ｎｍ程度スパッタ成膜す
る。なお、タングステン層とアルミニウム層との間に、
他のプロセス上の目的で、α−Ｃ以外の材料（例えばＴ
ｉ等）をα−Ｃ層とタングステン層との間に成膜するの
は差し支えない。また、本例においては、アルミニウム
層の上に反射防止膜などの別の積層メタル３６を形成し
た場合を示しているが、この積層メタルは勿論省略可能
である。 スパッタエッチクリーニング条件 ガス：Ａｒ＝５０ｓｃｃｍ 圧力：０．４Ｐａ ＲＦパワー：０．４ｋＷ 基板加熱温度：４００℃ α−Ｃスパッタ条件 ガス：Ａｒ＝１００ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：２ｌｋＷ 基板加熱温度：１５０℃ Ａｌ−０．５％スパッタ条件 ガス：Ａｒ＝１００ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：２０ｋＷ 基板加熱温度：１５０℃ 次に、フォトリソグラフィーを行い、アルミニウム層を
例えば下記に示すようなエッチング条件で、また、タン
グステン層は、例えば下記に示すようなエッチング条件
で、エッチングを行い、第１アルミニウム配線層全体を
パターニングし、これにより図１（Ｂ）に示すような構
造を得ることができる。アルミニウム層とタングステン
層のエッチングは、途中でエッチングガスを変更するこ
とで、連続的に行う。なお、アモルファス層は薄いの
で、Ａｌエッチング中スパッタエッチによって除去可能
である。 Ａｌエッチング条件 ガス：ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓｃｃｍ 圧力：２Ｐａ ＲＦパワー：５０Ｗ μ波：３００ｍＡ Ｗエッチング条件 ガス：ＳＦ6 ／Ｃｌ2 ＝２５／２０ｓｃｃｍ 圧力：１Ｐａ ＲＦパワー：５０Ｗ μ波：３００ｍＡ この方法によれば、タングステンをエッチオフしない場
合でも、その上に形成されるアルミニウム層は、αーＣ
層の上に形成されているので、（１１１）配向性の良い
アルミニウム膜となる。従って、ＥＭ耐性が高く、信頼
性の高いアルミニウム・タングステン構造配線を有する
半導体を得ることができる。 ［実施例２］本例においては、接続孔埋込プロセスとし
てブランケットＣＶＤタングステンを用い、その表面に
タングステンナイトライド層を形成してから、エッチオ
フせずに、アルミニウム配線層を成膜する例を、図２で
説明する。
ファス層としてαーＣ膜を、例えば下記に示す条件で、
例えば５ｎｍスパッタ法などで成膜する。この場合、下
地タングステン層表面の酸化層を除去するために、α−
Ｃ成膜前に、例えば下記に示す条件で、スパッタエッチ
クリーニングをすることが望ましい。その後、配線主材
料として、Ａｌ−０．５％Ｃｕ膜を、例えば下記に示す
ような条件で、例えば３００ｎｍ程度スパッタ成膜す
る。なお、タングステン層とアルミニウム層との間に、
他のプロセス上の目的で、α−Ｃ以外の材料（例えばＴ
ｉ等）をα−Ｃ層とタングステン層との間に成膜するの
は差し支えない。また、本例においては、アルミニウム
層の上に反射防止膜などの別の積層メタル３６を形成し
た場合を示しているが、この積層メタルは勿論省略可能
である。 スパッタエッチクリーニング条件 ガス：Ａｒ＝５０ｓｃｃｍ 圧力：０．４Ｐａ ＲＦパワー：０．４ｋＷ 基板加熱温度：４００℃ α−Ｃスパッタ条件 ガス：Ａｒ＝１００ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：２ｌｋＷ 基板加熱温度：１５０℃ Ａｌ−０．５％スパッタ条件 ガス：Ａｒ＝１００ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：２０ｋＷ 基板加熱温度：１５０℃ 次に、フォトリソグラフィーを行い、アルミニウム層を
例えば下記に示すようなエッチング条件で、また、タン
グステン層は、例えば下記に示すようなエッチング条件
で、エッチングを行い、第１アルミニウム配線層全体を
パターニングし、これにより図１（Ｂ）に示すような構
造を得ることができる。アルミニウム層とタングステン
層のエッチングは、途中でエッチングガスを変更するこ
とで、連続的に行う。なお、アモルファス層は薄いの
で、Ａｌエッチング中スパッタエッチによって除去可能
である。 Ａｌエッチング条件 ガス：ＢＣｌ3 ／Ｃｌ2 ＝６０／９０ｓｃｃｍ 圧力：２Ｐａ ＲＦパワー：５０Ｗ μ波：３００ｍＡ Ｗエッチング条件 ガス：ＳＦ6 ／Ｃｌ2 ＝２５／２０ｓｃｃｍ 圧力：１Ｐａ ＲＦパワー：５０Ｗ μ波：３００ｍＡ この方法によれば、タングステンをエッチオフしない場
合でも、その上に形成されるアルミニウム層は、αーＣ
層の上に形成されているので、（１１１）配向性の良い
アルミニウム膜となる。従って、ＥＭ耐性が高く、信頼
性の高いアルミニウム・タングステン構造配線を有する
半導体を得ることができる。 ［実施例２］本例においては、接続孔埋込プロセスとし
てブランケットＣＶＤタングステンを用い、その表面に
タングステンナイトライド層を形成してから、エッチオ
フせずに、アルミニウム配線層を成膜する例を、図２で
説明する。
【００２３】図２に至る工程は、図１（Ａ）の構造を得
るところまでは同様の工程、条件で行うことができる。
即ち、シリコン基板１０上に、素子分離領域（フィール
ド酸化膜）２１、図示しないゲート配線、そしてソース
・ドレイン領域１２を形成した後、層間絶縁膜２５を成
膜し、次いで、リソグラフィとＲＩＥにより、コンタク
トホール４を開孔する。次に、前処理の後、タングステ
ンの密着層としてコリメートスパッタ法により、Ｔｉ２
０ｎｍ＋ＴｉＮ５０ｎｍ層３２を成膜する。その後、ブ
ランケットタングステン（Ｂｌｋ−Ｗ）３３ａを、ＣＶ
Ｄなどで例えば２００ｎｍ成膜して接続孔４を埋め込
み、図１（Ａ）に示したような構造を得る。
るところまでは同様の工程、条件で行うことができる。
即ち、シリコン基板１０上に、素子分離領域（フィール
ド酸化膜）２１、図示しないゲート配線、そしてソース
・ドレイン領域１２を形成した後、層間絶縁膜２５を成
膜し、次いで、リソグラフィとＲＩＥにより、コンタク
トホール４を開孔する。次に、前処理の後、タングステ
ンの密着層としてコリメートスパッタ法により、Ｔｉ２
０ｎｍ＋ＴｉＮ５０ｎｍ層３２を成膜する。その後、ブ
ランケットタングステン（Ｂｌｋ−Ｗ）３３ａを、ＣＶ
Ｄなどで例えば２００ｎｍ成膜して接続孔４を埋め込
み、図１（Ａ）に示したような構造を得る。
【００２４】そして、タングステン層３３ａ表面を窒素
雰囲気、又はアンモニアガス雰囲気中で熱処理すること
によって、アモルファスタングステンナイトライド（α
−ＷＮX ）層３４ｂを数ｎｍ形成する。この時の熱処理
条件は、例えば窒素ガス中で、６００℃で６０秒程度の
ＲＴＡ処理を採用することができる。その後、配線主材
料としてのＡｌ−０．５％Ｃｕ膜３５を例えば３００ｎ
ｍ程度、実施例１と同様の条件でスパッタ成膜する。ま
た、本例においてもアルミニウム膜３５に例えば反射防
止膜などの別の積層メタル３６を形成するが、この工程
は省略可能である。なお、タングステンナイトライド層
３４ｂとアルミニウム膜３５との間に例えばＴｉ等のア
ルミニウムの配向性を、さらに向上させる金属膜を介在
させても良い。
雰囲気、又はアンモニアガス雰囲気中で熱処理すること
によって、アモルファスタングステンナイトライド（α
−ＷＮX ）層３４ｂを数ｎｍ形成する。この時の熱処理
条件は、例えば窒素ガス中で、６００℃で６０秒程度の
ＲＴＡ処理を採用することができる。その後、配線主材
料としてのＡｌ−０．５％Ｃｕ膜３５を例えば３００ｎ
ｍ程度、実施例１と同様の条件でスパッタ成膜する。ま
た、本例においてもアルミニウム膜３５に例えば反射防
止膜などの別の積層メタル３６を形成するが、この工程
は省略可能である。なお、タングステンナイトライド層
３４ｂとアルミニウム膜３５との間に例えばＴｉ等のア
ルミニウムの配向性を、さらに向上させる金属膜を介在
させても良い。
【００２５】次に、フォトリソグラフィーを行い、アル
ミニウム層３５を例えば実施例１と同様のエッチング条
件で、また、タングステン層３３ａは、例えば実施例１
に示したようなエッチング条件で、エッチングを行う。
アルミニウム層とタングステン層のエッチングは、途中
でエッチングガスを変更することで、連続的に行う。こ
れにより、第１アルミニウム配線層全体をパターニング
し、図２に示すような構造を得ることができる。
ミニウム層３５を例えば実施例１と同様のエッチング条
件で、また、タングステン層３３ａは、例えば実施例１
に示したようなエッチング条件で、エッチングを行う。
アルミニウム層とタングステン層のエッチングは、途中
でエッチングガスを変更することで、連続的に行う。こ
れにより、第１アルミニウム配線層全体をパターニング
し、図２に示すような構造を得ることができる。
【００２６】本例の方法によれば、タングステンをエッ
チオフしない場合でも、その上に形成されるアルミニウ
ム層は、αーＷＮX 層の上に形成されているので、（１
１１）配向性の良いアルミニウム膜となる。従って、Ｅ
Ｍ耐性が高く、信頼性の高いアルミニウム・タングステ
ン構造配線を有する半導体を得ることができる。 ［実施例３］本例は、接続孔埋込プロセスとして、ＣＶ
Ｄ−ＴｉＮＴｉ膜とアルミニウムの高圧リフロー法を組
み合わせ、これらの層の間にアモルファスＴａＮX を介
在させるもので、図３で説明する。
チオフしない場合でも、その上に形成されるアルミニウ
ム層は、αーＷＮX 層の上に形成されているので、（１
１１）配向性の良いアルミニウム膜となる。従って、Ｅ
Ｍ耐性が高く、信頼性の高いアルミニウム・タングステ
ン構造配線を有する半導体を得ることができる。 ［実施例３］本例は、接続孔埋込プロセスとして、ＣＶ
Ｄ−ＴｉＮＴｉ膜とアルミニウムの高圧リフロー法を組
み合わせ、これらの層の間にアモルファスＴａＮX を介
在させるもので、図３で説明する。
【００２７】まず、図３（Ａ）に示す構造に至る工程を
説明する。シリコン基板１０上に、素子分離領域（フィ
ールド酸化膜）２１、図示しないゲート配線、そしてソ
ース・ドレイン領域１２を形成した後、層間絶縁膜２５
を成膜し、次いで、リソグラフィとＲＩＥにより、コン
タクトホール４を開孔する。
説明する。シリコン基板１０上に、素子分離領域（フィ
ールド酸化膜）２１、図示しないゲート配線、そしてソ
ース・ドレイン領域１２を形成した後、層間絶縁膜２５
を成膜し、次いで、リソグラフィとＲＩＥにより、コン
タクトホール４を開孔する。
【００２８】次に、前処理の後、下地バリア層として、
ＥＣＲ−ＣＶＤ法により、Ｔｉを例えば下記に示す条件
で２０ｎｍ程度成膜し、次にＴｉＮを下記に示すような
条件で、５０ｎｍ程度成膜し、下地配線層としてのバリ
ア膜３２ｂを成膜する。アスペクト比の高い接続孔にお
いても、ＣＶＤでカバレッジよくＴｉＮを成膜すること
により、その後のアルミニウム埋込プロセスに耐える良
好なバリア性が得られる。 ＴｉＣＶＤ条件 ガス：ＴｉＣｌ4 ／Ｈ2 ／Ａｒ＝３／１００／１７０ｓ
ｃｃｍ 圧力：０．４Ｐａ 基板加熱温度：４６０℃ μ波：２．８ｋＷ ＴｉＮＣＶＤ条件 ガス：ＴｉＣｌ4 ／Ｈ2 ／Ｎ2 ／Ａｒ＝２０／２６／８
／１７０ｓｃｃｍ 圧力：０．４Ｐａ 基板加熱温度：４６０℃ μ波：２．８ｋＷ 次に、必要により、下地のＴｉＮ膜表面の酸化層を除去
するために、ＴｉＮ表面をスパッタエッチクリーニング
を行い、その後、導電性アモルファス層３４Ｃとして、
ＴａＮX を、下記に示すような条件で、５ｎｍ程度スパ
ッタ成膜する。また、配線主材料としてのＡｌ−０．５
％Ｃｕ膜を、下記に示すような条件で、例えば５００ｎ
ｍ程度スパッタ成膜する。 ＴａＮX スパッタ条件（ＴａＮX 燒結ターゲット利用） ガス：Ａｒ＝１００ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：２ｋＷ 基板加熱温度：１５０℃ Ａｌ−０．５％Ｃｕスパッタ条件 ガス：Ａｒ＝１００ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：２０ｋＷ 基板加熱温度：４００℃ このような条件でアルミニウムを成膜すると、図３
（Ａ）に示すような構造を得ることができる。この構造
では、アルミニウム膜はブリッジ状となり、ボイド５が
生じている。このような構造となることが好ましく、そ
のため本例においては、アルミニウム成膜温度を４００
℃と高めに設定してある。
ＥＣＲ−ＣＶＤ法により、Ｔｉを例えば下記に示す条件
で２０ｎｍ程度成膜し、次にＴｉＮを下記に示すような
条件で、５０ｎｍ程度成膜し、下地配線層としてのバリ
ア膜３２ｂを成膜する。アスペクト比の高い接続孔にお
いても、ＣＶＤでカバレッジよくＴｉＮを成膜すること
により、その後のアルミニウム埋込プロセスに耐える良
好なバリア性が得られる。 ＴｉＣＶＤ条件 ガス：ＴｉＣｌ4 ／Ｈ2 ／Ａｒ＝３／１００／１７０ｓ
ｃｃｍ 圧力：０．４Ｐａ 基板加熱温度：４６０℃ μ波：２．８ｋＷ ＴｉＮＣＶＤ条件 ガス：ＴｉＣｌ4 ／Ｈ2 ／Ｎ2 ／Ａｒ＝２０／２６／８
／１７０ｓｃｃｍ 圧力：０．４Ｐａ 基板加熱温度：４６０℃ μ波：２．８ｋＷ 次に、必要により、下地のＴｉＮ膜表面の酸化層を除去
するために、ＴｉＮ表面をスパッタエッチクリーニング
を行い、その後、導電性アモルファス層３４Ｃとして、
ＴａＮX を、下記に示すような条件で、５ｎｍ程度スパ
ッタ成膜する。また、配線主材料としてのＡｌ−０．５
％Ｃｕ膜を、下記に示すような条件で、例えば５００ｎ
ｍ程度スパッタ成膜する。 ＴａＮX スパッタ条件（ＴａＮX 燒結ターゲット利用） ガス：Ａｒ＝１００ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：２ｋＷ 基板加熱温度：１５０℃ Ａｌ−０．５％Ｃｕスパッタ条件 ガス：Ａｒ＝１００ｓｃｃｍ 圧力：０．４Ｐａ ＤＣパワー：２０ｋＷ 基板加熱温度：４００℃ このような条件でアルミニウムを成膜すると、図３
（Ａ）に示すような構造を得ることができる。この構造
では、アルミニウム膜はブリッジ状となり、ボイド５が
生じている。このような構造となることが好ましく、そ
のため本例においては、アルミニウム成膜温度を４００
℃と高めに設定してある。
【００２９】アルミニウム成膜後、表面酸化を防止（な
るべく大気に晒さない）しながらアルミニウム高圧リフ
ローを、例えば次の条件で行う。このアルミニウム高圧
リフロー法は、アルミニウム及びアルミニウム合金を成
膜後、高圧の不活性ガス雰囲気中で再結晶温度以上（合
金によって異なるが、通常３５０℃程度以上）、共晶温
度以下（Ａｌ−Ｃｕ系の場合は５４８℃以下）で加熱
し、Ａｌを軟化させながら、ガスの圧力によってアルミ
ニウムを接続孔内部に押し込む技術である。 Ａｌ高圧リフロー 基板加熱温度：４５０℃ 加熱時間：２ｍｉｎ 圧力：Ａｒガス中で１０6 Ｐａ以上 アルミニウムのリフローは、上記のような高圧下でなく
とも、加熱のみによってアルミニウムは流動させ、ある
程度の埋込特性を得ることもできる（これを通常アルミ
ニウムリフローという）。また、高温スパッタ法を適用
しても良い。アルミニウム層の上に反射防止膜などの別
の積層メタル３６を形成する場合は、リフロー処理後に
成膜する。
るべく大気に晒さない）しながらアルミニウム高圧リフ
ローを、例えば次の条件で行う。このアルミニウム高圧
リフロー法は、アルミニウム及びアルミニウム合金を成
膜後、高圧の不活性ガス雰囲気中で再結晶温度以上（合
金によって異なるが、通常３５０℃程度以上）、共晶温
度以下（Ａｌ−Ｃｕ系の場合は５４８℃以下）で加熱
し、Ａｌを軟化させながら、ガスの圧力によってアルミ
ニウムを接続孔内部に押し込む技術である。 Ａｌ高圧リフロー 基板加熱温度：４５０℃ 加熱時間：２ｍｉｎ 圧力：Ａｒガス中で１０6 Ｐａ以上 アルミニウムのリフローは、上記のような高圧下でなく
とも、加熱のみによってアルミニウムは流動させ、ある
程度の埋込特性を得ることもできる（これを通常アルミ
ニウムリフローという）。また、高温スパッタ法を適用
しても良い。アルミニウム層の上に反射防止膜などの別
の積層メタル３６を形成する場合は、リフロー処理後に
成膜する。
【００３０】最後に、フォトリソグラフィーとエッチン
グ工程によって、第１アルミニウム配線層をパターニン
グして、図３（Ｂ）に示すような構造を得ることができ
る。この時のエッチング条件は、実施例１のアルミニウ
ムのエッチング条件で全層をエッチングすることができ
る。
グ工程によって、第１アルミニウム配線層をパターニン
グして、図３（Ｂ）に示すような構造を得ることができ
る。この時のエッチング条件は、実施例１のアルミニウ
ムのエッチング条件で全層をエッチングすることができ
る。
【００３１】本例の方法によれば、リフローされ、コン
タクトホールを埋めたアルミニウム層が再結晶化する際
に、このアルミニウム層は、アモルファス層であるＴａ
ＮX層と接しているので、下地のＴｉＮ層の配向性の影
響を受けず、結晶配向性が良好になり、ＥＭ耐性が良好
になる。
タクトホールを埋めたアルミニウム層が再結晶化する際
に、このアルミニウム層は、アモルファス層であるＴａ
ＮX層と接しているので、下地のＴｉＮ層の配向性の影
響を受けず、結晶配向性が良好になり、ＥＭ耐性が良好
になる。
【００３２】
【発明の効果】本発明の半導体装置は、アルミニウムな
どの主配線層と下地配線層との積層配線層を有し、この
主配線層の結晶配向性が良好であるので、エレクトロマ
イグレーション耐性が高く、このため信頼性に優れた配
線層を有するものである。
どの主配線層と下地配線層との積層配線層を有し、この
主配線層の結晶配向性が良好であるので、エレクトロマ
イグレーション耐性が高く、このため信頼性に優れた配
線層を有するものである。
【００３３】また、本発明の半導体装置の製造方法によ
れば、結晶配向性が良好なアルミニウムなどの主配線層
と、下地配線層との積層配線層を有する半導体装置を確
実に製造することができる。
れば、結晶配向性が良好なアルミニウムなどの主配線層
と、下地配線層との積層配線層を有する半導体装置を確
実に製造することができる。
【図１】（Ａ）、（Ｂ）は実施例１の工程を示すフロー
チャートである。
チャートである。
【図２】実施例２で製造した半導体装置の構造を示す概
略断面図である。
略断面図である。
【図３】（Ａ）、（Ｂ）は、実施例３の工程を示すフロ
ーチャートである。
ーチャートである。
【図４】従来のブランケットタングステンを用いて接続
孔を埋めた構造の半導体装置の構造を示す概略断面図で
ある。
孔を埋めた構造の半導体装置の構造を示す概略断面図で
ある。
【図５】従来のアルミニウムリフローで接続孔を埋めた
構造の半導体装置の構造を示す概略断面図である。
構造の半導体装置の構造を示す概略断面図である。
４ 接続孔 １０ 基板 ２１ 素子分離膜 ３２、３２ｂ 密着層 ３３ タングステン層（下地配線
層） ３４ａ、３４ｂ 導電性アモルファス層 ３５ アルミニウム層（主配線層） ３８ アルミニウムリフロー層
層） ３４ａ、３４ｂ 導電性アモルファス層 ３５ アルミニウム層（主配線層） ３８ アルミニウムリフロー層
Claims (9)
- 【請求項１】下地配線層と主配線層との積層配線層を有
する半導体装置であって、 該下地配線層と主配線層との間に導電性アモルファス層
を介在させてなることを特徴とする半導体装置。 - 【請求項２】上記下地配線層が接続孔の埋込材料の一部
又は全部を構成する請求項１記載の半導体装置。 - 【請求項３】導電層アモルファス層が、アモルファスカ
ーボン、タングステンナイトライド、タンタルナイトラ
イドから選ばれる請求項１記載の半導体装置。 - 【請求項４】基板に下地配線層を形成する工程と、 該下地配線層の表面に他の層を介在させるか又は介在さ
せずに導電性アモルファス層を形成する工程と、 該導電層アモルファス層上に主配線層を成膜する工程と
を有することを特徴とする半導体装置の製造方法。 - 【請求項５】基板に下地配線層を形成する際に、接続孔
の一部又は全部を下地配線層で埋める工程を有する請求
項４記載の半導体装置の製造方法。 - 【請求項６】主配線層を成膜した後、主配線層、導電性
アモルファス層及び下地配線層をパターニングする工程
を有する請求項４記載の半導体装置の製造方法。 - 【請求項７】下地配線層が接続孔を埋めた状態のタング
ステン層である請求項４記載の半導体装置の製造方法。 - 【請求項８】下地配線層で接続孔の内面を被覆し、更に
主配線層をアルミニウムリフローで形成する請求項４記
載の半導体装置の製造方法。 - 【請求項９】導電層アモルファス層が、アモルファスカ
ーボン、タングステンナイトライド、タンタルナイトラ
イドから選ばれる請求項４記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33169595A JP3407516B2 (ja) | 1995-12-20 | 1995-12-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33169595A JP3407516B2 (ja) | 1995-12-20 | 1995-12-20 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172077A true JPH09172077A (ja) | 1997-06-30 |
| JP3407516B2 JP3407516B2 (ja) | 2003-05-19 |
Family
ID=18246556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33169595A Expired - Fee Related JP3407516B2 (ja) | 1995-12-20 | 1995-12-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3407516B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012199520A (ja) * | 2011-03-10 | 2012-10-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2013172083A (ja) * | 2012-02-22 | 2013-09-02 | Toshiba Corp | 半導体装置の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267359A (ja) * | 1991-02-21 | 1992-09-22 | Sony Corp | 配線形成方法 |
| JPH05182926A (ja) * | 1991-12-30 | 1993-07-23 | Sony Corp | 配線形成方法 |
| JPH05226337A (ja) * | 1992-02-10 | 1993-09-03 | Nec Corp | 薄膜配線およびその製造方法 |
| JPH06333927A (ja) * | 1993-03-24 | 1994-12-02 | Kawasaki Steel Corp | 半導体集積回路の配線構造体及びその製造方法 |
| JPH08274173A (ja) * | 1995-03-28 | 1996-10-18 | Texas Instr Inc <Ti> | 集積回路の金属化層の間の反応をできるだけ小さくするための拡散障壁体３重層 |
| JPH09102544A (ja) * | 1995-05-09 | 1997-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH09148328A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 半導体装置の製造方法 |
-
1995
- 1995-12-20 JP JP33169595A patent/JP3407516B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267359A (ja) * | 1991-02-21 | 1992-09-22 | Sony Corp | 配線形成方法 |
| JPH05182926A (ja) * | 1991-12-30 | 1993-07-23 | Sony Corp | 配線形成方法 |
| JPH05226337A (ja) * | 1992-02-10 | 1993-09-03 | Nec Corp | 薄膜配線およびその製造方法 |
| JPH06333927A (ja) * | 1993-03-24 | 1994-12-02 | Kawasaki Steel Corp | 半導体集積回路の配線構造体及びその製造方法 |
| JPH08274173A (ja) * | 1995-03-28 | 1996-10-18 | Texas Instr Inc <Ti> | 集積回路の金属化層の間の反応をできるだけ小さくするための拡散障壁体３重層 |
| JPH09102544A (ja) * | 1995-05-09 | 1997-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JPH09148328A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012199520A (ja) * | 2011-03-10 | 2012-10-18 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2013172083A (ja) * | 2012-02-22 | 2013-09-02 | Toshiba Corp | 半導体装置の製造方法 |
| US10325805B2 (en) | 2012-02-22 | 2019-06-18 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| US10741443B2 (en) | 2012-02-22 | 2020-08-11 | Kioxia Corporation | Method for manufacturing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3407516B2 (ja) | 2003-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6951809B2 (en) | Method for manufacturing semiconductor device | |
| JPH09135005A (ja) | 半導体装置の配線形成方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JPH10294365A (ja) | 半導体装置及びその製造方法 | |
| JPH09326436A (ja) | 配線形成方法 | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003243498A (ja) | 半導体素子およびその製造方法 | |
| JPH10209272A (ja) | 半導体装置及びその製造方法 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JP3463961B2 (ja) | 半導体装置 | |
| JPH1116914A (ja) | 半導体装置用の相互接続方法及び構成体 | |
| JP3183341B2 (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH11233517A (ja) | 半導体装置の銅配線 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JP4006720B2 (ja) | 半導体装置及びその製造方法 | |
| KR960014462B1 (ko) | 다층 금속배선 형성 방법 | |
| JP2904165B2 (ja) | 半導体装置の製造方法 | |
| JPH08172130A (ja) | 半導体装置の配線構造及びその形成方法 | |
| JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
| JPH08107145A (ja) | 半導体装置の製造方法 | |
| JPH04298029A (ja) | 半導体装置の製造方法 | |
| JPH08255833A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |