JPH08274173A - 集積回路の金属化層の間の反応をできるだけ小さくするための拡散障壁体3重層 - Google Patents
集積回路の金属化層の間の反応をできるだけ小さくするための拡散障壁体3重層Info
- Publication number
- JPH08274173A JPH08274173A JP8072674A JP7267496A JPH08274173A JP H08274173 A JPH08274173 A JP H08274173A JP 8072674 A JP8072674 A JP 8072674A JP 7267496 A JP7267496 A JP 7267496A JP H08274173 A JPH08274173 A JP H08274173A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- seed
- diffusion barrier
- tin
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 49
- 238000009792 diffusion process Methods 0.000 title claims abstract description 44
- 238000006243 chemical reaction Methods 0.000 title abstract description 17
- 239000013078 crystal Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000001465 metallisation Methods 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 48
- 238000007669 thermal treatment Methods 0.000 abstract description 2
- 229910016570 AlCu Inorganic materials 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 16
- 235000012431 wafers Nutrition 0.000 description 14
- 239000010936 titanium Substances 0.000 description 11
- 239000010949 copper Substances 0.000 description 9
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910010037 TiAlN Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910004200 TaSiN Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum nitride compound Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
- H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
により起こる反応を非常に小さくする拡散障壁体3重層
を提供する。 【解決手段】 拡散障壁体3重層は、底部層と、シード
層と、頂部層とで構成される。前記拡散障壁体3重層
は、熱処理の際、金属化層と頂部層との間の反応を防止
し、それにより、改良されたシート抵抗値と装置の改良
された動作速度とが得られる。
Description
半導体装置の製造に関する。さらに詳細にいえば、本発
明は集積回路の金属化層に関する。
タ、テレビジョン、および高品位テレビジョンのような
電子装置への応用に対する集積回路において、半導体が
広く用いられている。このような集積回路は、単結晶シ
リコンの中に多数個のトランジスタが製造されている装
置を用いるのが典型的な場合である。現在の多くの集積
回路は、多重レベルに配置された金属化層を相互に接続
することにより作成される。
u)合金がVLSI(大規模集積回路)の金属化層とし
て用いられる。装置の動作速度を増強するために、Al
Cuに対し、小さくて安定なシート抵抗値を有すること
が要求される。けれども、AlCuは他の金属(例え
ば、W)と反応する傾向があり、そのために、シート抵
抗値が増加することがある。シート抵抗値は、厚さの逆
数と抵抗率とに比例する大きさを有し、導電体部材の特
性を表す1つの指標である。この反応を抑制するため
に、AlCuと他の金属との間に拡散障壁体が用いられ
る。この拡散障壁体部材として、TiNが用いられてい
る。けれども、AlCu/TiNの層状構造体に対し4
50℃で熱処理を行うと、AlCuとTiNとの間で反
応が起こり、それにより、AlCuのシート抵抗値が増
加することが起こる。
/ケイ化物/Si構造体、およびAl/TiN/W構造
体の障壁体特性を改善するために、いくつかの試みが行
われてきた。従来、TiN障壁体特性を改善すること
は、主として、沈着期間中に酸素流を導入する、または
基板温度を変える、または基板電圧バイアスを加える、
といったTiN沈着期間中のパラメータを最適化するこ
とにより行われていた。その他の試みとして、熱的焼鈍
および空気に対し露出するといった、沈着の後の処理が
行われている。
着された底部層と、底部層の上に沈着されたシード層
と、シード層の上に沈着された頂部層とで構成される拡
散障壁体3重層と、頂部層の上に沈着された金属化層と
に対する方法と構造体とに関する発明である。拡散障壁
体3重層の頂部層の改良された性質により、熱処理の際
に起こることがある金属化層と頂部層との反応は非常に
小さくなる。その結果、熱処理による金属化層のシート
抵抗値の劣化は起こらなくなり、および集積回路の動作
速度の低下も起こらない。
を構成しているが、これらの添付図面を参照しての下記
説明により、本発明をさらによく理解することができる
であろう。種々の図面において、特に断らない限り、同
様な部品には同じ番号および同じ記号が付されている。
来用いられていた方法は適切ではないことが分かった。
沈着温度を変えると、それにより部材内の応力および結
晶粒子寸法といったTiNの他の性質の変化が誘発され
る。これらのパラメータすべてを同時に最適化すること
は困難である。さらに、基板バイアスを加えるとそれは
TiN層のイオン照射を誘起し、そのために、既にある
装置に放射線損傷を与えることがあるであろう。沈着後
に処理を行うと、それは処理段階が付加されることにな
り、そのために処理サイクル時間が増大する。さらに、
TiNの熱処理(稠密化)は、AlCuが存在していな
い集積回路の上の接触レベルでのみ可能である。沈着の
期間中に酸素を与えることは好ましくない。それは、酸
素はTiNスパッタリング・ターゲットを汚染し、そし
て酸化物粒子を形成し、そしてTiNのシート抵抗値を
増加させるからである。TiNを空気に24時間触れさ
せることは、TiNの障壁体特性の改良にはならなかっ
た。
は、下記で詳細に説明されるであろう。けれども、本発
明により多くの応用可能な概念が得られ、そしてこれら
の概念は広い分野で実施できることが分かるはずであ
る。説明される特定の実施例は、本発明の製造と利用に
関する特定の方法を単に例示したものであって、本発明
の範囲がこれらの実施例に限定されることを意味するも
のではない。
例とその製造法が説明される。図面は異なっても対応す
る番号および記号は、特に断らない限り、対応する部品
を表す。下記の表1により、実施例および図面のエレメ
ントの概観が得られるであろう。
路の障壁体層との反応を非常に小さくする拡散障壁体3
重層に関する。この3重層は、従来用いられている1個
のTiN層と類似の底部層と、頂部層と同様の結晶構造
を有しそして好ましくは単結晶状のマイクロ構造を有す
る部材で構成されるシード層と、このシード層の上に成
長されかつまた単結晶状のマイクロ構造を有する頂部層
と、で構成される。拡散障壁体3重層の頂部層は、金属
化層に隣接して配置される。拡散障壁体3重層の頂部層
と金属化層との間の反応は起こらなく、または非常に少
なくしか起こらなく、したがってそれにより、金属化層
のシート抵抗値が保持され、そして集積回路の動作速度
が増強される。装置の寸法が1マイクロメートルの4分
の1程度にまで小さくなる時、導電体を作成するのに用
いられる金属化層のシート抵抗値が小さいことは、ます
ます重要になってくる。
題点が、図1〜図6でまず説明される。図1は、半導体
ウエハ20の横断面図である。半導体ウエハ20は、基
板22の上に沈着された拡散障壁体24を有する。基板
22はSiO2 で構成することができるが、タングステ
ンの貫通孔や、他の金属層、または半導体エレメントを
もまた有することができる。従来の拡散障壁体24は、
典型的には、500オングストロームのTiN層で構成
される。拡散障壁体24の上に、金属化層26が沈着さ
れる。ここで、金属化層26は、通常、6000オング
ストロームのAlCuで構成され、そして約50〜60
mΩ/平方のシート抵抗値を有する。
れた層(図示されていない)の熱処理が必要となること
が多い。例えば、ある誘電体に対し400〜450℃で
熱処理が行われる。また、いくつかの半導体製造法の最
終段階では、トランジスタの中の損傷を修復するために
焼結段階が行われる。この焼結段階において、ウエハは
また450℃付近にまで加熱される。ウエハ20を加熱
することにより、金属化層26と拡散障壁体24の中の
原子は非常に移動しやすくなり、それにより、これらの
2つの層の間で化学反応が起こる。この化学反応の結
果、図2に示されているように、金属化層26の反応し
た部分28が発生する。反応した部分28は、高いシー
ト抵抗値を有するアルミニウム・チタンおよび/または
窒化アルミニウム化合物で構成され、そして500〜8
00オングストローム程度にまで金属化層の中に広がる
であろう。金属化層26の反応した部分28は、金属化
層26のシート抵抗値を(例えば、15%にまで、また
は70mΩ/平方にまで)増大させる。このシート抵抗
値の増大は、VLSI回路の重要な特性である装置の動
作速度に有害な影響を与える。
AlCu/TiN層状構造体のラザフォード後方散乱ス
ペクトロスコピイ(RBS、Rutherford B
ackscattering Spectroscop
y)の450℃で行われた熱処理の前と後の図である。
Ti信号の裾部分は、AlCuとその下にあるTiNと
の間で反応が起こっていることを示す。
のまた別の応用の図である。この場合には、例えばSi
O2 で構成される誘電体層30が沈着され、そして下に
ある基板22に対し電気的接触を作成するためにエッチ
ングが行われる。典型的にはチタンで構成される第1貫
通孔ライナ32が沈着され、そして次に、例えばTiN
で構成される第2貫通孔ライナ34が沈着される。貫通
孔プラグ36は、通常、タングステンのような金属で作
成されるが、また他の金属または他の合金で作成するこ
ともできる。次に、TiNの拡散障壁体24が沈着さ
れ、その後、再びAlCuで構成される金属化層26が
沈着される。
の構造体が加熱される時、金属化層26が拡散障壁体2
4と反応し、図5に示されているように、金属化層26
の反応した部分28が発生し、金属化層26のシート抵
抗値が増大する。
について認められる問題点は、拡散障壁体24のマイク
ロ構造である。アモルファスSiO2 の上に沈着された
TiNは、図6に示されているように、結晶面方位がラ
ンダムな多結晶状構造を有する。その結晶構造は多数個
の大角度結晶粒境界38を有する。この構造体が加熱さ
れる時、これらの大角度結晶粒境界38を通って原子が
容易に移動することができる。それぞれの結晶の結晶面
の方向40は極めて不規則であり、多結晶部材の結晶面
の方向と類似している。多結晶部材の場合には、結晶面
の方向は全く整列していない、すなわち全く平行ではな
い。したがって、ウエハが加熱される時、TiNの結晶
構造は原子が容易に移動することが可能な結晶構造であ
る。本発明により、単結晶状品質の金属化層26に隣接
してTiNの層を作成することにより、この問題点を解
決することができる。「単結晶状」および「組織状」と
いう用語は、単結晶の構造と同様の分子性結晶構造を有
する構造として定義される。単結晶の場合には、結晶面
の方向は事実上同じ方向に整列している。
る。基板22の上に、拡散障壁体3重層42が沈着され
る。この拡散障壁体3重層42の上に、金属化層26が
沈着される。拡散障壁体3重層42は、底部層44と、
シード層46と、頂部層48とで構成される。層44、
46、48は、典型的には、スパッタリングで沈着され
るが、例えば、化学蒸気沈着、または電子ビーム沈着で
作成することもできる。底部層44と頂部層48のTi
Nは、約400℃でスパッタリングされることが好まし
い。シード層46は、300℃でスパッタリングされた
500オングストロームのTiであることが好ましい。
底部層44は、100〜6000オングストロームのT
iNであることが好ましい(最も好ましいのは400オ
ングストロームのTiNである)。底部層44は、シー
ド層46と頂部層48と金属化層26とを、その下にあ
る金属(例えば、W貫通孔プラグまたはスタッド)から
分離するのに用いられる。シード層46は、銅を重量で
0.5〜4%含有する100〜6000オングストロー
ムのAlCu、または他の金属であることもできる。シ
ード層46は、頂部層48の結晶構造および性質を改め
るために、種結晶として作用する。シード層46はま
た、底部層と頂部層との2つのTiN層の間で相互拡散
がほとんど起こらないように、頂部層48から底部層4
4を分離するための犠牲層として用いられる。頂部層4
8は、エピタクシャル方式でシード層46の上に沈着さ
れた、100〜1000オングストロームのTiNであ
ることが好ましい(最も好ましいのは100オングスト
ロームのTiNである)。頂部層48は、金属化層26
をシード層46から分離する。(シード層46の存在に
より得られる)頂部層の結晶構造の性質が改良されるこ
とにより、TiNは金属化層26とは強くは反応しな
く、そして金属化層26のシート抵抗値は加熱処理によ
っても不変のままである。さらに、頂部層48は、シー
ド層46とは反応しない。
る時、結晶構造を要求された配置に配向させるために、
種結晶が用いられる。同様に、拡散障壁体3重層42の
シード層46は、後で沈着される頂部層48の結晶構造
を配向させる。拡散障壁体3重層42のシード層46
は、その結晶構造、格子パラメータ、および結晶整合の
ために選定された、TiまたはAlCuのような部材で
ある。結晶構造と格子パラメータは、頂部層48の結晶
構造および格子パラメータと類似であることが要求され
る。その結果、図8に示されているように、頂部層48
は単結晶状構造を有する。
た。図9は、AlCuの金属化層26と、TiNの頂部
層48と、AlCuのシード層46とで構成される構造
体に対し、図3で説明されたのと同じ450℃の熱処理
が行われた時のRBSの図である。図3とは異なって、
AlCuとTiNとの間に反応は起っていない。実験で
は、シード層46はAlCuで構成され、そして底部層
44は用いられていない。実験のRBSの結果は、横断
面の透過型電子顕微鏡像により確認された。X線回折
は、シード層46を用いることにより、TiNの頂部層
48は、アモルファスSiO2 の上に沈着された多結晶
TiNに比べて、さらに強く組織化される、またはさら
によく単結晶化されるようになることを示している。S
iO2 の上に沈着されたTiNの(111)X線回折線
の強度は、AlCuの上のTiNの(111)X線回折
線の強度の10分の1以下である。AlCuシード層4
6の上のTiN頂部層48のこの増強された組織化は、
スパッタリングにより作成されたAlCuシード層46
が強い(111)組織を有し、そしてTiN頂部層48
の結晶構造および格子パラメータがAlの結晶構造およ
び格子パラメータに似ているという事実によるものであ
る。
好ましい。頂部層48が底部層44よりも薄いと、Al
Cuの金属化層26との間の反応が起こりにくくなる。
シード層46を用いることにより、金属化層26との反
応をできるだけ小さくするために、TiNの頂部層48
を十分に薄くすることができ、一方、TiNの底部層4
4を十分に厚くすることにより、金属積層体(金属化層
26/頂部層48/シード層46)と、下にある金属、
例えば、図10に示されたタングステン貫通孔プラグ3
6と、の間に起こり得る相互拡散を抑制することと電気
的移動に対する抵抗力とを得ることができる。頂部層4
8の薄さと(シード層の存在による)改良された性質と
のために、頂部層48は金属化層26と強くは反応しな
く、かつ金属化層のシート抵抗値は熱処理を行っても不
変のままである。さらに、頂部層48はシード層46と
も反応しない。このことは、図9のRBSに示されてい
る通りである。
適切に用いることもでき、そしてこのような変更実施例
の可能であることは、当業者にはすぐに分かるであろ
う。例えば、頂部層48は、TiW、TiWN、TiA
lN、TiSiN、Ta、またはTaNのような他の結
晶拡散障壁体部材で構成することもできる。底部層44
は、TiW、TiWN、TiAlN、TiSiN、T
a、TaN、またはTaSiNのような他の結晶または
他のアモルファス拡散障壁体部材で構成することもでき
る。基板は、誘電体(例えば、SiO2 、PETEO
S、BPSG)、金属(例えば、W、Au)、または半
導体(例えば、Si、GaAs)であることができる。
シード層46は、頂部層48の結晶構造に適切に整合す
る結晶構造を有する他の部材で構成することができる。
金属化層26は、アルミニウム、銅、およびそれらの合
金、または他の金属で構成することができる。拡散障壁
体3重層42は、基板22の全体の上の連続した膜とし
て、または沈着の後パターンに作成された膜として、1
マイクロメートル程度の寸法に構成することができる。
従来の拡散障壁体に比べて、熱処理を行っても金属化層
とその下にある拡散障壁体との反応が非常に小さくまた
は全くなく、その結果、金属化層のシート抵抗値の増大
が起こらない。したがって、装置の動作速度に熱処理が
及ぼす有害な影響がないという利点が、本発明により得
られる。
れたが、これらの説明は、本発明の範囲がこれらの実施
例に限定されることを意味するものではない。例示され
た実施例を種々に変更した実施例および種々に組み合わ
せた実施例、および本発明の他の実施例の可能であるこ
とは、前記説明から当業者にはすぐに分かるであろう。
したがって、このような変更実施例および修正実施例は
すべて、本発明の範囲内に包含されるものと理解されな
ければならない。
る。 (1) 底部金属層と、前記底部金属層に隣接したシー
ド金属層と、前記シード金属層に隣接し、かつ前記シー
ド層の結晶構造と類似の結晶構造を有する、頂部金属層
と、を有する、半導体ウエハのための拡散障壁体3重
層。 (2) 第1項記載の3重層において、前記底部層がT
iNで構成され、かつ前記シード層がTiで構成され、
かつ前記頂部層がTiNで構成される、前記3重層。 (3) 第1項記載の3重層において、前記底部層がT
iNで構成され、かつ前記シード層がアルミニウム・銅
合金で構成され、かつ前記頂部層がTiNで構成され
る、前記3重層。 (4) 基板と、前記基板に隣接した底部層と、前記底
部層に隣接したシード層と、前記シード層に隣接した頂
部層と、前記頂部層に隣接した金属化層と、を有する、
半導体ウエハ金属化構造体。 (5) 第1項記載の構造体において、前記底部層がT
iNと、TiWと、TiWNと、TiAlNと、TiS
iNと、Taと、TaNと、TaSiNとから成る群か
ら選定された金属である、前記構造体。 (6) 第4項記載の構造体において、前記シード層が
アルミニウムで構成される、前記構造体。 (7) 第6項記載の構造体において、前記シード層が
また重量で0.5ないし4パーセントの組成範囲の銅溶
質を有する、前記構造体。 (8) 第4項記載の構造体において、前記シード層が
銅で構成される、前記構造体。 (9) 第4項記載の構造体において、前記シード層が
チタンで構成される、前記構造体。 (10) 第4項記載の構造体において、前記シード層
が強い結晶性組織を有する金属で構成される、前記構造
体。 (11) 第4項記載の構造体において、前記シード層
が前記頂部層の結晶構造と類似の結晶構造を有する金属
で構成される、前記構造体。 (12) 第4項記載の構造体において、前記シード層
が前記頂部層の組織を増強する金属で構成される、前記
構造体。 (13) 第4項記載の構造体において、前記金属化層
がアルミニウムで構成される、前記構造体。 (14) 第13項記載の構造体において、前記金属化
層がまた重量で0.5ないし4パーセントの組成範囲の
銅溶質を有する、前記構造体。 (15) 第4項記載の構造体において、前記金属化構
造体の熱処理が前記金属化層と前記頂部層との間に反応
を誘起しない、前記構造体。 (16) 第3項記載の構造体において、前記頂部層が
TiNと、TiWと、TiWNと、TiAlNと、Ti
SiNと、Taと、TaNとから成る群から選定された
結晶性金属である、前記構造体。
階と、前記底部層の上にシード層を沈着する段階と、前
記シード層の上に頂部層を沈着する段階と、前記頂部層
の上に金属化層を沈着する段階と、を有する、半導体ウ
エハ金属化構造体を製造する方法。 (18) 第17項記載の方法において、前記底部層が
TiNと、TiWと、TiWNと、TiAlNと、Ti
SiNと、Taと、TaNと、TaSiNとから成る群
から選定された金属である、前記方法。 (19) 第17項記載の方法において、前記シード層
がアルミニウムで構成される、前記方法。 (20) 第19項記載の方法において、前記シード層
がまた重量で0.5ないし4パーセントの組成範囲の銅
溶質を有する、前記方法。 (21) 第17項記載の方法において、前記シード層
が銅で構成される、前記方法。 (22) 第17項記載の方法において、前記シード層
がチタンで構成される、前記方法。 (23) 第17項記載の方法において、前記シード層
が単結晶状である、前記方法。 (24) 第17項記載の方法において、前記シード層
が前記頂部層の結晶構造と類似の結晶構造を有する金属
で構成される、前記方法。 (25) 第17項記載の方法において、シード層を沈
着する前記段階が前記頂部層の組織を増強する、前記方
法。 (26) 第17項記載の方法において、前記ウエハを
加熱する前記段階が前記金属化層と前記頂部層との間の
反応を誘起しない、前記方法。 (27) 第17項記載の方法において、前記頂部層が
TiNと、TiWと、TiWNと、TiAlNと、Ti
SiNと、Taと、TaNとから成る群から選定された
結晶性金属である、前記方法。 (28) 第17項記載の方法において、前記底部層が
前記頂部層の厚さよりも小さな厚さを有する、前記方
法。
層44と、シード層46と、頂部層48とで構成され
る。前記拡散障壁体3重層42は、熱処理の際、金属化
層26と前記頂部層48との間の反応を防止し、それに
より、改良されたシート抵抗値と装置の改良された動作
速度とが得られる。
えた先行技術による半導体ウエハの横断面図。
後、金属化層が拡散障壁体と反応したことを示す横断面
図。
ラザフォード後方散乱スペクトロスコピイ(RBS)の
図。
続するために用いられる、先行技術による典型的な貫通
孔プラグ構造体の図。
層の一部分が拡散障壁体と反応したことを示す図。
る、先行技術による拡散障壁体の結晶構造の図。
部層の結晶構造の図。
る、熱処理を行う前と後のラザフォード後方散乱スペク
トロスコピイ(RBS)の図。
した構造体の図。
Claims (2)
- 【請求項1】 底部金属層と、 前記底部金属層に隣接したシード金属層と、 前記シード金属層に隣接し、かつ前記シード層の結晶構
造と類似の結晶構造を有する、頂部金属層と、を有す
る、半導体ウエハのための拡散障壁体3重層。 - 【請求項2】 基板の上に底部層を沈着する段階と、 前記底部層の上にシード層を沈着する段階と、 前記シード層の上に頂部層を沈着する段階と、 前記頂部層の上に金属化層を沈着する段階と、を有す
る、半導体ウエハ金属化構造体を製造する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US41247395A | 1995-03-28 | 1995-03-28 | |
US412473 | 1995-03-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08274173A true JPH08274173A (ja) | 1996-10-18 |
Family
ID=23633141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8072674A Pending JPH08274173A (ja) | 1995-03-28 | 1996-03-27 | 集積回路の金属化層の間の反応をできるだけ小さくするための拡散障壁体3重層 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5668411A (ja) |
EP (1) | EP0735586B1 (ja) |
JP (1) | JPH08274173A (ja) |
KR (1) | KR100425655B1 (ja) |
DE (1) | DE69625265T2 (ja) |
TW (1) | TW392256B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172077A (ja) * | 1995-12-20 | 1997-06-30 | Sony Corp | 半導体装置及びその製造方法 |
US6495461B2 (en) | 1997-09-12 | 2002-12-17 | Canon Kabushiki Kaisha | Process for forming amorphous titanium silicon nitride on substrate |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5641710A (en) * | 1996-06-10 | 1997-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post tungsten etch back anneal, to improve aluminum step coverage |
JPH1079481A (ja) * | 1996-09-05 | 1998-03-24 | Mitsubishi Electric Corp | 導電層接続構造およびその製造方法 |
US5770520A (en) * | 1996-12-05 | 1998-06-23 | Lsi Logic Corporation | Method of making a barrier layer for via or contact opening of integrated circuit structure |
US6110828A (en) * | 1996-12-30 | 2000-08-29 | Applied Materials, Inc. | In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization |
EP0854505A3 (en) * | 1997-01-21 | 1998-11-11 | Texas Instruments Incorporated | Process of depositing a TiN based film during the fabrication of a semiconductor device |
KR100243286B1 (ko) * | 1997-03-05 | 2000-03-02 | 윤종용 | 반도체 장치의 제조방법 |
EP0867940A3 (en) | 1997-03-27 | 1999-10-13 | Applied Materials, Inc. | An underlayer for an aluminum interconnect |
US6395629B1 (en) * | 1997-04-16 | 2002-05-28 | Stmicroelectronics, Inc. | Interconnect method and structure for semiconductor devices |
US6104525A (en) * | 1997-04-29 | 2000-08-15 | Daewoo Electronics Co., Ltd. | Array of thin film actuated mirrors and method for the manufacture thereof |
KR100445409B1 (ko) * | 1997-06-30 | 2004-11-06 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
KR100269302B1 (ko) * | 1997-07-23 | 2000-10-16 | 윤종용 | 반도체장치의금속배선및그형성방법 |
JP3304836B2 (ja) * | 1997-08-07 | 2002-07-22 | シャープ株式会社 | 透過型電子顕微鏡による反応プロセス観察方法 |
JP3277855B2 (ja) * | 1997-08-27 | 2002-04-22 | ヤマハ株式会社 | 半導体装置の配線形成方法 |
US6136682A (en) * | 1997-10-20 | 2000-10-24 | Motorola Inc. | Method for forming a conductive structure having a composite or amorphous barrier layer |
US6120842A (en) * | 1997-10-21 | 2000-09-19 | Texas Instruments Incorporated | TiN+Al films and processes |
US6117793A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Using silicide cap as an etch stop for multilayer metal process and structures so formed |
US6410986B1 (en) * | 1998-12-22 | 2002-06-25 | Agere Systems Guardian Corp. | Multi-layered titanium nitride barrier structure |
JP3495955B2 (ja) * | 1999-03-26 | 2004-02-09 | シャープ株式会社 | 半導体メモリ装置及びその製造方法 |
US6436839B1 (en) * | 1999-06-01 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Increasing programming silicide process window by forming native oxide film on amourphous Si after metal etching |
US6365511B1 (en) * | 1999-06-03 | 2002-04-02 | Agere Systems Guardian Corp. | Tungsten silicide nitride as a barrier for high temperature anneals to improve hot carrier reliability |
JP3562628B2 (ja) * | 1999-06-24 | 2004-09-08 | 日本電気株式会社 | 拡散バリア膜、多層配線構造、およびそれらの製造方法 |
US6339258B1 (en) | 1999-07-02 | 2002-01-15 | International Business Machines Corporation | Low resistivity tantalum |
US6413858B1 (en) * | 1999-08-27 | 2002-07-02 | Micron Technology, Inc. | Barrier and electroplating seed layer |
US6350667B1 (en) | 1999-11-01 | 2002-02-26 | Taiwan Semiconductor Manufacturing Company | Method of improving pad metal adhesion |
US6191023B1 (en) | 1999-11-18 | 2001-02-20 | Taiwan Semiconductor Manufacturing Company | Method of improving copper pad adhesion |
DE19958200B4 (de) * | 1999-12-02 | 2006-07-06 | Infineon Technologies Ag | Mikroelektronische Struktur und Verfahren zu deren Herstellung |
KR100515076B1 (ko) * | 1999-12-17 | 2005-09-16 | 주식회사 하이닉스반도체 | 반도체 소자의 확산방지막 형성 방법 |
US6916398B2 (en) * | 2001-10-26 | 2005-07-12 | Applied Materials, Inc. | Gas delivery apparatus and method for atomic layer deposition |
AU2002247566B2 (en) * | 2001-11-30 | 2005-05-05 | Silverbrook Research Pty Ltd | Differential stress reduction in thin films |
AU2005203476B2 (en) * | 2001-11-30 | 2005-11-03 | Silverbrook Research Pty Ltd | Formation of a crystalline thin film structure |
AUPR919701A0 (en) * | 2001-11-30 | 2001-12-20 | Silverbrook Research Pty. Ltd. | Method and apparatus (mems18) |
US7067424B2 (en) * | 2001-12-19 | 2006-06-27 | Koninklijke Philips Electronics N.V. | Method of manufacturing an electronic device |
KR20030058043A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
DE10219115A1 (de) | 2002-04-29 | 2003-11-13 | Infineon Technologies Ag | Verfahren zum Füllen eines Kontaktlochs und integrierte Schaltungsanordnung mit Kontaktloch |
KR20030089756A (ko) * | 2002-05-18 | 2003-11-28 | 주식회사 하이닉스반도체 | 삼원계 확산배리어막의 형성 방법 및 그를 이용한구리배선의 형성 방법 |
KR100555514B1 (ko) * | 2003-08-22 | 2006-03-03 | 삼성전자주식회사 | 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법 |
US20050087788A1 (en) * | 2003-10-22 | 2005-04-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
JP4718962B2 (ja) | 2005-10-07 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100726091B1 (ko) * | 2006-08-28 | 2007-06-08 | 동부일렉트로닉스 주식회사 | 금속 배선 및 이의 제조 방법 |
KR100807065B1 (ko) * | 2006-12-27 | 2008-02-25 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
JP5725073B2 (ja) | 2012-10-30 | 2015-05-27 | 三菱電機株式会社 | 半導体素子の製造方法、半導体素子 |
JP2015046454A (ja) * | 2013-08-28 | 2015-03-12 | キヤノン株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
US5008216A (en) * | 1988-10-03 | 1991-04-16 | International Business Machines Corporation | Process for improved contact stud structure for semiconductor devices |
US5093710A (en) * | 1989-07-07 | 1992-03-03 | Seiko Epson Corporation | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same |
US5231053A (en) * | 1990-12-27 | 1993-07-27 | Intel Corporation | Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device |
JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
US5345108A (en) * | 1991-02-26 | 1994-09-06 | Nec Corporation | Semiconductor device having multi-layer electrode wiring |
JPH04280425A (ja) * | 1991-03-07 | 1992-10-06 | Sony Corp | 配線形成方法 |
US5270254A (en) * | 1991-03-27 | 1993-12-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit metallization with zero contact enclosure requirements and method of making the same |
JP2811131B2 (ja) * | 1991-04-26 | 1998-10-15 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
US5118385A (en) * | 1991-05-28 | 1992-06-02 | Microelectronics And Computer Technology Corporation | Multilayer electrical interconnect fabrication with few process steps |
US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
US5275973A (en) * | 1993-03-01 | 1994-01-04 | Motorola, Inc. | Method for forming metallization in an integrated circuit |
JPH06268083A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | 半導体装置の配線 |
US5420072A (en) * | 1994-02-04 | 1995-05-30 | Motorola, Inc. | Method for forming a conductive interconnect in an integrated circuit |
US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
-
1996
- 1996-03-26 KR KR1019960008273A patent/KR100425655B1/ko not_active IP Right Cessation
- 1996-03-26 DE DE69625265T patent/DE69625265T2/de not_active Expired - Lifetime
- 1996-03-26 EP EP96104793A patent/EP0735586B1/en not_active Expired - Lifetime
- 1996-03-27 JP JP8072674A patent/JPH08274173A/ja active Pending
- 1996-04-29 TW TW085105067A patent/TW392256B/zh not_active IP Right Cessation
- 1996-07-23 US US08/685,159 patent/US5668411A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172077A (ja) * | 1995-12-20 | 1997-06-30 | Sony Corp | 半導体装置及びその製造方法 |
US6495461B2 (en) | 1997-09-12 | 2002-12-17 | Canon Kabushiki Kaisha | Process for forming amorphous titanium silicon nitride on substrate |
Also Published As
Publication number | Publication date |
---|---|
DE69625265T2 (de) | 2003-09-04 |
EP0735586B1 (en) | 2002-12-11 |
DE69625265D1 (de) | 2003-01-23 |
TW392256B (en) | 2000-06-01 |
US5668411A (en) | 1997-09-16 |
KR960035840A (ko) | 1996-10-28 |
EP0735586A2 (en) | 1996-10-02 |
KR100425655B1 (ko) | 2004-06-26 |
EP0735586A3 (en) | 1997-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08274173A (ja) | 集積回路の金属化層の間の反応をできるだけ小さくするための拡散障壁体3重層 | |
US6339020B1 (en) | Method for forming a barrier layer | |
US4937652A (en) | Semiconductor device and method of manufacturing the same | |
US5700718A (en) | Method for increased metal interconnect reliability in situ formation of titanium aluminide | |
JP3353874B2 (ja) | 半導体装置及びその製造方法 | |
EP0480409A1 (en) | Method of fabricating a Ti/TiN/Al contact, with a reactive sputtering step | |
JP3422055B2 (ja) | 半導体装置の電極配線 | |
US20070032075A1 (en) | Deposition method for wiring thin film | |
US20030008494A1 (en) | Multi-step planarizing method for forming a patterned thermally extrudable material layer | |
JP2000049162A (ja) | 半導体装置の製造方法 | |
US6267821B1 (en) | Substrate clamp design for minimizing substrate to clamp sticking during thermal processing of thermally flowable layers | |
US5013526A (en) | Superconducting alloys comprising tungsten, molybdenum, silicon and oxygen | |
JP3021996B2 (ja) | アルミニウム配線およびその形成方法 | |
CA1238429A (en) | Low resistivity hillock free conductors in vlsi devices | |
US6045892A (en) | Metal wiring structures for integrated circuits including seed layer | |
JPH10209156A (ja) | 半導体装置及びその形成方法 | |
JP2004525257A (ja) | ウエハ・バイアスを用いて低温アルファ・タンタル薄膜を得る方法 | |
US6365514B1 (en) | Two chamber metal reflow process | |
JPH03262127A (ja) | 半導体装置の製造方法 | |
JP3221397B2 (ja) | 半導体装置の製造方法 | |
US7781849B2 (en) | Semiconductor devices and methods of fabricating the same | |
JP3346794B2 (ja) | 半導体装置及びその形成方法 | |
KR100454629B1 (ko) | 반도체소자의도전배선형성방법 | |
JPH07130849A (ja) | 半導体装置及びその製造方法 | |
KR100250954B1 (ko) | Tasinx 확산 방지막의 제조방법과 그를 이용한 반도체 소자의 접촉접합 및 다층금속 배선 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080408 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080508 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080513 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080609 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080819 |