JP5725073B2 - 半導体素子の製造方法、半導体素子 - Google Patents

半導体素子の製造方法、半導体素子 Download PDF

Info

Publication number
JP5725073B2
JP5725073B2 JP2013080609A JP2013080609A JP5725073B2 JP 5725073 B2 JP5725073 B2 JP 5725073B2 JP 2013080609 A JP2013080609 A JP 2013080609A JP 2013080609 A JP2013080609 A JP 2013080609A JP 5725073 B2 JP5725073 B2 JP 5725073B2
Authority
JP
Japan
Prior art keywords
layer
substrate
metal
metal layer
electroless plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013080609A
Other languages
English (en)
Other versions
JP2014112634A (ja
Inventor
大介 津波
大介 津波
西沢 弘一郎
弘一郎 西沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013080609A priority Critical patent/JP5725073B2/ja
Priority to TW102129761A priority patent/TWI492280B/zh
Priority to KR1020130100888A priority patent/KR101542765B1/ko
Priority to US14/010,627 priority patent/US9048295B2/en
Priority to CN201310518846.XA priority patent/CN103789764B/zh
Publication of JP2014112634A publication Critical patent/JP2014112634A/ja
Application granted granted Critical
Publication of JP5725073B2 publication Critical patent/JP5725073B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1653Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/617Crystalline layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1651Two or more layers only obtained by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C23C18/36Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54Contact plating, i.e. electroless electrochemical plating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D15/00Electrolytic or electrophoretic production of coatings containing embedded materials, e.g. particles, whiskers, wires
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • C25D3/14Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
    • C25D3/16Acetylenic compounds
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/12Electroplating: Baths therefor from solutions of nickel or cobalt
    • C25D3/14Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
    • C25D3/18Heterocyclic compounds
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/50Electroplating: Baths therefor from solutions of platinum group metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • H01L21/4875Connection or disconnection of other leads to or from bases or plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、放熱体又は電極として機能する金属を基板上に形成する半導体素子の製造方法、及びその製造方法で製造された半導体素子に関する。
非特許文献1には、基板と基板の上に形成されたCu層の間に、例えば真空蒸着法などの真空成膜法によりCu拡散防止層を形成した半導体素子が開示されている。真空成膜法では種々の金属を形成できる。例えば、真空成膜法により、TaでCu拡散防止層を形成しCu拡散防止効果を高めることができる。
特許文献1には、GaAs基板の上に無電解めっき法でPdめっき層を形成する技術が開示されている。このPdめっき層の上にCuなどで金属層を形成することも開示されている。
特開2011−165810号公報 特開2005−336600号公報
Chun-Wei CHANG et al. JJAP Vol. 46, No. 4A, 2007, pp.1409-1414.
非特許文献1に開示のように真空成膜法でCu拡散防止層を形成する場合、真空成膜法が異方性を有する成膜方法であるため、Cu拡散防止層の被覆性(被覆率)が不十分になりやすい。特に、真空成膜法では、凹凸を有する基板に対して被覆性の高い成膜ができない問題があった。Cu拡散防止層の被覆性が悪いと、基板とCu層が直接接する部分が生じ、この部分でCu層のCuが基板へ拡散してしまう問題があった。
特許文献1に開示の技術では、無電解めっき法で形成されたPdめっき層のCu拡散防止効果が十分ではなく、金属層のCuが基板にまで拡散してしまい半導体素子の特性に影響を与える問題があった。
本発明は、上述のような課題を解決するためになされたもので、基板と金属層の間に被覆性が良い層を有し、この層で金属層の成分であるCuなどが基板へ拡散することを抑制できる半導体素子の製造方法、及び半導体素子を提供することを目的とする。
本願の発明に係る半導体素子の製造方法は、金属イオンを含む液体に基板を浸漬して該基板の表面に金属キャタリストを付着させる工程と、該金属キャタリストが付着した該基板を無電解めっき液に浸漬して該基板に無電解めっき層を形成する工程と、該基板を電解めっき液に浸漬して、該無電解めっき層を給電層として該無電解めっき層の上に電解めっき層を形成する工程と、該電解めっき層の上にCu又はAgで金属層を形成する工程と、を備える。そして、該電解めっき層は、該金属層とは異なる材料で形成され、該電解めっき液にはGe化合物が含まれる。
本願の発明に係る半導体素子は、基板と、該基板の上に形成された第1金属層と、該第1金属層の上に形成されたGeを含む第2金属層と、該第2金属層の上にCu又はAgで形成された金属層と、を備えている。そして、該第2金属層の結晶粒の粒径は、該第1金属層の結晶粒の粒径より大きいことを特徴とする。
本発明によれば、拡散防止層をめっき法で形成するので拡散防止層の被覆性は良好であり、しかも、拡散防止層の一部に電解めっき層を有するので金属層の成分であるCuなどが基板へ拡散することを抑制できる。
本発明の実施の形態1に係る半導体素子の断面図である。 蒸着で形成された層とめっきで形成された層の被覆性の違いを示す断面図である。 無電解めっき層が加熱されると微細結晶化することを示すグラフである。 Pdで形成した無電解めっき層が合金化したことを示すグラフである。 基板に凹部が形成された半導体素子の断面図である。 基板に凹部が形成された半導体素子の断面図である。 基板に凸部が形成された半導体素子の断面図である。 基板に凸部が形成された半導体素子の断面図である。 基板にスルーホールが形成された半導体素子の断面図である。 本発明の実施の形態2に係る半導体素子の断面図である。 3つのサンプルについて、Cu拡散防止効果を比較したグラフである。 本発明の実施の形態3に係る半導体素子の断面図である。 本発明の実施の形態4に係る半導体素子の製造方法の最初の工程で電極が形成された後の基板の断面図である。 支持基板を貼り付けた基板を示す断面図である。 ビアホールを形成した基板の断面図である。 放熱電極を形成した基板の断面図である。 図16の破線部の拡大図である。 本発明の実施の形態5に係る半導体素子の断面図である。 2つのサンプルについて、Cu拡散防止効果を比較したグラフである。
本発明の実施の形態に係る半導体素子の製造方法、及び半導体素子について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体素子の断面図である。この半導体素子は、GaAsで形成された基板10を有している。基板10の上にはPd−Ga−As層12が形成されている。さらに、基板10の上にはPd−Ga−As層12を介して第1金属層が形成されている。第1金属層はNiPを材料とする無電解めっきで形成されているので、無電解めっき層14と称する。
第1金属層(無電解めっき層14)の上には、第2金属層が形成されている。第2金属層は電解めっきで形成されているので電解めっき層16と称する。電解めっき層16はPdで形成されているが、Ru、Pt、又はRhのいずれかで形成してもよい。そして、第2金属層(電解めっき層16)の結晶粒の粒径は、第1金属層(無電解めっき層14)の結晶粒の粒径より大きくなっている。なお、無電解めっき層14と電解めっき層16はまとめて拡散防止層17と称することがある。ところで、第1金属層上にAuめっき層を形成した上でこのAuめっき層上に第2金属層を形成してもよい。この場合、第1金属層と第2金属層の間にAuめっき層が形成されることになる。これにより、第2金属層のクラックを防止でき、かつ第2金属層と第1金属層をAuめっき層で密着させることができる。Auめっき層は、例えば置換Auめっき液を用いて形成できるが、めっき液の種類は限定されない。また、Auめっき層の層厚は例えば50nm程度であるが、それ以下でも良い。
第2金属層(電解めっき層16)の上には、Cuで金属層18が形成されている。金属層18の厚さは例えば1〜5μm程度である。Pd−Ga−As層12、無電解めっき層14、電解めっき層16、及び金属層18は半導体素子の放熱性を高めたり、電気的なコンタクトを取ったりするために形成されている。これらの層の中で、Cuで形成された金属層18は放熱性に優れかつ電気抵抗率が低いので、Pd−Ga−As層12、無電解めっき層14、電解めっき層16、及び金属層18のなかで金属層18を最も厚く形成すると好ましい。
次に、本発明の実施の形態1に係る半導体素子の製造方法を説明する。まず、金属イオンを含む液体に基板10を浸漬して基板10の表面に金属キャタリストを付着させる。金属イオンを含む液体は、例えば塩化パラジウム溶液などのPdイオンを含むPd活性化液である。Pd活性化液のPd濃度は例えば0.1〜1.0g/L程度である。基板10を、20〜30℃のPd活性化液に1〜5分程度浸漬しつつ、Pd活性化液を攪拌することで、金属キャタリストを付着させる。そうすると、金属キャタリスト(Pdキャタリスト)と基板10の成分が反応して、Pd−Ga−As層12が形成される。なお、Pd−Ga−As層12の中に金属キャタリスト12aが存在している。
Pd活性化液のPd濃度又は液温によりPdキャタリストの付着量や均一性が変化するので、これらを適正に調整して、界面の付着力及び表面モフォロジの適正化、及び膜浮き防止を図る必要がある。
次いで、金属キャタリストが付着した基板10を無電解めっき液に浸漬して基板に無電解めっき層14を形成する。無電解めっき液は、例えば硫酸ニッケルに還元剤の次亜リン酸ナトリウム、及び錯化剤の有機酸を加えた溶液である。溶液中のNi濃度は1〜1.5g/L程度である。溶液中のP濃度は、無電解めっき層14中のP含有量が8〜10%程度となるように調整すると、純粋なNi層よりも耐食性を向上させることができる。基板10を無電解めっき液に浸漬しているときは、無電解めっき液の温度を60−80℃としつつ無電解めっき液を攪拌する。
次いで、基板10を電解めっき液に浸漬して、無電解めっき層14を給電層として無電解めっき層14の上にPdで電解めっき層16を形成する。具体的には、基板10を電解めっき液に浸漬して、無電解めっき層14をカソードとし、外部の白金被覆チタン電極をアノードとして、カソード−アノード間に電流を流す。電解めっき液は、例えばジアンミンジクロロパラジウム(II)PdCl2(NH3)2などのパラジウム塩、及びNH4Clなどの電導性塩を含む溶液である。溶液中のPd濃度は、例えば0.1〜0.5%程度である。基板10を電解めっき液に浸漬しているときは、電解めっき液の温度を40〜60℃とする。なお、電解めっき層16はPdで形成されるため、電解めっき層16はCuで形成された金属層18とは異なる材料で形成されている。
次いで、電解めっき層16の上にCuで金属層18を形成する。具体的には、基板10をCuめっき液に浸漬して、電解めっき層16をカソードとして、外部のリン銅電極をアノードとしてカソード−アノード間に電流を流す。Cuめっき液は例えば硫酸銅、硫酸、塩素イオン、又は有機系添加剤を含む溶液である。塩素イオンを用いる場合は塩酸をめっき浴に入れることで濃度調整できる。
GaAsで形成された基板10へ金属層18のCuが侵入すると、そのCuは低温であっても高い拡散速度で基板10中を拡散し、しかも基板10中で深いアクセプタ準位を形成する。従って基板10にCuが拡散すると半導体素子の特性が不安定になる。これを防止するために本発明の実施の形態1に係る半導体素子では、基板10と金属層18の間に拡散防止層17を形成している。
拡散防止層17には、金属層18と基板10の間に確実に拡散防止層17が形成できるように「高い被覆性」を有することと、「拡散防止効果が高い膜質」であることが要求される。まず、本発明の実施の形態1に係る拡散防止層17が「高い被覆性」を有することを説明する。
図2は、蒸着で形成された層とめっきで形成された層の被覆性の違いを示す断面図である。図2Aは、開口30Aを有する基板30に対して蒸着法により層32を形成した場合の断面図である。図2Bは、開口30Aを有する基板30に対してめっき法で層34を形成した場合の断面図である。図2Aと図2Bを比較すると、めっき法で形成した層34の被覆性が優れていることが分かる。具体的には、蒸着法で形成した層32は開口30Aの側壁部分で段切れが発生するが、めっき法で形成した層34は被覆性がよい。
このように、めっき法は、蒸着法、スパッタ法、CVD法、又はイオンプレーティング法などの成膜方法と比較して、被覆性の高い膜を形成できる成膜方法である。本発明の実施の形態1では、無電解めっき層14と電解めっき層16をめっき法で形成したため、拡散防止層17は「高い被覆性」を有する。よって、金属層18と基板10の間に確実に拡散防止層17を形成することができる。
次に、拡散防止層17は「拡散防止効果が高い膜質」で形成されたことを説明する。金属層18のCuは、主として粒界拡散によって拡散する。従って、拡散防止層17は粒界のない非晶質で形成することが好ましい。しかしながら、本願の発明者が鋭意研究を進めたところ、無電解めっき層14は形成直後は粒界のない非晶質であり粒界拡散を抑制できるものとなっているが、200℃程度の熱処理により微細結晶化が進む事が分かった。
図3は、無電解めっき層が加熱されると微細結晶化することを示すグラフである。図3Aは熱処理前のサンプルについてのX線回折の結果である。サンプルは、GaAs基板の上に300nmの層厚のPdで無電解めっき層を形成した後、この無電解めっき層の上に100nmの層厚のNiPで無電解めっき層を形成したものである。図3Aによれば、回折ピークがブロードであることから、無電解めっき層は形成直後は非晶質であることが分かる。
図3Bは、このサンプルに250℃の熱処理を4時間施した後のX線回折の結果である。図3Bでは複数のピークが見られるため、無電解めっき層が結晶化したと考えられる。従って、無電解めっき層14は粒径の小さな結晶粒の集合となるので粒界が多く、Cuの拡散防止効果が低いことが分かった。
これに対し、電解めっき法で形成した電解めっき層16は、無電解めっき層14よりも粒径の大きな結晶粒を有している。そのため、電解めっき層16は、無電解めっき層14と比較して粒界が少なくCuの拡散防止効果が高い層となっている。また、電解めっき層16の粒界が少ないので、電解めっき層16を構成する原子自身が熱処理により他の層に拡散することを抑制できる。このように電解めっき層16の熱的安定性が高いことは、Cuの拡散防止効果の向上に繋がる。従って、拡散防止層17は、電解めっき層16を含んでいることにより「拡散防止効果の高い膜質」を有している。
前述のとおり、無電解めっき層14は粒界が多い層となるので、Cuの拡散防止効果は弱い。しかし、無電解めっき層14は電解めっき層16形成時の給電層として機能している。つまり、基板10は導電性が低いので基板10に直接電解めっき層を形成することはできないが、基板10に無電解めっき層14を形成しておくとこれを給電層として電解めっき層16を形成できるようになる。また、無電解めっき層14は、基板10と金属層18との密着性を高める密着層としても機能している。
ところで、無電解めっき層14は非常に薄いPd−Ga−As層12を介して基板10に接するので、熱処理により無電解めっき層14の成分と基板10の成分が混合して合金を形成するおそれがある。図4は、Pdで形成した無電解めっき層が合金化したことを示すグラフである。サンプルは、GaAs基板上に100nmの層厚のPdで無電解めっき層を形成した後に、窒素雰囲気下で250℃の熱処理を4時間実施して形成した。そしてこのサンプルについて、デプスオージェ分光法により深さ方向の元素分析を行った。
図4より、無電解めっき層としてPdを用いると、無電解めっき層にGaAsが拡散し、GaAsとの合金を形成しやすいことが分かる。このような合金形成を回避するためには、基板10がGaAsの場合は、無電解めっき層14はPdよりもNiPで形成することが好ましい。
本発明の実施の形態1に係る半導体素子では基板10は平坦な表面を有するが、本発明はこれに限定されない。つまり、基板10は表面に凹部、凸部又はスルーホールを備えていてもよい。図5は、基板30に凹部30Bが形成された半導体素子の断面図である。図6は、基板30に凹部30Cが形成された半導体素子の断面図である。図7は、基板30に凸部30Dが形成された半導体素子の断面図である。図8は、基板30に凸部30Eが形成された半導体素子の断面図である。図9は、基板30にスルーホール30Fが形成された半導体素子の断面図である。
基板の表面の凹部、凸部、又はスルーホールは、反応性イオンエッチング又はプラズマエッチング等のドライエッチング、あるいは酸又はアルカリなどによるウェットエッチングにより形成する。特にウェットエッチングの場合にはサイドエッチングが生じやすい。また、ウェットエッチング液によっては、結晶面方位間や結晶材料間でのエッチング速度差により、被エッチング物が逆メサ形状や順メサ形状となる。
このような場合に蒸着などの異方性を有する成膜方法では均一な層の形成は困難である。しかし本発明の実施の形態1に係る半導体素子の製造方法によればめっき法で拡散防止層17を形成するので、基板の表面に凹部、凸部、又はスルーホールがある場合に被覆性の高い拡散防止層17の形成が可能である。
金属層18をCuで形成すると、金属層18をAuなどの貴金属で形成したときと比較して低コスト化できる。しかし、金属層18はCuでなくAgで形成してもよい。Agは電気伝導度及び熱伝導度が金属中で最も高いため、金属層18にAgを用いると優れた電気伝導度および放熱性を有する半導体素子を製造することができる。なお、金属層をCuで形成する場合もAgで形成する場合も、金属層の製造方法に限定はなく、蒸着、スパッタ、又はめっき法などで形成してもよい。ところで、凹部を有する基板にCu(金属層18)を形成する場合には、平坦な部分に比べて凹部に選択的にCuを成長させ、Cuで凹部を埋め込んでも良い。この場合には電解めっき法を用いる事が好ましい。めっき液として用いる硫酸銅浴には、例えば硫酸、塩素イオン、及び有機系添加剤を用いる。添加剤としては、促進剤(アクセレター又はブライトナー)、抑制剤(サプレッサ又はキャリヤ)、又は平滑剤(レベラー)を使用する。
基板表面の濡れ性が悪い場合には、金属キャタリストを付着させる前に、基板10に対し酸素アッシング処理又はオゾンアッシング処理などの前処理を施すと良い。さらに、拡散防止層17と基板10の密着性を高めるために、表面酸化膜除去効果のある酸やアルカリ溶液で基板10の洗浄を行ってもよい。表面酸化膜を除去するためには、Si基板又はSiC基板に対してはフッ酸系薬液による処理が好ましく、GaAs基板やGaN基板に対しては塩酸系薬液による処理が好ましい。InP基板に対しては硫酸系薬液又はフッ酸系薬液による処理が好ましい。
無電解めっき層14は、Ni、Co、Pd、Cu、Ag、Au、Pt、Sn、Ru、若しくはRh、又はNiB、NiCoWP、NiMoP、CoP、CoNiP、CoWP、CoSnP、CoZnP、若しくはCoMnPなどの合金めっきで形成してもよい。合金めっきは、耐腐食性を向上させるなど単体金属とは異なる性質を有する。
無電解めっき液は、ニッケル塩、還元剤、緩衝剤、錯化剤、及び安定剤等で構成されている。無電解Niめっき液の構成成分を説明すると、ニッケル塩として硫酸ニッケルなどの硫酸塩、塩化物、酢酸塩、炭酸塩、又はスルファミン酸塩などを使用する。また、還元剤として、ホスフィン酸ナトリウム(NaH2PO2・H2O)、又はジメチルアミンボラン(DMAB)などを使用する。緩衝剤としては、ギ酸、若しくは酢酸等のモノカルボン酸、又はそのアルカリ金属塩を使用する。錯化剤としては、クエン酸などの有機酸の他、エチレンジアミン四酢酸(EDTA)、又はアンモニア等を使用してもよい。
無電解Pdめっき液としては、パラジウム塩として、塩化パラジウムを使用したものが多い。代表的な還元剤としてホスフィン酸塩を錯化剤としたエチレンジアミン四酢酸(EDTA)等がある。
無電解Auめっき液は、下地金属との置換による置換Auめっき液と、還元剤を用いて金被膜を析出させる自己触媒Auめっき液の2種類に大別される。置換Auめっき液としては、亜硫酸金ナトリウムに、錯化剤として亜硫酸塩、メルカプトコハク酸、及びエチレンジアミン四酢酸(EDTA)などを加えたものを用いる。また、めっき中の金属イオンの安定化のため、キレート剤を添加することがある。キレート剤としては、水に可溶性のものであればその種類は限定されず、例えば硫酸タリウム、硝酸タリウム、酸化タリウム、塩化タリウム、又はマロン酸タリウム等のタリウム化合物が用いられる。
自己触媒Auめっき液としては、シアン化金第一カリウム(KAu(CN)2)又はシアン化金第二カリウム(KAu(CN)4)等によるシアン化金錯体に、テトラヒドロホウ酸カリウム又はジメチルアミンボラン(DMAB)を還元剤として加えた強アルカリ性のめっき浴を用いる。
無電解Cuめっき液としては、銅イオンを供給する金属塩として硫酸銅が用いられており、還元剤としては主にホルムアルデヒドが用いられている。ホルムアルデヒド以外の還元剤としては、トラヒドロホウ酸カリウム、ジメチルアミンボラン、又はグリオキシル酸などがある。また、めっき速度を高めるために強アルカリ性のめっき浴が用いられている。PH調整剤として、水酸化ナトリウム、水酸化カリウム、又は水酸化リチウム等が用いられている。
強アルカリ性のめっき浴では、めっき浴中に水酸化物として銅イオンが沈殿しやすく、これを防止するための錯化剤として、ロシェル塩、EDTA、グリセロール、メソーエリトリトール、アドニトール、D-マンニトール、D-ソルビトール、ズルシトール、イミノ二酢酸、トランス-1,2-シクロヘキサンジアミン四酢酸、トリエタノールアミン、又はエチレンジアミンなどを用いる。めっき液の分解などの浴安定性低下は、主にCuO2の不均化反応(CuO2+H2O→Cu+Cu2++2OH−)によってできた液中の銅粉によって引き起こされるため、対策としてめっき液を空気攪拌したり、安定剤を加えたりする。
安定剤としては、1価の銅と優先的に錯形成するシアン化物、チオ尿素、ビピリジル、O-フェナントロリン、又はネオクプロインなどを用いる。めっき浴の安定性を損なわずにめっき速度を向上させるために、8-ヒドロキシ-7-ヨード-5-キノリンスルホン酸のような促進剤を添加する。
無電解Ptめっき液としては、白金塩としてジニトロジアンミン白金、又はテトラニトロ白金酸カリウムなど、還元剤としてヒドラジン、安定剤としてヒドロキシルアミン塩などを用いる。
無電解Rhめっき液としては、ロジウム塩として亜硝酸アミンロジウム、塩化ロジウムアミン、アンモニウムジ(ピリジン−2,6−ジカルボキシレート)ロジウム(III)、酢酸ロジウム、又は塩化ロジウムなど、還元剤としてヒドラジン、又はテトラヒドロホウ酸ナトリウムなどを用い、アンモニアなどを添加してアルカリ性のめっき浴として使用する。
無電解Ruめっき液としては、ルテニウム塩としてテトラアンミンジアクアルテニウムリン酸塩、又は硫酸ルテニウムなど、還元剤としてテトラヒドロホウ酸ナトリウムなどを用い、アンモニアなどによるアルカリ性めっき浴や硫酸などによる酸性めっき浴を用いる。
無電解Coめっき液としては、硫酸コバルトとホスフィン酸ナトリウムを基本として、錯化剤にクエン酸塩、酒石酸塩、又はピロリン酸塩などを用いる。
電解めっき可能な金属としては、Zn、Ir、In、Cd、Au、Ag、Cr、Co、Sn、Fe、Cu、Pb、Ni、Pt、Pd、Bi、Mn、Mo、Rh、又はRuなどがある。電解めっき層16の形成方法は特に限定されず、例えば、直流めっき法、パルスめっき法、又はリバースパルスめっき法などを用いる。電解めっき液は、金属塩、電導度塩、アノード溶解促進剤、錯化剤、及び添加剤などから構成される。なお、基板にビア構造を有する場合には、パルスめっき法又はリバースパルスめっき法を用いる事で、直流めっき法に比べて被覆性を向上させる事ができる。
電解Niめっき液としては、ワット浴、全塩化物浴、スルファミン酸浴、又はウッド浴などの酸性浴を用いる。ワット浴には、硫酸ニッケル、塩化ニッケル、及びホウ酸などが含まれている。全塩化物浴には、塩化ニッケルとホウ酸などが含まれている。また、スルファミン酸浴には、スルファミン酸ニッケル、塩化ニッケル、及びホウ酸などが含まれている。ウッド浴には塩化ニッケルと塩酸などが含まれている。
電解Niめっき液には、アノード溶解剤、PH緩衝剤、又は電着応力若しくは表面状態などを改善させる添加剤が含まれることがある。添加剤としては、サッカリン、ナフタレン(ジ、トリ)スルホン酸ナトリウム、スルホンアミド、若しくはスルフィン酸などの1次光沢剤、又は1−4ブチンジオール、若しくはクマリンなどの2次光沢剤がある。ニッケルめっきに使用されるアノードは、純度が高いものが好ましく、めっき中にアノードスライムの生成がなく均一に溶解されるものが良い。アノード材料としては、電気ニッケル、デポラライズドニッケル、カーボナイズドニッケル、又は硫黄含有ニッケルなどがある。
電解Pdめっき液としては、パラジウム塩としてジアンミンジクロロパラジウム(II)PdCl2(NH3)2、電導性塩、及びpH緩衝剤としてNH4Cl、又はK2HPO4が用いられており、中性あるいはアルカリ性のアンミン錯体浴が使用されている。アノードは白金被覆チタン電極などの不溶解性アノードを使用する。第一光沢剤としてサッカリン、又は1,3,6-ナフタレントリスルホン酸などの有機化合物を添加したり、第二光沢剤としてクマリンなどの有機化合物を添加したりすることがある。
電解Ruめっき液としては、ルテニウム塩に硫酸ルテニウムを用い、スルファミン酸等による酸性めっき浴を用いる。
電解Ptめっき液としては、白金塩にシス-ジニトロジアミン白金を用いて、亜硝酸アンモニウム、亜硝酸ナトリウム、又はアンモニア水などを加えて、酸性から中性のめっき浴が用いられている。
電解Auめっき液としては、シアン化物浴と亜硫酸浴が主に用いられている。アルカリシアン化浴としては、例えば、金塩、シアン化金(I)カリウム、遊離シアン化物イオン源としてシアン化カリウム、電着性を向上させるための炭酸カリウム、及びpH緩衝剤のリン酸水素二カリウムを含む浴がある。一方、亜硫酸浴としては、例えば、金塩、亜硫酸金(I)ナトリウム、亜硫酸ナトリウム、及び亜リン酸などを含有し、pH8付近でめっきを行う浴がある。またAuめっき膜質の改善のために、タリウム化合物を微量に加えるたり、エチレンジアミンなどにより亜硫酸金(I)錯体の分解を抑制する安定剤を微量に加えたりする場合がある。
なお、添加剤の濃度管理には、ハルセル試験、CVS(サイクリック・ボルタンメトリ・ストリッピング)法などを用いる。
金属層18をCuで形成する場合には、硫酸銅浴、ピロリン酸銅浴、又はシアン化銅浴などの電解めっき液を用いることができる。半導体素子の製造には、硫酸銅浴が多く用いられている。硫酸銅浴は、CuSo4・5H2O、硫酸、塩素イオン、及び有機系添加剤で構成される場合が多い。特に、ビア構造をCuで埋め込む際には、促進剤(アクセレター又はブライトナー)、抑制剤(サプレッサ又はキャリヤ)、及び平滑剤(レベラー)を添加剤として使用することが多い。
促進剤はビア底に銅が優先的に成長することを促す効果があり、抑制剤は銅めっき表面に吸着することで、ビア外部での銅成長を抑制する効果がある。また平滑剤は、抑制剤と連動して、抑制剤の溶液中での動きを拡散律速にする事で、ビア外部での銅成長を抑制する効果がある。これらは塩素イオンと連動して機能を発揮するため、塩素イオンを含む添加剤の濃度管理は重要である。抑制剤としては、ポリエチレングリコール(PEG)に代表されるポリエーテル化合物が用いられている。促進剤としては、ビス(3-スルホプロピル)ジスルフィド(SPS)に代表されるスルホ基を有する有機硫黄化合物が用いられている。平滑剤としては、ヤーヌスグリーンB(JGB)に代表される4級化アミン化合物が用いられている。


金属層18を形成するための電解めっき浴の温度は、20〜30℃程度が良い。アノードは溶解性アノードが用いられる事が多いが、アノードスライム発生を抑制するため、含リン銅を用いることが好ましい。リン含有量は0.04〜0.06%程度が良い。
基板10は、GaAsに限らず、例えばSi、SiC、GaN、又はInPで形成してもよい。また、基板10上に少なくとも1層のエピタキシャル層を形成し、当該エピタキシャル層の上に拡散防止層17を形成しても良い。
基板10をGaAsなどの化合物半導体で形成した場合は、基板10と金属活性化液の反応性が良いので、基板と無電解めっき層との密着性を確保しやすい。しかしながら、基板10をSi系の材料で形成した場合は、基板10と金属活性化液との反応性が悪いので、基板10と無電解めっき層14との密着性を確保しづらい。そこで、基板表面にシリコン酸化膜を形成した後、バッファードフッ酸を混合した金属活性化液によるキャタリスト処理を行うとよい(特許文献2参照)。
金属活性化液(Pd活性化液)、無電解めっき液、又は電解めっき液をためる液槽は、液槽自身への成膜を抑制するため、耐熱性が高く、かつ成膜し難いホウケイ酸ガラス等からなるものを用いるとよい。基板をカセットに入れてめっき処理をする場合には、例えばペルフルオロアルコキシフッ素樹脂(PFA)などの耐薬品性を有する材料でカセットを製造するとよい。また、めっき処理時の撹拌子や、カセットを持つ際に使用するハンドルについても同様に耐薬品性を有するものを用いるとよい。
上記した変形例は、以後の実施の形態に係る半導体素子の製造方法、及び半導体素子にも応用できる。
実施の形態2.
本発明の実施の形態2に係る半導体素子の製造方法と半導体素子は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図10は、本発明の実施の形態2に係る半導体素子の断面図である。電解めっき層50はGeを含んでいる。
電解めっき層50は、酸化Geが添加された電解めっき液を用いて形成する。電解めっき液中の酸化Ge濃度は、Ge金属換算で0.1mg/L〜1000mg/Lのいずれかが好ましい。酸化Geが添加された電解めっき液を用いることにより電解めっき層50の形成時にめっき主金属(Pd)とGeが共析する。電解めっき層50中におけるGe濃度は、1ppm以上10000ppm以下が好ましい。
ここで、Geを含む電解めっき層を形成する効果について説明する。図11は、3つのサンプルについて、Cu拡散防止効果を比較したグラフである。サンプル1は、GaAs基板表面をPd活性化液にてキャタリスト処理した後、基板上に無電解めっき液にてNiP層(0.5μm)を形成し、無電解めっき液にてPd層(0.2μm)を形成し、電解めっき液にてCu層(金属層)(3μm)を形成し、無電解めっき液にてNiP層(0.5μm)を形成し、無電解めっき液にてPd層(0.2μm)を形成し、置換めっき液にてAu層(0.05μm)を形成したものである。つまり、サンプル1は、拡散防止層として無電解めっき層のみを有する。
サンプル2は、GaAs基板表面をPd活性化液にてキャタリスト処理した後、基板上に無電解めっき液にてNiP層(0.5μm)を形成し、電解めっき液にてPd層(0.2μm)を形成し、電解めっき液にてCu層(金属層)(3μm)を形成し、無電解めっき液にてNiP層(0.5μm)を形成し、電解めっき液にてPd層(0.2μm)を形成し、置換めっき液にてAu層を形成したものである。つまり、サンプル2は、拡散防止層として無電解めっき層と電解めっき層を有する。
サンプル3は、GaAs基板表面をPd活性化液にてキャタリスト処理した後、基板上に無電解めっき液にてNiP層(0.5μm)を形成し、酸化Geを添加した電解めっき液にてPd層(0.2μm)を形成し、電解めっき液にてCu層(金属層)(3μm)を形成し、無電解めっき液にてNiP層(0.5μm)を形成し、電解めっき液にてPd層(0.2μm)を形成し、置換めっき液にてAu層を形成したものである。つまり、サンプル3は、拡散防止層としてGeが添加された電解めっき層を有する。
サンプル1−3は、いずれもGaAs/NiP/Pd/Cu/NiP/Pd/Auの構造を有する(「/」の記号の右側は左側よりも上層である)。サンプル1はGaAs基板とCu層の間のNiP層とPd層がともに無電解めっきで形成されている。サンプル2は、GaAs基板とCu層の間に無電解めっきで形成されたNiP層と電解めっきで形成されたPd層を有している。サンプル3は、サンプル2とほぼ同じ組成であるが、Pd層にGeが添加されている点でサンプル2と異なっている。
これらのサンプルについて熱処理を施し、熱処理時間の経過とともにシート抵抗変化値がどのように変化するか検査した。シート抵抗変化値とは、(熱処理後のシート抵抗値/熱処理前のシート抵抗値)−1で算出される値を%表示したものである。従って、シート抵抗変化値は、熱処理前の膜のシート抵抗値に対する熱処理後の膜のシート抵抗値の増加率を表す。シート抵抗変化値は、3μmと厚く形成されかつ抵抗率の小さい金属層の影響が支配的である。熱処理により金属層内のCuがGaAs基板側へ拡散した場合には、金属層厚が減少しシート抵抗変化値が増加する。すなわち、拡散防止層の拡散防止効果が低ければシート抵抗変化値が増加し、拡散防止層の拡散防止効果が高ければシート抵抗変化値が低い値を保つ。
図11から、60時間程度の加熱でサンプル1のシート抵抗変化値が急増し、500時間程度の加熱でサンプル2のシート抵抗変化値が急増することが分かる。従って、これらのサンプルでは拡散防止効果が不十分である。なお、シート抵抗変化値が急増したサンプル1、2を走査型電子顕微鏡(SEM)で観察したところ、どちらのサンプルでも金属層(Cu層)が薄くなっていることを確認できた。
他方、サンプル3は1000時間の加熱後でもシート抵抗変化値が急増しないので、拡散防止効果が高いことが分かる。なお、500時間の熱処理を行った各サンプルについてオージェ電子分光法による元素分析を実施したところ、サンプル1ではGaAs基板にCuが拡散していたが、サンプル2、3ではGaAs基板へのCu拡散は見られなかった。従って、サンプル2、3の電解めっき層がCu拡散防止に貢献していることが分かる。
上記結果をまとめると、無電解めっき層よりも電解めっき層の方がCuの拡散防止効果が高く、電解めっき層にGeを添加する事でより高いCuの拡散防止効果が得られる。
前述のとおり、金属層18のCuは主として粒界拡散によって拡散する。従って、電解めっき層50のGeは、電解めっき層50の粒界を粒界拡散を抑制するように変質させていると考えられる。この変質の具体的なメカニズムは明らかでないが、電解めっき層50のGeが隣接する2つの結晶粒の方位差を小さくすることにより粒界の幅が狭くなっていたり、Ge自体が粒界に位置して粒界拡散を抑制していたりすることが考えられる。
なお、電解めっき層50にGeが含まれることにより、電解めっき層50の耐熱性を向上させることもできる。
本発明の実施の形態2に係る半導体素子の製造方法では、電解めっき液に酸化Geを添加した。しかし、電解めっき液に「電解めっき層の粒界を変質させる結晶調整剤として機能するGe化合物、As化合物、Se化合物、B化合物、P化合物、Te化合物、Sb化合物、Tl化合物、Pb化合物、又はS化合物」を添加することで、上記効果を得ることができる。Ge化合物としては、例えば上記のとおり酸化Geなどを用いることができる。As化合物としては、例えば亜ヒ酸カリウムなどを用いることができる。Se化合物としては、例えば亜セレン酸などを用いることができる。B化合物としては、例えばジメチルアミンボランなどを用いることができる。P化合物としては、例えば次亜リン酸ナトリウムなどを用いることができる。Te化合物としては、例えばテルル酸カリウムなどを用いることができる。Sb化合物としては、例えばアンチモン酸カリウムなどを用いることができる。Tl化合物としては、例えば、蟻酸タリウム、マロン酸タリウム、硫酸タリウム、又は硝酸タリウムなどを用いることができる。Pb化合物としては、例えばクエン酸鉛、硝酸鉛、又はアルカンスルホン酸鉛などを用いることができる。S化合物としては、例えばチオ硫酸ナトリウムなどを用いることができる。従って、電解めっき層50としては、Ge、As、Se、B、P、Te、Sb、Tl、Pb、又はSを含むものであれば、上記効果を得ることができる。また、電解めっき層50中におけるGe、As、Se、B、P、Te、Sb、Tl、Pb、又はSの濃度は、1ppm以上10000ppm以下が好ましい。
実施の形態3.
本発明の実施の形態3に係る半導体素子の製造方法と半導体素子は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図12は、本発明の実施の形態3に係る半導体素子の断面図である。この半導体素子は、最表面に表面保護層58を有している。
本発明の実施の形態3に係る半導体素子の製造方法について説明する。実施の形態1に示す方法で拡散防止層17と金属層18を形成した後に、金属層18の上に第1密着層52を形成する。第1密着層52は、基板10を無電解NiPめっき液に浸漬することで形成する。
第1密着層52の材料となるNiPは内部応力が高く、薄い基板に1μm以上形成すると基板反りを発生させるので、第1密着層52は1μm未満の膜厚にすると好ましい。なお、電解めっきでNiを形成すると膜厚が1μm以下でピンホールが発生しやすいが、無電解めっきでNiを形成すると膜厚が1μm以下においてもピンホールの少ない膜を形成できる。
次いで、電解めっきにより第1密着層52の上に表面拡散防止層54を形成する。具体的には、基板10を酸化Geを含むPdめっき液に浸漬する。そして、基板側をカソードとし、外部の白金被覆チタン電極をアノードとし、カソード-アノード間に電流を流して表面拡散防止層54を形成する。
次いで、表面拡散防止層54の上に第2密着層56を形成する。第2密着層56は、第1密着層52と同じ要領で形成する。次いで、第2密着層56の上に表面保護層58を形成する。具体的には基板10を置換Auめっき液に浸漬して、第2密着層56の上にAuで表面保護層58を形成する。置換Auめっき液は、例えば亜硫酸金ナトリウム、亜硫酸塩、又はキレート剤を含む溶液である。溶液中の金濃度は1〜5g/Lが好ましい。めっき浴の温度は60〜80℃程度が好ましい。
本発明の実施の形態3に係る半導体素子の最表面には、酸化されにくい材料であるAuで形成された表面保護層58が露出している。よって、金属層18の酸化及び腐食を防止し、半導体素子の耐湿性及び特性安定性を向上させることができる。また、半導体素子の最表面にはんだをつける場合、表面保護層58にAuを用いる事ではんだ濡れ性を向上させることができる。
さらに、金属層18の上に電解めっき法で表面拡散防止層54を形成したので、金属層18のCuが表面保護層58へ粒界拡散しづらくなっている。従って、金属層18と表面保護層58が合金反応を起こすことを防止できる。
表面拡散防止層54を形成することにより、高価なAuで形成された表面保護層58の層厚を低減できるため、コスト低減の効果がある。また、表面保護層58の上にAgペースト又はAuSnはんだなどでダイボンディングする場合にはボンディング時又はボンディング後の熱処理が必要となるので、金属層18のCuとボンディング材が合金化しボンディング剥がれを起こす懸念がある。しかし、本発明の実施の形態3に係る半導体素子によれば、表面拡散防止層54により当該合金化を抑制できる。
第1密着層52と第2密着層56の材料は、Ni系金属又はTi系金属であれば特に限定されない。また、金属層18と表面拡散防止層54の密着性が確保できていれば第1密着層52は不要であるし、表面拡散防止層54と表面保護層58の密着性が確保できていれば第2密着層56は不要である。
表面保護層58は、金属層18よりも酸化されづらい材料で形成されれば特に限定されない。そのため、表面保護層58は、例えば、Pt、Pd、又はRhなどの貴金属系の金属で形成してもよい。さらに、表面保護層58は、シリコン酸化層、シリコン窒化層、ポリイミド、又はBCBなどの絶縁体で形成してもよいし、シリコン等の半導体で形成してもよい。
表面拡散防止層54は、拡散防止効果を高める観点からは電解めっきで形成することが好ましい。この場合、表面拡散防止層54として、電解めっきでNi、Pd、Mo、Rh、又はRuを形成してもよい。さらに、表面拡散防止層54として、Pdよりも拡散防止効果の高いTi、TiN、Ta、TaN、W、又はWN等の金属を用いてもよい。また、表面拡散防止層54として無電解めっきにて、CoWP等のCo系金属、NiP等のNi系金属、Pt、Pd、Rh、又はRuを形成してもよい。無電解めっき層も一定の拡散防止効果を有する。
ところで、拡散防止層17が金属層18のCuと基板10の成分との相互拡散を抑制するために高い拡散防止効果を要求されるのに対して、表面拡散防止層54は金属層18からの拡散だけを抑制すればよいので拡散防止層17ほどの拡散防止効果は要求されない。従って、表面拡散防止層54は、金属で形成されればよく、製造方法は電解めっき法に限らず、無電解めっき法、蒸着法、又はスパッタ等を採用してもよい。
金属層18の上に金属層18よりも酸化されづらい材料で表面保護層を形成する工程を実施することで、第1密着層52、表面拡散防止層54、及び第2密着層56を省略して金属層18に接するように表面保護層58を形成してもよい。この場合例えば表面保護層としてPdを用いることができる。Pdは、Cu又はAgで形成された金属層18よりも酸化されづらく、かつ一定のCu拡散防止効果を有する。
なお、実施の形態2に係る半導体素子の上に、上記の表面保護層58等の層を形成してもよい。
実施の形態4.
本発明の実施の形態4に係る半導体素子の製造方法は、実施の形態3に係る半導体素子の製造方法をビア構造の形成に応用したものである。図13は、本発明の実施の形態4に係る半導体素子の製造方法の最初の工程で電極が形成された後の基板の断面図である。まず、GaAsで形成された基板10Aの上面に電極60を形成する。このとき、基板10Aの上面にトランジスタなどのデバイス構造も形成する。
次いで、基板10Aの上面に支持基板を貼り付ける。図14は、支持基板を貼り付けた基板を示す断面図である。この工程では、基板10Aの上面に、ワックス又はテープなどの接着材料62により支持された厚さ1mm程度のサファイア又は合成石英の支持基板64を貼り付ける。そして、基板10Aの裏面を研磨して、薄板化された基板10を形成する。
次いで、基板10にビアホールを形成する。図15は、ビアホールを形成した基板の断面図である。この工程では、基板10の下面側からエッチングを進めて、基板10を貫通して基板10の下面から電極60の下面に達するビアホール10aを形成する。
次いで、放熱電極を形成する。図16は、放熱電極を形成した基板の断面図である。放熱電極70は、実施の形態3で説明した各層を有している。つまり、放熱電極70は金属キャタリストの付着により生じたPd−Ga−As層12、無電解めっき層14、電解めっき層16、金属層18、第1密着層52、Pd層54、第2密着層56、及び表面保護層58を含んでいる。放熱電極70を構成する各層はビアホール10aの内壁と電極60の下面に形成されている。
図17は、図16の破線部の拡大図である。図17には、放熱電極70を構成する各層が示されている。放熱電極70はめっきで形成した拡散防止層17を含むため非常に被覆性が良い。よって、ビアホール10aの内壁全体に拡散防止層17を形成することができる。
ところで、例えば化合物半導体素子などの分野では、放熱性がよくかつ電極として用いることができる放熱電極を用いることが多い。ここで、特性の安定性が高いAuだけで放熱電極を形成すると高コストとなる。しかし、本発明の実施の形態4に係る放熱電極70はCuで形成された金属層18を含むので、低コストで半導体素子を製造できる。
なお、放熱電極70から、第1密着層52、Pd層54、第2密着層56、及び表面保護層58を除外しても良い。
実施の形態5.
本発明の実施の形態5に係る半導体素子の製造方法と半導体素子は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図18は、本発明の実施の形態5に係る半導体素子の断面図である。電解めっき層16はRuで形成されている。無電解めっき層14と電解めっき層16の間にはAuめっき層100が形成されている。なお、Auめっき層100は、めっき法以外の方法で形成されたAu層に置き換えても良い。
無電解めっき層14を形成した後に、無電解めっき層14の上にAuめっき層100を形成する。次いで、基板を電解めっき液に浸漬して、無電解めっき層14とAuめっき層100を給電層としてAuめっき層100の上に電解めっき層16を形成する。
ここで、Ruを用いた電解めっき層を形成する効果について説明する。図19は、2つのサンプルについて、Cu拡散防止効果を比較したグラフである。サンプル4は、GaAs基板表面をPd活性化液にてキャタリスト処理した後、基板上に無電解めっき液にてNiP層(0.5μm)を形成し、Geが添加された電解めっき液にてPd層(0.2μm)を形成し、電解めっき液にてCu層(金属層)(3μm)を形成し、無電解めっき液にてNiP層(0.5μm)を形成し、電解めっき液にてPd層(0.2μm)を形成し、置換めっき液にてAu層(0.05μm)を形成したものである。つまり、サンプル4の電解めっき層は、Geが添加されたPd層である。
サンプル5は、GaAs基板表面をPd活性化液にてキャタリスト処理した後、基板上に無電解めっき液にてNiP層(0.5μm)を形成し、置換Auめっき液にてAuめっき層(0.05μm)を形成し、電解めっき液にてRu層(0.2μm)を形成し、電解めっき液にてCu層(金属層)(3μm)を形成し、無電解めっき液にてNiP層(0.5μm)を形成し、電解めっき液にてPd層(0.2μm)を形成し、置換めっき液にてAu層(0.05μm)を形成したものである。つまり、サンプル5の電解めっき層は、Ru層である。なお、サンプル5のAuめっき層を省略した場合には電解めっき層(Ru層)の一部にクラックが確認されたが、Auめっき層を有するサンプル5では電解めっき層(Ru層)のクラックを抑制することができた。
これらのサンプルについて熱処理を施し、熱処理時間の経過とともにシート抵抗変化値がどのように変化するか検査した。熱処理温度は300℃とした。図19から、10時間の加熱でサンプル4のシート抵抗変化値は5%以上増加しているが、サンプル5のシート抵抗変化値はほとんど変化していない事がわかる。これは、Ru層で形成した電解めっき層の方がPd層で形成した電解めっき層よりもCu拡散防止効果が高いことを示している。Ru層により高いCu拡散防止効果を得ることができるのは、Ru(融点:2050℃)はPd(融点:1552℃)よりも融点が高いので熱安定性が高いためと考えている。なお、ここまでで説明した各実施の形態に係る半導体素子の製造方法、及び半導体素子の特徴は適宜に組み合わせて用いてもよい。
10 基板、 10a ビアホール、 12 Pd−Ga−As層、 14 無電解めっき層、 16 電解めっき層、 17 拡散防止層、 18 金属層、 30 基板、 30A 開口、 30B,30C 凹部、 30D,30E 凸部、 30F スルーホール、 32 蒸着法で形成した層、 34 めっき法で形成した層、 50 Geを含む電解めっき層、 52 第1密着層、 54 表面拡散防止層、 56 第2密着層、 58 表面保護層、 60 電極、 62 接着材料、 64 支持基板、 70 放熱電極、 100 Auめっき層

Claims (14)

  1. 金属イオンを含む液体に基板を浸漬して前記基板の表面に金属キャタリストを付着させる工程と、
    前記金属キャタリストが付着した前記基板を無電解めっき液に浸漬して前記基板に無電解めっき層を形成する工程と、
    前記基板を電解めっき液に浸漬して、前記無電解めっき層を給電層として前記無電解めっき層の上に電解めっき層を形成する工程と、
    前記電解めっき層の上にCu又はAgで金属層を形成する工程と、を備え、
    前記電解めっき層は、前記金属層とは異なる材料で形成され
    前記電解めっき液にはGe化合物が含まれることを特徴とする半導体素子の製造方法。
  2. 前記電解めっき層は1ppm以上10000ppm以下のGeを含むことを特徴とする請求項に記載の半導体素子の製造方法。
  3. 前記基板はGaAsで形成され、
    前記無電解めっき層はNiPで形成されたことを特徴とする請求項1又は2に記載の半導体素子の製造方法。
  4. 前記金属層の上に、前記金属層の成分の拡散を抑制する、金属で形成された表面拡散防止層を形成する工程と、
    前記表面拡散防止層の上に前記金属層よりも酸化されづらい材料で表面保護層を形成する工程と、を備えたことを特徴とする請求項1乃至のいずれか1項に記載の半導体素子の製造方法。
  5. 前記表面拡散防止層を形成する前に前記金属層の上に第1密着層を形成する工程と、
    前記表面保護層を形成する前に前記表面拡散防止層の上に第2密着層を形成する工程と、を備え、
    前記第1密着層は前記金属層と前記表面拡散防止層の間に位置し、
    前記第2密着層は前記表面拡散防止層と前記表面保護層の間に位置することを特徴とする請求項に記載の半導体素子の製造方法。
  6. 前記金属層の上に、前記金属層よりも酸化されづらい材料で表面保護層を形成する工程を備えたことを特徴とする請求項1乃至のいずれか1項に記載の半導体素子の製造方法。
  7. 前記基板は表面に凹部、凸部、又はスルーホールを備えたことを特徴とする請求項1乃至のいずれか1項に記載の半導体素子の製造方法。
  8. 前記基板の上面に電極を形成する工程と、
    前記基板を貫通して前記基板の下面から前記電極の下面に達するビアホールを形成する工程と、を備え、
    前記金属キャタリスト、前記無電解めっき層、前記電解めっき層、及び前記金属層は、前記ビアホールの内壁と前記電極の下面に形成されたことを特徴とする請求項1乃至のいずれか1項に記載の半導体素子の製造方法。
  9. 前記電解めっき層は、Pd、Ru、Pt、又はRhのいずれかで形成されたことを特徴とする請求項1乃至のいずれか1項に記載の半導体素子の製造方法。
  10. 基板と、
    前記基板の上に形成された第1金属層と、
    前記第1金属層の上に形成された、Geを含む第2金属層と、
    前記第2金属層の上にCu又はAgで形成された金属層と、を備え、
    前記第2金属層の結晶粒の粒径は、前記第1金属層の結晶粒の粒径より大きいことを特徴とする半導体素子。
  11. 前記第2金属層は1ppm以上10000ppm以下のGeを含むことを特徴とする請求項10に記載の半導体素子。
  12. 前記金属層の上に形成された、前記金属層の成分の拡散を抑制する、金属で形成された表面拡散防止層と、
    前記表面拡散防止層の上に前記金属層よりも酸化されづらい材料で形成された表面保護層と、を備えたことを特徴とする請求項10又は11に記載の半導体素子。
  13. 金属イオンを含む液体に基板を浸漬して前記基板の表面に金属キャタリストを付着させる工程と、
    前記金属キャタリストが付着した前記基板を無電解めっき液に浸漬して前記基板に無電解めっき層を形成する工程と、
    前記無電解めっき層の上にAuめっき層を形成する工程と、
    前記基板を電解めっき液に浸漬して、前記無電解めっき層と前記Auめっき層を給電層として前記Auめっき層の上にRuで形成された電解めっき層を形成する工程と、
    前記電解めっき層の上にCu又はAgで金属層を形成する工程と、を備え、
    前記電解めっき層は、前記金属層とは異なる材料で形成されたことを特徴とする半導体素子の製造方法。
  14. 前記第1金属層と前記第2金属層の間にAu層を有することを特徴とする請求項10乃至12のいずれか1項に記載の半導体素子。
JP2013080609A 2012-10-30 2013-04-08 半導体素子の製造方法、半導体素子 Active JP5725073B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013080609A JP5725073B2 (ja) 2012-10-30 2013-04-08 半導体素子の製造方法、半導体素子
TW102129761A TWI492280B (zh) 2012-10-30 2013-08-20 半導體元件之製造方法、半導體元件
KR1020130100888A KR101542765B1 (ko) 2012-10-30 2013-08-26 반도체 소자의 제조방법, 반도체 소자
US14/010,627 US9048295B2 (en) 2012-10-30 2013-08-27 Method of manufacturing semiconductor device
CN201310518846.XA CN103789764B (zh) 2012-10-30 2013-10-29 半导体元件的制造方法、半导体元件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012239106 2012-10-30
JP2012239106 2012-10-30
JP2013080609A JP5725073B2 (ja) 2012-10-30 2013-04-08 半導体素子の製造方法、半導体素子

Publications (2)

Publication Number Publication Date
JP2014112634A JP2014112634A (ja) 2014-06-19
JP5725073B2 true JP5725073B2 (ja) 2015-05-27

Family

ID=50546292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013080609A Active JP5725073B2 (ja) 2012-10-30 2013-04-08 半導体素子の製造方法、半導体素子

Country Status (5)

Country Link
US (1) US9048295B2 (ja)
JP (1) JP5725073B2 (ja)
KR (1) KR101542765B1 (ja)
CN (1) CN103789764B (ja)
TW (1) TWI492280B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3125278B1 (en) 2014-03-27 2019-08-14 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
EP3188218B1 (en) * 2014-08-28 2019-05-01 Mitsubishi Electric Corporation Semiconductor device manufacturing method
CN105112957A (zh) * 2015-09-21 2015-12-02 无锡清杨机械制造有限公司 一种四硝基铂酸钾的铂电镀液及其电镀方法
JP6579980B2 (ja) * 2016-03-09 2019-09-25 Jx金属株式会社 Niめっき銅又は銅合金材、それを用いたコネクタ端子、コネクタ及び電子部品
DE112017007305B4 (de) * 2017-03-24 2022-12-15 Mitsubishi Electric Corporation Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102017128765A1 (de) * 2017-12-04 2019-06-06 Technische Universität Darmstadt Verfahren zur Herstellung eines magnetokalorischen Verbundmaterials und ein entsprechender Wärmetauscher
JP7075847B2 (ja) * 2018-08-28 2022-05-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP7378693B1 (ja) 2023-05-29 2023-11-13 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735586B1 (en) 1995-03-28 2002-12-11 Texas Instruments Incorporated Semi-conductor structures
JP3724110B2 (ja) 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
KR100454629B1 (ko) 1997-06-28 2005-01-05 주식회사 하이닉스반도체 반도체소자의도전배선형성방법
JP2000294518A (ja) 1998-03-30 2000-10-20 Sony Corp 半導体装置の製造方法
US6627542B1 (en) 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
JP2001144089A (ja) * 1999-11-11 2001-05-25 Sony Corp 半導体装置の製造方法
WO2002034962A1 (en) 2000-10-26 2002-05-02 Ebara Corporation Device and method for electroless plating
JP3772973B2 (ja) 2000-12-11 2006-05-10 株式会社荏原製作所 無電解めっき装置
DE10296935T5 (de) 2001-06-14 2004-04-22 Mattson Technology Inc., Fremont Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen)
JP2004119723A (ja) 2002-09-26 2004-04-15 Sharp Corp 半導体薄膜の作製方法
US7078796B2 (en) * 2003-07-01 2006-07-18 Freescale Semiconductor, Inc. Corrosion-resistant copper bond pad and integrated device
JP2005109427A (ja) * 2003-09-12 2005-04-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2005068185A1 (en) * 2004-01-13 2005-07-28 Ube Industries, Ltd. Polyimide-metal laminated body and polyimide circuit board
KR20050077861A (ko) 2004-01-28 2005-08-04 엘지전자 주식회사 볼 그리드 어레이 패키지의 제조방법
JP4559818B2 (ja) 2004-04-30 2010-10-13 アルプス電気株式会社 シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法
JP4637009B2 (ja) * 2005-12-02 2011-02-23 三菱電機株式会社 半導体装置の製造方法
JP2009174041A (ja) * 2007-12-27 2009-08-06 Fujifilm Corp めっき触媒吸着方法、金属層付き基板の製造方法及びそれらに用いるめっき触媒液
JP5663886B2 (ja) 2010-02-08 2015-02-04 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20140117549A1 (en) 2014-05-01
TW201426832A (zh) 2014-07-01
US9048295B2 (en) 2015-06-02
CN103789764A (zh) 2014-05-14
KR101542765B1 (ko) 2015-08-07
TWI492280B (zh) 2015-07-11
CN103789764B (zh) 2016-06-08
KR20140055961A (ko) 2014-05-09
JP2014112634A (ja) 2014-06-19

Similar Documents

Publication Publication Date Title
JP5725073B2 (ja) 半導体素子の製造方法、半導体素子
US9347147B2 (en) Method and apparatus for controlling and monitoring the potential
JP2012216722A (ja) 基板中間体、基板及び貫通ビア電極形成方法
TWI386523B (zh) SnB電鍍液以及使用該電鍍液的電鍍方法
US8338954B2 (en) Semiconductor apparatus and fabrication method thereof
JP2014001447A (ja) 金属接着を向上させる活性化方法
RU2005138133A (ru) Составы для обесточенного осаждения тройных материалов для промышленности и полупроводников
KR101227020B1 (ko) 반도체장치의 제조방법
TWI332999B (en) Cobalt-based alloy electroless plating solution and electroless plating method using the same
JP2003013249A (ja) 置換金メッキ液
US10385458B2 (en) Plating bath composition and method for electroless plating of palladium
KR102116055B1 (ko) 무전해 니켈 스트라이크 도금액
TWI342591B (en) Compositions for the electroless deposition of ternary materials for the semiconductor industry
CN105051254B (zh) 供无电电镀的铜表面活化的方法
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
US20120045570A1 (en) Plating solution for forming tin alloy and method of forming tin alloy film using the same
JP4059133B2 (ja) 無電解ニッケル−金めっき方法
TWI409368B (zh) 一種發光元件之製造方法
JP2022183021A (ja) 無電解Co-Wめっき皮膜、および無電解Co-Wめっき液
KR101224207B1 (ko) 양이온 계면활성제를 포함하는 배선용 무전해 동도금액 및 이에 의해 제조된 동 피막
Hu et al. Electroless deposition processes and tools
JP2021070858A (ja) 置換金めっき液および置換金めっき方法
WO2022004367A1 (ja) 無電解めっき用触媒付与液
JP2004197168A (ja) 金属保護膜の形成方法
TW201542056A (zh) 線路連接端之鎳基合金保護層製作方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150316

R150 Certificate of patent or registration of utility model

Ref document number: 5725073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250