KR100454629B1 - 반도체소자의도전배선형성방법 - Google Patents

반도체소자의도전배선형성방법 Download PDF

Info

Publication number
KR100454629B1
KR100454629B1 KR1019970028705A KR19970028705A KR100454629B1 KR 100454629 B1 KR100454629 B1 KR 100454629B1 KR 1019970028705 A KR1019970028705 A KR 1019970028705A KR 19970028705 A KR19970028705 A KR 19970028705A KR 100454629 B1 KR100454629 B1 KR 100454629B1
Authority
KR
South Korea
Prior art keywords
titanium nitride
forming
semiconductor device
nitride film
nitride layer
Prior art date
Application number
KR1019970028705A
Other languages
English (en)
Other versions
KR19990004578A (ko
Inventor
정병현
유상호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970028705A priority Critical patent/KR100454629B1/ko
Publication of KR19990004578A publication Critical patent/KR19990004578A/ko
Application granted granted Critical
Publication of KR100454629B1 publication Critical patent/KR100454629B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 콘택홀을 통하여 노출된 도전배선 상부에 확산방지막을 형성하는 반도체소자의 도전배선 형성방법에 있어서, 전체표면상부에 저온 티타늄질화막을 형성하고 상기 저온 티타늄질화막 상부에 고온 티타늄질화막을 형성하여 저온 티타늄질화막과 고온 티타늄질화막의 적층구조로 확산방지막을 형성함으로써 각층의 결정립계 크기를 다르게 하여 불순물의 확산방지 능력을 향상시키고, 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 도전배선 형성방법
본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 특히 물리기상증착 방법 중에서 스퍼터링방법으로 반도체기판에 확산방지막인 TiN 금속박막을 형성하는 기술에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 Ti/TiN 적층구조의 확산방지막과, 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 물리기상증착 ( Physical Vapor Deposition, 이하에서 PVD 라 함 ) 방법으로 형성하였다. 물론, 상기 Ti/TiN 적층구조는 화학기상증착 ( Chemical Vapor Deposition, 이하에서 CVD 라 함 ) 방법으로 형성할 수도 있다.
그러나, 상기 Ti/TiN 적층구조는 각각 다른 반응기 내에서 형성되어, 생산성이나 쓰루풋 ( throughput ) 측면에서 손실이 예상된다. 그리고, 상기 Ti 증착후 TiN 형성을 위한 공정 분위기 변화시 Ti 박막의 막질 퇴화가 예상된다.
그리고, 상기 TiN 박막은 결정성을 갖고 많은 확산경로를 가지고 있기 때문에 고온 열공정시 확산 방지 능력을 잃게 된다. 이를 방지하기 위하여, 상기 TiN 박막 증착후 산소를 이용하여 확산경로를 막는 열처리 등을 행하고 있으나 소자의 고집적화에 따라 Ti/TiN 의 단차피복성이 악화되어 이들 방법도 충분한 확산방지 능력을 확보할 수 없다.
도 1 은 종래기술에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도로서, 확산방지막을 형성한 것을 도시한다.
먼저, 반도체기판(10) 상부에 콘택홀(1)이 형성된 하부절연층(8)을 형성한다. 이때, 상기 콘택홀(1)은 상기 반도체기판(10)의 불순물 접합영역(2)을 노출시킨다.
그 다음에, 상기 불순물 접합영역(2)에 접속되는 확산방지막인 주상결정립의 티타늄질화막(3)을 일정두께 형성한다.
그러나, 후속공정인 알루미늄합금의 증착공정시 알루미늄 원자와 실리콘 원자의 상호확산으로 접합 스파이크(4)가 형성된다. (도 1)
상기한 바와 같이 종래기술에 따른 반도체소자의 도전배선 형성방법은, 확산방지막인 Ti/TiN 적층구조의 형성공정시 생산성의 저하, 막질 저하 및 쓰루풋과 같은 특성의 열화가 발생할 수 있어 상기 Ti/TiN 적층구조의 확산방지능력을 저하시키고, 그에 따른 반도체소자의 특성 및 신뢰성 저하와 수율 및 생산성의 저하를 유발시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저온 및 고온에서 각각 형성된 TiN 적층구조로 확산방지막을 형성하여 확산방지능력을 향상시킴으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 도전배선 형성방법을 제공하는데 그 목적이 있다.
도 1 는 종래기술에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도.
도 2a 및 도 2b 는 본 발명의 제1실시예에 반도체소자의 도전배선 형성방법을 도시한 단면도.
도 3 은 본 발명의 제2실시예에 반도체소자의 도전배선 형성방법을 도시한 단면도.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
1 : 콘택홀 2 : 불순물 접합영역
3 : 주상결정립의 티타늄질화막 4 : 접합 스파이크
5 : 저온 TiN 6 : 고온 TiN
7 : 산소분위기의 튜브에서 열처리된 TiN 적층구조
10 : 반도체기판, 도전체
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 도전배선 형성방법은,
콘택홀을 통하여 노출된 도전배선 상부에 확산방지막을 형성하는 반도체소자의 도전배선 형성방법에 있어서,
전체표면상부에 결정립이 조대한 제1티타늄질화막을 형성하는 공정과,
상기 제1티타늄질화막 상부에 결정립이 치밀한 제2티타늄질화막을 형성하여 제1티타늄질화막과 제2티타늄질화막의 적층구조로 확산방지막을 형성하는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 종래의 TiN 주상 결정립의 미세 구조에 의한 확산 제어 능력의 저해에 대한 문제점과, 질화티타늄막의 저온 또는 고온에서의 일단계 증착에 의한 문제점을 해결하기 위하여 질화티타늄막의 증착 온도를 다르게 하는 이단계 증착 방법을 채택하였다.
먼저, 전체 300∼1000Å 정도의 증착 두께에서 초기 증착은 전체 증착 두께의 반을 200℃의 저온에서 증착하여 이때 증착되는 질화티타늄막의 미세 구조를 기공이 많고 조대한 구조로 만들어 준다. 이후에 증착되는 나머지 증착은 실리콘 웨이퍼 뒤에 고온의 아르곤 개스를 플로우시키며 증착하는데 이때 증착되는 질화티타늄막의 미세 구조는 치밀하고 작은 결정립 분포를 갖는 이중적 미세 구조를 갖게 되어 확산 제어 특성을 개선해 준다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 및 도 2b 는 본 발명의 제1실시예에 따른 반도체소자의 도전배선 형성방법을 도시한 것으로, 확산방지막으로 사용되는 티타늄질화막의 결정립을 도시한단면도이다.
먼저, 상기 도 1 에서와 같이 콘택홀(1)을 형성하고, 전체표면상부에 저온 티타늄질화막(5)을 증착한다. 이때, 상기 저온 티타늄질화막(5)은 결정립이 조대하게 형성된다. 그리고, 상기 저온 티타늄질화막(5)은 150 ∼ 250 ℃ 정도의 온도에서 150 ∼ 500 Å 정도의 두께로 형성한다. (도 2a)
그 다음에, 상기 저온 티타늄질화막(5) 상부에 고온 티타늄질화막(6)을 형성한다. 이때, 상기 고온 티타늄질화막(6)은 치밀한 구조의 결정립을 갖는다. 그리고, 상기 고온 티타늄질화막(6)은 400 ∼ 600 ℃ 정도의 온도에서 150 ∼ 500 Å 정도의 두께로 형성한다.
여기서, 티타늄질화막(5,6)의 이중 미세 구조는 결정립계가 주상으로 연결되어 있지 않은 구조를 만들어 주기 때문에 확산 제어 특성을 개선해 준다. (도 2b)
도 3 은 본 발명의 제2실시예에 따른 반도체소자의 도전배선 형성방법을 도시한 단면도로서, 확산방지막을 도시한다.
먼저, 도 2a 에서와 같이 콘택홀(1)을 형성하고, 전체표면상부에 저온 티타늄질화막을 형성한 다음, 산소 분위기의 튜브에서 열처리를 한다.
이때, 상기 저온 티타늄질화막은 성긴 구조를 갖기 때문에 산소 분위기의 열처리에 의해 막의 표면과 막 내부에 산소를 많이 함유하게 되어 티타늄질화막 내의 결정립계를 통한 확산 제어 능력을 더욱 개선시켜 준다. 이때 열처리 조건은 400∼500 ℃ 정도의 튜브 온도에서 30 ∼ 60 분 동안 실시한다. (도 3)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 도전배선 형성방법은, 저온과 고온에서 각각 티타늄질화막을 증착하는 적층구조로 확산방지막을 형성하여 각 층간의 결정립계가 연결되지 않도록 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (5)

  1. 콘택홀을 통하여 노출된 도전배선 상부에 확산방지막을 형성하는 반도체소자의 도전배선 형성방법에 있어서,
    전체표면상부에 결정립이 조대한 제1티타늄질화막을 형성하는 공정과,
    상기 제1티타늄질화막 상부에 결정립이 치밀한 제2티타늄질화막을 형성하여 제1티타늄질화막과 제2티타늄질화막의 적층구조로 확산방지막을 형성하는 공정을 포함하는 반도체소자의 도전배선 형성방법.
  2. 청구항 1 에 있어서,
    상기 제1티타늄질화막은 150 ∼ 250 ℃ 정도의 온도에서 150 ∼ 500 Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  3. 청구항 1 에 있어서,
    상기 제2티타늄질화막은 400 ∼ 600 ℃ 정도의 온도에서 150 ∼ 500 Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  4. 청구항 1 에 있어서,
    상기 확산방지막을 형성하는 공정은 상기 제1티타늄질화막을 형성한 후 산소분위기에서 열처리하는 공정을 더 포함하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  5. 청구항 4 에 있어서,
    상기 열처리 공정은 400 ∼ 500 ℃ 정도의 온도에서 30 ∼ 60 분 동안 실시하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
KR1019970028705A 1997-06-28 1997-06-28 반도체소자의도전배선형성방법 KR100454629B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970028705A KR100454629B1 (ko) 1997-06-28 1997-06-28 반도체소자의도전배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970028705A KR100454629B1 (ko) 1997-06-28 1997-06-28 반도체소자의도전배선형성방법

Publications (2)

Publication Number Publication Date
KR19990004578A KR19990004578A (ko) 1999-01-15
KR100454629B1 true KR100454629B1 (ko) 2005-01-05

Family

ID=37372291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970028705A KR100454629B1 (ko) 1997-06-28 1997-06-28 반도체소자의도전배선형성방법

Country Status (1)

Country Link
KR (1) KR100454629B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5725073B2 (ja) 2012-10-30 2015-05-27 三菱電機株式会社 半導体素子の製造方法、半導体素子

Also Published As

Publication number Publication date
KR19990004578A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US6242808B1 (en) Semiconductor device with copper wiring and semiconductor device manufacturing method
KR940010520B1 (ko) 반도체장치 및 그 제조방법
EP0735586B1 (en) Semi-conductor structures
US6054382A (en) Method of improving texture of metal films in semiconductor integrated circuits
KR900007147B1 (ko) 반도체장치 및 그의 제조방법
US5911857A (en) Method for forming metal wiring of semiconductor devices
US6239492B1 (en) Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same
KR100205301B1 (ko) 금속배선구조 및 형성방법
KR100842914B1 (ko) 반도체 소자의 금속배선 형성방법
US6002174A (en) Barrier materials for semiconductor devices
US7135399B2 (en) Deposition method for wiring thin film
KR100454629B1 (ko) 반도체소자의도전배선형성방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100430684B1 (ko) 반도체소자의금속배선형성방법
KR19990006058A (ko) 반도체소자의 도전배선 형성방법
KR100268788B1 (ko) 반도체소자의 금속배선 형성방법
KR100223332B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JPH06140401A (ja) 集積回路装置
KR19990055159A (ko) 반도체 장치의 텅스텐 금속배선 형성방법
JPH0232544A (ja) 半導体集積回路
KR100268950B1 (ko) 반도체소자의콘택배선형성방법
KR100215830B1 (ko) 배선형성방법
KR100529382B1 (ko) 반도체 소자의 금속배선 형성방법
KR20000073343A (ko) 반도체 장치의 배선구조
JPH04324636A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee