JPH0232544A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH0232544A
JPH0232544A JP18314288A JP18314288A JPH0232544A JP H0232544 A JPH0232544 A JP H0232544A JP 18314288 A JP18314288 A JP 18314288A JP 18314288 A JP18314288 A JP 18314288A JP H0232544 A JPH0232544 A JP H0232544A
Authority
JP
Japan
Prior art keywords
wiring layer
point metal
high melting
layer
aluminum wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18314288A
Other languages
English (en)
Inventor
Fumiyuki Kanai
史幸 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18314288A priority Critical patent/JPH0232544A/ja
Publication of JPH0232544A publication Critical patent/JPH0232544A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路さらにはその多層配線構造に関
し、例えばMO3集積回路におけるアルミニウム配線の
高電流密度配線構造に適用して有効な技術に関する。
〔従来技術〕
半導体集積回路におけるプロセスの微細化に伴い、所謂
アルミニウム配線の幅も狭くなり電流密度も高くなる。
そのため、配線金属がキャリヤと運動量を交換して動き
だす所謂エレクトロマイグレーション現象による断線が
顕著になる。
タングステン・モリブデン・チタニウム等の高融点金属
はアルミニウムと較べ相対的に高いエレクトロマイグレ
ーション耐性を持つが、電気抵抗も2倍以上の値となる
ため回路動作上の観点から配線材料をアルミニウムから
高融点金属に代えることができない場合が多い。そのた
め抵抗値の低いアルミニウム配線の上面及び下面を上記
高融点金属で覆って、電流経路の一部をその高融点金属
に分担させることにより、高い電流密度のもとでエレク
トロマイグレーションの発生を抑えるという技術が従来
から採用されている。
尚、エレクトロマイグレーションの対策について記載さ
れた文献の例としては、昭和60年8月日経マグロウヒ
ル社発行の[日経マイクロデバイス9月号J P80〜
83がある。
〔発明が解決しようとする課題〕
上記従来技術はアルミニウム配線層の上面及び下面を上
記高融点金属にて覆うため、多層構造のアルミニウム配
線層を所要の位置で電気的に接続する場合には、接続部
において上層のアルミニウム配線層と下層アルミニウム
配線層との間に上記高融点金属が介在することになる。
上記高融点金属はアルミニウムに較べて抵抗値が高いた
め、接続部の接触抵抗が増大すると供に発熱の原因にも
なり、回路特性上並びに構造上望ましくないという問題
点のあることが本発明者によって見い出された。
本発明の目的は、上記アルミニウム配線層のエレクトロ
マイグレーション耐性を良好に維持しつつ、アルミニウ
ム配線層の接続部における接触抵抗を低減させることが
できる半導体集積回路を提供する事にある。
さらに別の目的は、絶縁膜などのステップカバレージ不
良の発生をも減少させることができる半導体集積回路を
提供する事にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
すなわち高融点金属層をアルミニウム配線層相互間の接
続面から欠落させて、上記アルミニウム配線層の側面に
形成するものである。
この場合に各種絶縁膜のステップカバレージを良好にす
るには、上記高融点金属層を上記アルミニウム配線層の
すべての側面に形成し、エツチング残りによるなだらか
な肩部を持つようにすることが望ましい。
〔作 用〕
上記した手段によれば、上記複数のアルミニウム配線層
の接続面に上記高融点金属を介在させていないことが配
線層の接触抵抗を低減するように働き、このとき配線層
の側面に位置する高融点金属層が電流経路の一部を担う
ことにより、比較的高い電流密度においてもエレクトロ
マイグレーション耐性を良好に保つ。
〔実施例〕
第1図には本発明の一実施例であるNチャンネル型MO
8FETの断面図を示す。第2図は第1図のA−A部の
断面図である。
1はシリコンにボロン等の不純物を低濃度に拡散させた
P型半導体基板で、表面にはN型不純物を高濃度に拡散
させて成るソース領域2.ドレン領域3が形成されてい
る。
4は酸化シリコンにて成るフィールド酸化膜で、4′は
ゲート絶縁膜であり、その上に多結晶シリコンにて作ら
れるゲート電極5がある。
その上部は例えば全面PSG (Phosph。
−silicate−glass)にて成る層間絶縁膜
6にて覆われている。
ドレン領域3の上に位置する層間絶縁膜6に形成された
コンタクトホール7を介し、ドレン領域3と接続される
第1層目アルミニウム配線層8が形成されている。ここ
で上記配線層8の材質は、例えば銅・シリコンなどを含
有するアルミニウム合金によって形成することができる
第1層目アルミニウム配線層8の側面には、例えば巾0
.3〜0.1μm程度の、上記アルミニウム合金より融
点の高いタングステン等の高融点金属層9が設けられて
いる。この高融点金属層の形成プロセスは後で詳述する
が、当該高融点金属層9は、スパッタリング又は化学的
気相成長法により成膜した高融点金属膜を反応性イオン
エツチングによって選択的に欠落させ、段差部すなわち
アルミニウム配線層の側面部にだけ残るようにする。し
たがってこの高融点金属層はアルミニウム配線層8上表
面には残らず、かつその肩部9Aにのみ選択的に残るた
め当該配線層8上に形成される絶縁膜の段差を緩和でき
る。
一般的にアルミニウム配線は、高電流密度条件下ではエ
レクトロマイグレーションによる断線が顕著になるが、
上記アルミニウム配線層8の側面に存在する上記高融点
金属はそれ自体耐エレクトロマイグレーション性に優れ
、このような高融点金属層9が電流経路の一部を分担す
るため、アルミニウム配線層8の耐エレクトロマイグレ
ーション性は、当該配線層8だけの場合に較べて向上す
る。特に段差部近傍のアルミニウム配線層8の膜厚は相
対的に薄くなり、これによりその部分では局部的に耐エ
レクトロマイグレーション性が低下する。本実施例のよ
うに当該配線層8の段差側面部には必ず高融点金属層9
が形成されていると、相対的にエレクトロマイグレーシ
ョン耐性が低くなる段差部分において高融点金属層が電
流経路の一部を分担する。したがってエレクトロマイグ
レーションが顕在化するアルミニウム配線層8の段差部
近傍においても良好な耐エレクトロマイグレーション性
を得ることができる。
アルミニウム配線層8の上にはPSGにて成る層間絶縁
膜10が形成されるが、高融点金属層9はなだらかな肩
部9Aを持ってアルミニウム配線層8の側面部即ち段差
部に位置しているから、絶縁膜10の形成工程における
ステップカバレージ不良の発生を抑えることができる。
第1層アルミニウム配線層8上の上記絶縁膜10にはコ
ンタクトホール11が形成されている。
このコンタクトホール11は絶縁膜10の上に形成され
ている第2層目アルミニウム配線層12を第1層目アル
ミニウム配線層8と所要の位置で電気的に接続するため
のものである。第2層目アルミニウム配線層12の材質
は、第1層目アルミニウム配線層8と同じく銅・シリコ
ンを含有するアルミニウム合金などによって形成するこ
とができる。第2層目アルミニウム配線層12はコンタ
クトホール11を介して第1層目アルミニウム配線層8
に電気的に接続されることになるが、このとき第1層目
アルミニウム配線層8の上表面には高融点金属層9が介
在されていないため両者は直接接触し、相互間の接触抵
抗は高融点金属層9が介在する場合に較べて低くなる。
このとき第2層目アルミニウム配線層12の側面には上
記同様タングステンなどによって形成された高融点金属
層13が設けられているため当該アルミニウム配線層1
2の耐エレクトロマイグレーション性は良好に保たれて
いる。第2層目高融点金属層13もなだらかな肩部13
Aを持つため、第2層目アルミニウム配線層12の上に
PSGで形成される表面保護膜14のステップカバレー
ジ不良も防止される。
次に第1図及び第2図に示される構造における高融点金
属層の製造プロセスを第3図(a)〜(h)に基づいて
説明する。
先ず第3図(a)に示されるように所要の工程を経て層
間絶縁膜6上に第1層目アルミニウム配線層8が形成さ
れる。
次いで、その表面全体に、高エネルギーイオンにより原
料の表面原子をたたき出して薄膜を形成するスパッタ法
またはガスの化学反応による化学的気相成長法(以下C
VD法と称する)により、タングステンなどの高融点金
属を堆積させて第3図(b)に示される高融点金属層9
を形成する。
尚、高融点金属層9の形成プロセスとしては、六フッ化
タングステンを用いた選択CVD法を採用してもよく、
この選択CVD法を採用する場合には第3図(c)に示
されるように第1層目アルミニウム配IIIA層8の周
囲にのみ上記高融点金属層9が形成される。
次に1反応性イオンエツチングを施し、第3図(d)に
示されるように第1層目アルミニウム配線層8の上表面
から上記高融点金属薄膜が除去されるまで反応を進め、
当該筒1M目アルミニウム配線層8の段差側面部に、そ
の高融点金属層9が残るようにする。このようにして残
された高融点金属層9はエツチング残りとされる性質上
その肩部9Aはなだらかになる。
その後、スパッタ法またはCVD法により全体にPSG
膜を堆積して、第3図(e)に示される層間絶縁膜10
を形成する。このとき、第1層目アルミニウム配線層8
の側面部に残された高融点金属層9の肩部9Aはなだら
かになっているため、層間絶縁膜10のステップカバレ
ージは良好になる。
そして第3図(f)に示されるように、第1層目アルミ
ニウム配線層8上の所要位置の絶縁膜10にドライエツ
チングによりコンタクトホール11を形成する。
次いで、スパッタ法などにより絶縁膜10の表面に第2
層目アルミニウム配線層12を堆積させた後、エツチン
グで所要の形状に整形して第3図(g)に示される第2
層目アルミニウム配線層12を形成する。このときコン
タクトホール11の直下に位置する第1層目アルミニウ
ム配線層8の表面には高融点金属層9が介在しないから
、第2層目アルミニウム配線層12は第1層目アルミニ
ウム配線層8と直接接触する。第2層目アルミニウム配
線層12の段差側面には、第1層目アルミニウム配線層
8と同様の工程で高融点金属層13を形成し、第3図(
h)に示される構造を得る。
そして最後に全体をPSGにて成る表面保護膜で覆うが
、このとき第2層目高融点金属層13の肩部13Aはな
だらかであるため、上記保護膜形成工程におけるステッ
プカバレージ不良は抑止される。
上記実施例によれば、以下の作用効果を得るものである
(1)高融点金属層9.13はアルミニウム配線層8,
12の段差側面にのみ設けられ、上面には存在しないた
めアルミニウム配線層8,12は相互に上記高融点金属
層9,13を介さず直接接触可能である。これによりそ
れ自体耐エレクトロマイグレーション性に優れる高融点
金属層9,13の導電作用を介してアルミニウム配線層
8,12の耐エレクトロマイグレーション性も良好に維
持されつつ、アルミニウム配線層8,12の相互間の接
触部における接触抵抗の増大が防止される。
(2)エツチングによってアルミニウム配線層8゜12
の段差側面部に形成される高融点金属層9゜13はなだ
らかな肩部9A、13Aを持つから層間絶縁膜10およ
び表面保護膜14形成工程におけるステップカバレージ
不良の発生を抑止することができるとともに、全体の平
坦化に寄与する。
(3)高融点金属層9,13はアルミニウム配線層8,
12の上表面には存在しないため、アルミニウム配線層
の上表面に高融点金属層を形成して耐エレクトロマイグ
レーション性を向上させる従来技術に較べて、半導体集
積回路全体の高さ寸法を低く抑えることができる。
(4)アルミニウム配線層の上表面に高融点金属層を形
成して耐エレクトロマイグレーション性を向上させる従
来技術において、アルミニウムと高融点金属の薄膜を予
め全体的に堆積させた後両者をエツチングして所要形状
の配線層を形成しようとすると、上記2種類の金属のエ
ツチング比が異なるため、上記配線側面を垂直に仕上げ
る事が回連になり、アルミニウム配線層の幅が不所望に
小さくなったり後工程におけるステップカバレージ不良
を引き起こしたりするおそれがある。
この点に関し、本実施例の場合にはアルミニウム配線層
8,12の上表面に高融点金属を残す必要はなく、堆積
された高融点金属薄膜を反応性イオンエツチングなどで
除去するだけでアルミニウム配線層段差側面部に所要の
高融点金属層を形成することができるから、上記従来技
術の問題点を生ずることなく比較的簡単に高融点金属層
を形成することができる。
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能である事は言うまでもない。
例えば、高融点金属層9,13は、アルミニウム配線層
8,12の側面すべてに連続して存在する必要はなく、
一部欠落していても良い。例えばアルミニウム配線層の
段差部近傍の側面領域に選択的に形成するようにしても
よい。
上記実施例では高融点金属の材質をタングステンとした
が、必ずしもこれに限定されるものではなく、モリブデ
ン、チタニウム、タンタルあるいはこれら金属のシリサ
イドを採用することもできる。
上記配線層の材質は、実施例に示した銅・シリコンを含
むアルミニウム合金に限定されるものではなく、アルミ
ニウムとシリコンの化合物あるいはアルミニウムと銅の
化合物など適宜の組成を採用することができる。
実施例では2層配線の場合を示したが、さらに多層の場
合でも上記の工程を繰り返すことによって同様の効果を
あげることができる。
以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野であるNチャンネル型M
O5FETに適用する場合について説明したが、本発明
はそれに限定されるものではなく、Pチャンネル型MO
3回路・CMO8回路・バイポーラ回路等各種の半導体
集積回路に広く利用することができる。本発明は少なく
とも2層以上の積層配線を持つ条件のものに適用するこ
とができる。
[発明の効果〕 本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば下記の通りである
すなわち、アルミニウム配線層の側面に高融点金属を設
け、このときアルミニウム配線層の接続面には高融点金
属層を介在ないから、良好な耐エレクトロマイグレーシ
ョン性を保有しつつ、アルミニウム配線層相互の接触抵
抗値を低く抑えることができるという効果がある。
しかも、上記高融点金属層をアルミニウム配線層の全て
の段差側面部に形成し、その肩部をなだらかにしておく
ことにより、絶縁膜のステップカバレージ不良の発生を
抑えることができる。
【図面の簡単な説明】
第1図は本発明の一実施例であるNチャンネル型MO3
FETの断面図、 第2図は第1図のA−A矢視断面図、 第3図(a)〜(h)は高融点金属層の製造プロセスの
一例を順次示す断面図である。 1・・・P型半導体基板、2・・・ソース領域、3・・
・ドレン領域、4・・・ゲート絶縁板、5・・・ゲート
電極、6・・・層間絶縁膜、7・・・コンタクトホール
、8・・・第1層目アルミニウム配線層、9・・・高融
点金属層、9A・・・肩部、10・・・層間絶縁膜、1
1・・・コンタクトホール、12・・・第2層目アルミ
ニウム配線層、13・・・高融点金属層、 保護膜。 13A・・・肩部、 14・・・表面 第  1  図 第2図 図

Claims (1)

  1. 【特許請求の範囲】 1、アルミニウムを主体とする二層以上の配線層を有す
    る半導体集積回路において、上記配線層よりも融点の高
    い金属層を、少なくとも上記複数の配線層相互間の接続
    面から欠落させて、上記配線層の側面に設けて成るもの
    であることを特徴とする半導体集積回路。 2、上記金属層は上記配線層のすべての段差側面に形成
    され、エッチング残りによるなだらかな肩部を持って成
    るものであることを特徴とする特許請求範囲第1項記載
    の半導体集積回路。
JP18314288A 1988-07-22 1988-07-22 半導体集積回路 Pending JPH0232544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18314288A JPH0232544A (ja) 1988-07-22 1988-07-22 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18314288A JPH0232544A (ja) 1988-07-22 1988-07-22 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH0232544A true JPH0232544A (ja) 1990-02-02

Family

ID=16130537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18314288A Pending JPH0232544A (ja) 1988-07-22 1988-07-22 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH0232544A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140954A (ja) * 1988-11-21 1990-05-30 Nec Corp 半導体装置
US5493152A (en) * 1993-11-09 1996-02-20 Vlsi Technology, Inc. Conductive via structure for integrated circuits and method for making same
US5502324A (en) * 1991-01-08 1996-03-26 Mitsubishi Denki Kabushiki Kaisha Composite wiring layer
US5818109A (en) * 1994-12-27 1998-10-06 Nec Corporation Semiconductor integrated circuit device having wiring structure effective against migration and mask mis-alignment and process of fabrication thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140954A (ja) * 1988-11-21 1990-05-30 Nec Corp 半導体装置
US5502324A (en) * 1991-01-08 1996-03-26 Mitsubishi Denki Kabushiki Kaisha Composite wiring layer
US5627093A (en) * 1991-01-08 1997-05-06 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a wiring layer for use in a semiconductor device having a plurality of conductive layers
US5493152A (en) * 1993-11-09 1996-02-20 Vlsi Technology, Inc. Conductive via structure for integrated circuits and method for making same
US5712195A (en) * 1993-11-09 1998-01-27 Vlsi Technology, Inc. Method for making via structure with metallic spacer
US5818109A (en) * 1994-12-27 1998-10-06 Nec Corporation Semiconductor integrated circuit device having wiring structure effective against migration and mask mis-alignment and process of fabrication thereof

Similar Documents

Publication Publication Date Title
KR100339179B1 (ko) 상호 접속 구조 및 그 형성 방법
KR0180330B1 (ko) 반도체장치의 배선구조 및 그 제조방법
EP0421735A2 (en) Method of Manufacturing a Semiconductor Device
US9343402B2 (en) Semiconductor device having Ti- and N-containing layer, and manufacturing method of same
US7564133B2 (en) Semiconductor device and method for fabricating the same
KR20070103346A (ko) 반도체 집적 회로 장치 및 그 제조 방법
US20210242082A1 (en) Interconnect structures with cobalt-infused ruthenium liner and a cobalt cap
US5911857A (en) Method for forming metal wiring of semiconductor devices
KR100331906B1 (ko) 반도체 장치의 제조 방법
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
KR100420611B1 (ko) Ti를 포함하는 라이너를 갖는 상호접속부
US8486767B2 (en) Interconnects with improved electromigration reliability
US6002174A (en) Barrier materials for semiconductor devices
JPH0232544A (ja) 半導体集積回路
KR100253385B1 (ko) 반도체 소자의 배선형성 방법
JP2004031866A (ja) 半導体集積回路装置
JPH11283979A (ja) 半導体装置の製造方法
KR100371508B1 (ko) 반도체장치 및 그 제조방법
US6528414B1 (en) Methods for forming wiring line structures in semiconductor devices
KR100255130B1 (ko) 초고집적 기억소자 및 비기억소자를 위한 wbxny확산방지막제조방법 및 그를 이용한 다층 금속연결 배선방법
JP3337758B2 (ja) 半導体装置の製造方法
KR100454629B1 (ko) 반도체소자의도전배선형성방법
JPH04324636A (ja) 半導体装置およびその製造方法
KR100190074B1 (ko) 금속배선층 구조 및 그 형성방법
KR100215830B1 (ko) 배선형성방법