KR0180330B1 - 반도체장치의 배선구조 및 그 제조방법 - Google Patents

반도체장치의 배선구조 및 그 제조방법 Download PDF

Info

Publication number
KR0180330B1
KR0180330B1 KR1019950041700A KR19950041700A KR0180330B1 KR 0180330 B1 KR0180330 B1 KR 0180330B1 KR 1019950041700 A KR1019950041700 A KR 1019950041700A KR 19950041700 A KR19950041700 A KR 19950041700A KR 0180330 B1 KR0180330 B1 KR 0180330B1
Authority
KR
South Korea
Prior art keywords
film
wiring
hole
wiring groove
semiconductor device
Prior art date
Application number
KR1019950041700A
Other languages
English (en)
Inventor
구니꼬 미야까와
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR0180330B1 publication Critical patent/KR0180330B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

[목적]
저온 리플로우에 의한 Cu배선기술을 실현하고, 생산성을 향상시킨다.
[구성]
산화막(22)에 뚫린 컨택트 홀(2)에 컨택트(21)를 매입한 뒤에 층간 절연물(30)을 퇴적한 후에, 순테이퍼상의 제1배선홈(4)을 형성한다.
제1배선홈(4)상에 TaSb 합금(5) 및 Cu 막(6)을 성막하고 나서 리플로우를 행하고 Cu 를 매입한다. 제1배선홈(4)으로의 Cu 막(6)의 리플로우가 끝난 후, 제1배선홈(4) 이외의 층간 절연물(3) 상의 영역에 남은 Cu 및 TaSb 합금을 화학기계연마에 의해서 제거하고, 제1배선홈을 형성한다.

Description

반도체 장치의 배선구조 및 그 제조방법
제1도의 (a)∼(c)는 본 발명의 일 실시예에 의한 반도체장치의 제조공정의 각 공정을 나타내는 단면도.
제2도의 (a)∼(c)는 본 발명의 일 실시예에 의한 반도체장치의 제조공정의 각 공정을 나타내는 단면도.
제3도의 (a)∼(c)는 본 발명의 일 실시예에 의한 반도체장치의 제조공정의 각 공정을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : Si 기판 2 : 컨택트홀
3 : 층간절연막 4 : 제1배선홈
5,51 : TaSb 합금 6,61 : Cu 합금
7 : 관통공 8 : 제2배선홈
9 : TiN막 10 : W 막
본 발명은 반도체장치의 배선구조 및 제조방법에 관한 것이며, 특히 반도체장치의 컨택트홀이나 관통공 및 배선의 구조에 관한 것이다.
직접회로의 고밀도화에 수반하여, Al(알루미늄)을 주성분으로하여 형성되는 금속배선의 배선폭은 이미 1/4㎛ 이하로 되어가고 있다. 한편, 집적회로를 고속으로 동작시키기 위하여는 배선저항의 저감이 필수이다.
그래서, 배선폭이 좁아진 것을 상쇄시키도록 배선의 높이가 필연적으로 높아지며, 배선형상의 종횡비(아스펙트비)가 크게 1을 초과하지 않게 된 결과, 배선형성 프로세스가 현저하게 곤란해져 있다.
또, 컨택트홀이나 관통공의 형성에 있어서는 홀의 미세화나 고(高)아스펙트비화에 따라서, 종래의 스퍼터법에서는 전극금속의 피복성이 나쁘며, 배선형성 프로세스에서는 단선(斷線)등의 부적합함이 빈발하게 된다.
또한, 배선단면적을 증가시켜 배선저항의 저감을 도모하는 것은 곤란한 상황에 있음에도 불구하고, 집적회로의 고속동작을 위하여는 동작전류의 증가도 필요하며, 배선에 있어서의 전류밀도가 증가의 경향에 있다. 전류밀도의 증가는 일렉트로마이그레이션이나 스트레스마이그레이션에 의한 배선저항의 증대를 일으키는 큰 요인이 되며, 신뢰성의 열화원인이 된다. 이상과 같은 여러 가지의 상황으로부터, Al을 주성분으로 형성되는 금속배선의 신뢰성의 열화는 심각하다.
특히 심각한 신뢰성 열화가 발행하는 컨택트 홀이나 관통공 등의 미세홀내의 단차부(段差部) 등으로의 피복성이 우수한 W(텅스텐)의 기상성장법에 의하여, 먼저 전면에 W를 퇴적하고, 이를 엣치백하여 홀 외의 표면에 퇴적한 W를 제거하고 나서 Al 합금을 스퍼터하고, 그 후에 통상의 노광기술과 드라이 에칭을 이용하여 배선을 형성하는 방법이 취해져 있다. 그런데, 상기와 같이 W를 통하여 컨택트 홀이나 관통공 등에 Al 합금배선을 형성하면, 배선저항의 증대를 가져온다.
상술한 바와 같이, 집적회로의 미세화와 고속화의 요청에 대하여, 이미 Al 합금으로의 대응은 곤란해 지고 있다. 그래서, Al 보다는 전기저항율이 작은 Cu(구리)가 주목을 받으며, Cu 를 주성분으로 한 금속재료에 의한 배선기술의 개발이 활발해지고 있다. 전기저항율 이외에 Cu 가 주목받는 또다른 큰 이유는 디바이스동작중에서의 마이그레이션이 잘 일어나지 않는 것이 기대되고 있기 때문이다.
그러나, Cu 계 재료는 Al계 재료와는 다르며, 양호한 드라이 에칭기술이 현재로서는 존재하지 않으며, 미세가공이 곤란하다. 이러한 이유로부터 Cu계 재료에서의 배선형성의 시도은 포토리소그래피 기술을 이용한 드라이 에칭에 의한 미세가공이 곤란하므로, 배선홈의 방법이 많이 시도되고 있다.
예를 들면, 미리 배선용의 홈을 구성한 웨이퍼에 Cu 계 재료를, 홈의 매입성을 어느정도 기대할 수 있는 기상성장법으로 성막(成膜)하고, 그 후에 연마로 표면산화막상의 여분의 Cu 를 제거하는 방법이 제안되어 있다.
또, 배선용홈을 매입하는 경우에, 먼저 배리어 메탈을 전면에 스피터로 성막한 후, Cu 계 재료를 역시 프퍼터법으로 형성하고, 그 후에 열처리를 실시하여 Cu를 반용융상태로하여 홈에 부어넣고, 홈 외의 Cu 및 배리얼 메탈을 연마에 의해 제거하는 방법 등이 있다.
상술한 종래의 반도체장치의 컨텍트 홀이나 관통공 및, 배선의 구조에서는, Al을 주성분으로서 형성되는 금속배선의 신뢰성의 열화를 막기 위하여 Cu 계 재료에 의한 금속배선이 시도되고 있다.
이 Cu 계 재료에 의한 금속배선을 형성하기 위한 기상성장법에 의한 성막은, 일반적으로 스피터법에 비하면 컨택트 홀이나 관통공에서의 성막속도가 표면에 비해 떨어지는 일이 없어, 소위 매입성이 우수하다. 그러나, 기상성장법에 의한 성막은 얻어지는 막질이 스피터법에 비하여 충분하지는 않으며, 그 전기저항율의 장소적 변동이 크다. 또, 기상성장법을 채용하려면, 새롭게 장치의 도입 등을 도모할 필요도 없다.
이와 같은 점으로부터 기본적으로는 매입성을 기대할 수 없지만, 별크 Cu 와 비교하여 전기저항율에 관하여 손색이 없으며, 또 타겟재료를 변경하는 것만으로 성막조건의 설정도 용이한 스퍼터법은 우수한 방법이며, 이 스퍼터법에 의한 Cu 배선기술의 실현이 공업적으로는 매우 중요하다. 이 스퍼터법에서의 유일한 난점은 선택성이나 매입성을 기대할 수 없는 것이다.
그래서, 스퍼터법으로 Cu 배선을 형성한 경우에는, 그 후의 열처리에 의해서 Cu를 반용융상태로하여 홈에 부어넣는 방법이 있다. 이 방법에서는 Cu 의 융점이 높으므로 반용융상태로 하는데 고온을 필요로 하므로, 용이하게 실현할 수 없다.
반도체 제조 프로세스에 있어서의 열처리온도의 상한으로서는 프로세스의 초기에 이루어지는 열 산화 공정을 거치면, 이온 주입후의 활성화 열처리의 온도(∼850℃)까지도 생각할 수 있고, Cu 의 리플로우 열처리도 850℃ 이하에서 행하는 것이 Cu 배선기술에서는 꼭 필요로 한다. Cu 의 융점에 가까운 고온열처리는 배선 형성 단계에서의 반도체 프로세스에 적용하는 것이 어려우며, 또 약간 온도를 낮추어서 리플로우하는 경우에는 장시간의 열처리를 필요로 하므로, 생산성이 저하되어 버린다.
따라서, 본 발명의 목적은 상기의 문제점을 해소하고, 저온 리플로우에 의한 Cu 배선기술을 실현할 수 있으며, 생산성을 향상시킬 수 있는 반도체장치의 배선구조 및 그 제조방법을 제공하는 것에 있다.
본 발명에 의한 반도체 장치의 배선구조는, 적어도 관통공 및 컨택트홀의 한쪽과 배선홈을 갖는 반도체장치의 배선구조로서, 상기 관통공 및 상기 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선 홈의 저부 및 측벽에 성막되면서 Cu 와의 공정온도가 850℃ 이하가 되는 원소와 상기 Cu 의 확상방지용 배리어 메탈과의 합금으로 이루어지는 확산방지막과, 확산방지막에 성막되면서 상기 컨택트 홀의 한쪽과 상기 배선홈에 각각 매입되는 Cu 막을 구비하고 있다.
본 발명에 의한 반도체장치의 또다른 배선구조는, 적어도 관총공 및 컨택트 홀의 한쪽과 배선홈을 갖는 반도체장치의 배선구조로서, 상기 관통공 및 상기 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막되면서 Cu 의 확산방지용 배리어 메탈로 이루어지는 확산방지막과, 상기 Cu 의 공정온도가 850℃ 이하가 되는 원소와 상기 Cu 와의 합금으로 이루어지면서 상기 확산방지막에 성막되어서 상기 관통공 및 상기 컨택트 홀의 한쪽과 상기 배선홈에 각각 매입되는 Cu 합금을 구비하고 있다.
본 발명에 의한 반도체장치의 제조방법은, 적어도 관통공 및 컨택트 홀의 한쪽과 배선홈을 갖는 반도체장치의 제조방법으로서, Cu 와의 공정온도가 850℃ 이하가 되는 원소와 상기 Cu 의 확산방지용 배리어 메탈과의 합금으로 이루어지는 확산방지막을 상기 관통공 및 상기 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막하는 제1공정과, Cu 막을 상기 확산방지막에 성막하는 제2공정과, 상기 관통공 및 상기 컨택트 홀의 한쪽과 상기 배선홈에 각각 상기 Cu 막을 매입하는 제3공정으로 이루어져 있다.
배선 형성 단계 이후의 반도체 프로세스에서의 최고 온도로서는 상술한 바와 같이 850℃ 이하에서 행하지 않으면 안된다. 이를 실현하는 수단으로서는 Cu 에 불순물을 첨가하고, Cu 의 공정온도를 내리는 것이 중요하다.
공정온도가 850℃ 이하로 되면, 경험측이기는 하지만, 이 공정온도 보다도 200℃ 정도 낮은 650℃ 부근의 온도에서 리플로우하는 것이 가능해 진다. 합금화에 의한 융점의 저하는 일반적으로 알려진 것이지만, 동시에 합금화에는 전기 저항율의 상승을 수반하는 것도 잘 알려져 있는 것이다. Cu를 사용하는 목적의 하나는 Al에 비하여 전기저항율이 낮은 것에 있으므로, Cu 의 합금화에 의해서 전기저항율이 상승하여도, 그 전기저항율이 적어도 Al 의 전기저항율을 넘어서는 않되는 것이 조건으로 된다.
Cu 에 첨가하는 원소인 Sb(안티몬), Si(실리콘), Ge(게르마늄), Mg(마그네슘), P(인)은 미량의 첨가에 의하여 공정온도를 저하시키는 것이며, Al 의 전기저항율을 초과하는 일 없이, 그 융점을 용이하게 850℃ 이하의 공정온도까지 내릴 수 있다.
또, Cu 는 반도체중이나 SiO2중에 침입하면, 심한 불순물 준위를 만들고, 소자특성에 여러 가지의 악영향을 미치고, 확산이 빠르며, 소자의 특성 변동의 원인이 되므로, 리플로우 열처리 등의 열처리공정에 의해서도 반도체 중이나 SiO2에 침입하는 것을 방지할 필요가 있다. 이 의미에서, Cu 의 바탕 금속으로 되는 배리얼 메탈의 선택도 중요하며, 배리얼 메탈로서는 Ta(탄탈), Nb(니오브), V(바나듐), W(텅스텐)에 있어서 충분한 유효성이 확인되어 있다.
다음에, 본 발명에 대하여 도면을 참조하여 설명한다.
제1도(a)∼(c) 및 제2도 (a)∼(c)는 본 발명의 일 실시예에 의한 반도체 장치의 제조공정의 각 공정을 나타내는 단면도이다. 이들 도면에 있어서는, MOS 트랜지스터의 게이트(14)와 소스(12)와 드레인(13)이 이미 형성되고, 층간 절연물이 배치된 상태에 있는 Si 웨이퍼로부터의 제조공정을 나타내고 있으며, 이들 소스(12) 및 드레인(13)의 영역에 컨택트 홀(2)을 형성하여 전극금속을 매입하는 프로세스부터 설명한다.
먼저, Si기판(1) 상에 형성된 소스(12) 및 드레인(13) 상의 산화막(22)에 컨택트 홀(2)을 뚫고, TiN 막을 막두께 100mm 스퍼터법으로 형성하고, 그 후에 W을 CVD(화학 기상성장)법에 의해서 퇴적하여 컨택트(21)를 매입한다.
이 W의 퇴적공정에서 산화막(22)의 위에 퇴적한 W를 에칭으로 제거함으로써 텅스텐 컨택트가 완성된다. 또한, 그위에 층간 절연물(3)을 퇴적한 후에, 층간 절연물(3)에 순테이퍼상의 제1배선홈(4)을 형성한다[제1도 (a) 참조].
이어서, 10 중량% 의 Sb를 포함한 TaSb 합금(TaSbx)을 막두께 50nm로 성막하고, 그 위에 Cu 막(6)을 막두께 500nm로 성막한다. 다음에, 진공을 파괴하지 않고, 450℃ 에서 3분간의 리플로우를 행하고, 제1배선홈(4) 내에 Cu를 매입한다[제1도 (b) 참조]. 그리고, 실시예에서는 TaSb 합금(5) 및 Cu 막(6)을, 제1배선홈(4) 내부에서의 막두께가 감소하지 않도록 콜리메이터 스퍼터법으로 퇴적하고 있다.
TaSb 합금(5)의 성막용의 스퍼터 타겟의 Sb 농도는 제1배선홈(4)의 폭이나 TaSb 합금(5)의 막두께 및, 리플로우 열처리온도에 의존하여 그 최적치가 변하지만, 0.1 중량% 에서도 충분한 저온에서의 리플로우를 행할 수 있다.
또, 전기저항율의 점으로부터는 Sb농도가 낮은 것이 바람직하지만, 고용(高溶) 한계의 11 중량% 를 넘어서 15 중량% 의 Sb를 포함한 타겟을 사용한 경우에 얻어지는 배선의 전기저항율은 Al 계 배선의 전기저항율 보다도 낮은 것을 얻을 수 있다.
그리고, 이 실시예에 있어서는 10 중량% 의 타겟을 사용하고 있다. 또, Cu 막(6) 의 성막에 있어서 TaSb 합금(5) 을 성막후, 진공을 파괴하지 않고 Cu 막(6) 을 형성하는 것은, TaSb 합금(5) 의 표면이 대기에 노출되지 않도록하여 행하는 것이 뒤의 리플로우에 있어서 유리해지기 때문이다.
제1도(c)는 상기 리플로우 열처리후에, Cu 막(6)이 제1배선홈(4)을 매운 상태를 나타내고 있다. 이 경우, 열처리를 450℃에서 2분간 행함으로써, Cu 로 제1배선홈을 매울 수 있다.
Sb 는 Cu 중에서의 고용한계가 11 중량% 이지만, 이 상태에서의 공정 온도는 Cu 의 융점 1083℃ 에 대하여 644℃ 까지 저하하는 것으로, 450℃ 라는 저온에서도 용이하게 리플로우가 발생하는 것으로 해석할 수 있다. 단, Sb 가 Cu 막(6) 중에 균일하게 혼입될 필요는 없으며, 리플로우는 Cu 막(6) 및 TaSb 합금(5) 이 이루는 계면 근방의 Cu 막(6) 중의 Sb 농도가 상승함으로써 발생하는 것이 실험적으로 시사되는 것이다.
그래서, 상기와 같이 0.1 중량% 로부터 15 중량% 의 중량 퍼센트의 넓은 조성 Sb를 포함한 TaSb 합금의 타겟을 이용하여 TaSb 합금(5)을 스퍼터한 배리어 메탈상에 있어서도, Cu 막(6)을 저온에서 용이하게 리플로우할 수 있다.
제1배선홈(4) 으로의 Cu 막(6) 의 리플로우가 끝난 후, 제1배선홈(4) 이외의 층간 절연물(3) 상의 영역에 남아있는 Cu 및 TaSb 합금을 화학기계연마에 의해서 제거함으로써, 제1배선홈이 형성된다[제2도(a) 참조].
제2도(b) 및 제2도(c)는 상기한 제1배선홈상에 제2배선을 형성하는 공정을 나타낸 것으로, 상술한 제1배선홈의 형성과 매우 동일한 공정으로 형성할 수 있다.
즉, 제1배선홈상에 층간 절연물(3)을 퇴적하고 나서 관통홀(7) 및 제2배선홈(8)을 뚫고, TaSb 합금(51) 과 Cu 막(61)을 스퍼터로 형성한다. 그 후에, 리프로우처리 및 화학기계연마를 실시하여 제2배선홈을 형성한다.
단, 제1배선홈에 있어서는 컨택트 홀(2) 에 미리 W을 매입하였지만, 제2배선홈에 있어서는 관통공(7) 및 제2배선홈(8)에 직접 TaSb 합금(51)을 통하여 Cu 막(61) 을 매입하고 있다.
이 제2홈 배선의 형성에 있어서의 관통공(7) 과 제2배선홈(8)을 동시에 매입하는 방법은, 아스펙트비가 비교적 작은 경우에 프로세스의 간편성의 점으로부터 우수한 방법이다.
그러나, 배선홈이나 관통공의 아스펙트비가 큰 경우에는 제1배선홈의 경우와 동일하게, 플러그를 W 등으로 매입한 후에 층간 절연물(3)을 형성하고 나서 제2배선홈(8)을 뚫고, 그 제2배선홈(8) 내에 TaSb 합금(51)을 통하여 Cu 막(61)을 리플로우하는 방법으로 대응할 수 있다. 그리고, 상기의 공정을 반복하여 실행함으로써 어떠한 다층배선에도 대응할 수 있다.
제3도 (a)∼(c)는 본 발명의 다른 실시예에 의한 반도체장치의 제조공정의 각 공정을 나타내는 단면도이다. 이들의 도면에 있어서는, 제2도 (a)에 나타내는 제1배선홈의 형성후에 제2배선홈을 형성하는 공정을 나타내고 있다.
먼저, 제1배선홈상에 형성된 층간 절연물(3) 에 관통공(7)을 뚫고, 그 내부에 TiN 막(9)을 형성하고, 그후에 W 막(10)을 퇴적하여 관통공(7)을 매입한다[제3도 (a) 참조].
이 W 막(10)의 퇴적공정에서 층간 절연물(3)의 위에 퇴적한 W를 엣치백으로 제거하고나서, 그 위에 층간 절연물(3)을 퇴적한 후에, 층간 절연물(3)에 순테이퍼상의 제2배선홈(8)을 형성한다[제3도 (b) 참조].
이어서, 본 발명의 일 실시예와 동일하게 하여, TaSb 합금(5)을 성막하고, 그 위에 Cu 막(6)을 성막한다. 이어서, 진공을 파괴하지 않고, 450℃에서 3분간의 리플로우를 행하고, 제2배선홈(8)내에 Cu를 매입한다.
제2배선홈(8) 으로의 Cu 막(6)의 리플로우가 끝난 후, 제2배선홈(8) 이외의 층간 절연물(3) 상의 영역에 남은 Cu 및 TaSb 합금을 화학기계연마에 의해서 제거함으로써, 제2배선홈이 형성된다[제3도 (c) 참조].
상술한 바와 같이, Cu의 융점을 합금화에 의해서 저하시킴으로써, 850℃ 이하의 열처리에서 리플로우 가능해진다. 본 발명의 일 실시예 및 다른 실시예에서는 Cu의 바탕 금속에 TaSb 합금이라는 형태에서 Sb를 가해두고, 열처리시에 Cu 중에 Sb를 혼입시킴으로써 Cu의 융점을 하강시키고, 리플로우 열처리온도를 낮게하고 있다.
즉, 본 발명의 일 실시예 및 다른 실시에에서는 Cu의 리플로우 온도를 낮추기 의하여, Cu의 배리어 메탈인 Ta에 미리 Sb를 혼입시켰지만, 배리어 메탈에는 Ta 만을 스퍼터성막하고, 그후에 Cu에 Sb를 혼입시킨 CuSb합금을 타겟으로서 성막하여도 같은 결과를 얻을 수 있다.
또, Cu 스퍼터시의 적어도 초기에 Sb를 첨가하여도, 또는 Cu 스퍼터시의 적어도 초기에 Cu와 Sb를 번갈아 스퍼터하여도, 저온 리플로우는 가능하다. 이들의 방법의 경우에는 리플로우 온도로 기판을 가열한 상태에서 스퍼터를 행함으로써, 성막하며서 리플로우 매입을 행할 수도 있다.
또, 리플로우 온도의 저하는 Cu나 배리어 메탈의 성막방법 및 Sb의 그들의 도입방법에 영향받는 것은 아니므로, 상술한 방법이외도 여러 가지 방법이 있으며, 이에 한정되지 않는다.
또한, Cu의 융점저하에 기여하는 원소로서, 모두 Sb를 예로 들어 설명하였지만, Sb의 대신에 Si, Ge, Mg, P을 사용하여도 Cu의 리플로우 온도를 저하시킬 수 있다. 이들의 원소가 Cu의 리플로우에 유효한 이유는, 850℃ 이하의 리플로우 온도를 가능하게 하기 위하여 필요한 이들의 원소의 첨가량이 15 중량% 이하로 소량이며, 이로써 형성된 Cu 배선의 전기저항율의 합금산란에 의한 상승도 작으며, Al의 전기저항율을 초과할 수 없다는 점에 있다.
그리고, 본 발명의 일 실시예 및 다른 실시예에서는 반도체중이나 SiO2중에 배선재료인 Cu가 침입하는 것을 방비하는 역할을 수행하는 배리어 메탈로서, 모두 Ta를 예로서 설명하였지만, Ta 대신에 Nb, V, W 등을 이용하여도 반도체중이나 SiO2중에 배선재료인 Cu가 침입하는 것을 방지할 수 있다.
이와같이, Cu와의 공정온도가 850℃ 이하가 되는 원소 Sb를 포함하는 TaSb합금(5, 51)을 컨택트 홀(2)이나 관통공(7) 및, 제1배선홈(4)이나 제2배선홈(8)의 저부 및 측벽에 성막하고 나서 그위에 Cu 막(6), (61)을 성막하고, 그 후에 리플로우 열처리를 실시하여 컨택트 홀(2)과 관통공(7) 및 제1배선홈(4)과 제2배선홈(8)에 각각 Cu를 매입함으로써, 전기저항율이 낮으며, 장소적 변동이 적은 스퍼터법으로 형성한 Cu를 저온에서 그리고 단시간에 리플로우하는 것이 가능하다.
이 기술을 이용함으로써, 폭 0.3㎛ 이하, 깊이 0.5㎛이상의 배선홈에도 Cu를 용이하게 매입할 수 있다. 이 경우, 종래의 Al계 배선에 비하여 전기저항율을 낮게 억제할 수 있으며, 반도체 집적회로의 고속동작에도 대응할 수 있다.
상기의 점 뿐만아니라, 이 기술을 이용함으로써, Al계 배선에서 문제로 되는 스트레스 마이그레이션이나 일렉트로 마이그레이션이라는 소위 배선에 있어서의 여러 가지의 열화문제도 회피할 수 있으며, 소자의 신뢰성을 현격히 향상시킬 수 있다.
또한, 스퍼터법을 채용할 수 있는 이점은 배리어 메탈, 또는 리플로우 가능하게 하기위한 첨가원소나 Cu의 타겟을 준비하면, 동일한 스퍼터장치내에서 형성할 수 있다. 따라서, 장치에의 투자효율을 높게하고, 공정을 삭감할 수 있으며, 경비절감에 크게 기여할 수 있으며, 생산성을 향상시킬 수 있다.
그리고, 청구항의 기재에 관하여 본 발명은 또한 다음의 태양을 취할 수 있다.
(1) 적어도 관통공 및 컨택트 홀의 한쪽과 배선홈을 갖는 반도체장치의 제조방법으로서, Cu의 확산방지용 배리어 메탈로 이루어지는 확산방지막을 상기 관통공 및 상기 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막하는 제1공정과, 상기 Cu와의 공정온도가 850℃ 이하가 되는 원소와 상기 Cu의 합금막을 상기 확산방지막상에 성막하는 제2공정과, 상기 관통공 및 상기 컨택트 홀의 한쪽과 상기 배선홈에 각각 상기 합금막을 매입하는 제3공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
(2) 적어도 관통공 및 컨택트 홀의 한쪽과 배선홈을 갖는 반도체장치의 제조방법으로서, Cu의 확산방지용 배리어 메탈로 이루어지는 확산방지막을 스퍼터법 및 화학 기상성장법중의 하나로 상기 관통공 및 상기 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막하는 제1공정과, 상기 Cu와의 공정온도가 850℃ 이하가 되는 원소와 상기 Cu의 합금막을 상기 확산방지막에 성막하는 제2공정과, 상기 관통공 및 상기 컨택트 홀의 한쪽과 상기 배선홈에 각각 상기 합금막을 매입하는 제3공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
(3) 적어도 관통공 및 컨택트 홀의 한쪽과 배선홈을 갖는 반도체장치의 제조방법으로서, Cu의 확산방지용 배리어 메탈로 이루어지는 확산방지막을 상기 관통공 및 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막하는 제1공정과, 상기 Cu와의 공정온도가 850℃ 이하가 되는 원소와 상기 Cu의 합금막을 상기 확산방지막상에 실온에서 스퍼터성막하는 제2공정과, 상기 관통공 및 상기 컨택트 홀의 한쪽과 상기 배선홈에 각각 상기 합금막을 매입하는 제3공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
(4) 적어도 관통공 및 컨택트 홀의 한쪽과 배선홈을 갖는 반도체장치의 제조방법으로서, Cu의 확산방지용 배리어 메탈로 이루어지는 확산방지막을 스퍼터법 및 화학 기상성장법중의 하나로 상기 관통공 및 상기 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막하는 제1공정과, 상기 Cu와의 공정온도가 850℃ 이하가 되는 원소와 상기 Cu의 합금막을 상기 확산방지막상에 실온에서 스퍼터성막하는 제2공정과, 상기 관통공 및 상기 컨택트 홀의 한쪽과 상기 배선홈에 각각 상기 합금막을 매입하는 제3공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
(5) 적어도 관통공 및 컨택트 홀의 한쪽과 배선홈을 갖는 반도체장치의 제조방법으로서, Cu의 확산방지용 배리어 메탈로 이루어지는 확산방지막을 상기 관통공 및 상기 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막하는 제1공정과, 상기 Cu와의 공정온도가 850℃ 이하가 되는 원소와 상기 Cu의 합금막을 상기 확산방지막상에 실온에서 스퍼터성막하는 제2공정과, 상기 프퍼터성막된 Cu막을 500℃ 이하의 고온에 노출시켜서 Cu를 상기 관통공 및 상기 컨택트 홀의 한쪽과 상기 배선홈에 각각 매입하는 제3공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
(6) 적어도 관통공 및 컨택트 홀의 한쪽과 배선홈을 갖는 반도체장치의 제조방법으로서, Cu의 확산방지용 배리어 메탈로 이루어지는 확산방지막을 스퍼터법 및 화학 기상성장법중의 하나로 상기 관통공 및 상기 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막하는 제1공정과, 상기 Cu의 공정온도가 850℃ 이하가 되는 원소와 상기 Cu의 합금막을 상기 확산방지막상에 실온에서 스퍼터성막하는 제2공정과, 상기 프퍼터성막된 Cu막을 500℃ 이하의 고온에 노출시켜서 Cu를 상기 관통공 및 상기 컨택트 홀의 한쪽과 상기 배선홈에 각각 상기 합금막을 매입하는 제3공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
이상 설명한 바와 같이 본 발명의 반도체장치의 배선구조에 의하면, 관통공 및 컨택트홀의 한쪽의 저부 및 측벽과 배선홈의 저부 및 측벽에 성막되면서 Cu와의 공정온도가 850℃ 이하가 되는 원소와 Cu의 확산방지용 배리어 메탈과의 합금으로 Cu의 확산방지막을 형성하고, 이 확산방지막에 Cu막을 성막하고나서 리플로우함으로써 관통공 및 컨택트 홀의 한쪽과 상기 배선홈에 각각 Cu를 매입함으로써, 저온 리플로우에 의한 Cu 배선기술을 실현할 수 있으며, 생산성을 향상시킬 수 있다는 효과가 있다.
또, 본 발명의 반도체장치의 제조방법에 의하면, Cu와의 공정온도가 850℃ 이하가 되는 원소와 Cu의 확산방지용 배리어 메탈과의 합금으로 이루어지는 확산방지막을 관통공 및 컨택트 홀의 한쪽의 저부 및 측벽과 배선홈의 저부 및 측벽에 성막하고 그 위에 Cu막을 성막하고, 그 후에 리플로우 열처리를 실시하여 관통공 및 컨택트 홀의 한쪽과 배선홈에 각각 Cu를 매입하므로써, 저온 리플로우에 의한 Cu 배선기술을 실현할 수 있으며, 생산성을 향상시킬 수 있다는 효과가 있다.

Claims (8)

  1. 적어도 관통공 및 컨택트 홀의 한쪽과 배선홈을 갖는 반도체장치의 배선구조로서, 상기 관통공 및 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막(成膜)되면서 Cu와의 공정(共晶) 온도가 850℃ 이하가 되는 원소와 상기 Cu의 확산방지용 배리어 메탈과의 합금으로 이루어지는 확산방지막과, 상기 확산방지막상에 성막되면서 상기 관통공 및 상기 컨택트 홀의 한쪽과 상기 배선홈에 각각 매입되는 Cu 합금막을 갖는 것을 특징으로 하는 반도체장치의 배선구조.
  2. 제1항에 있어서, 상기 확산방지용 배리어 메탈은 Ta 와 Nb 와 V 와 W 중의 하나로 이루어지고, 상기 Cu 와의 공정온도가 850℃ 이하가 되는 원소는 Si 와 Ge 과 Mg 과 P 과 Sb 중의 하나로 이루어지는 것을 특징으로 하는 반도체장치의 배선구조.
  3. 적어도 관통공 및 컨택트 홀의 한쪽과 배선홈을 갖는 반도체장치의 배선구조로서, 상기 관통공 및 상기 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막되면서 Cu의 확산방지용 배리어 메탈로 이루어 지는 확산방지막과, 상기 Cu 와의 공정온도가 850℃ 이하가 되는 원소와 상기 Cu와의 합금으로 이루어지면서 상기 확산방지막에 성막되어서 상기 관통공 및 상기 컨택트 홀의 한쪽과 상기 배선홈에 각각 매입되는 Cu의 합금막을 갖는 것을 특징으로 하는 반도체장치의 배선구조.
  4. 제3항에 있어서, 상기 확산방지용 배리어 메탈은 Ta 와 Nb 와 W 와 W 중의 하나로 이루어지고, 상기 Cu와의 공정온도가 850℃ 이하가 되는 원소는 Si 와 Ge 과 Mg 과 P 과 Sb 중의 하나로 이루어지는 것을 특징으로 하는 반도체장치의 배선구조.
  5. 적어도 관통공 및 컨택트 홀의 한쪽과 배선홈을 갖는 반도체장치의 제조방법으로서, Cu 와의 공정온도가 850℃ 이하가 되는 원소와 상기 Cu의 확산방지용 배리어 메탈과의 합금으로 이루어지는 확산방지막을 상기 관통공 및 상기 컨택트 홀의 한쪽에 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막하는 제1공정과, Cu 막을 상기 확산방지막상에 성막하는 제2공정과, 상기 관통공 및 컨택트 홀의 한쪽과 상기 배선홈에 각각 상기 Cu막을 매입하는 제3공정으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제5항에 있어서, 상기 제1공정은 상기 확산방지막을 스퍼터법 및 화학 기상성장법중의 하나로 상기 관통공 및 상기 컨택트 홀의 한쪽의 저부 및 측벽과 상기 배선홈의 저부 및 측벽에 성막하도록 한 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제5항 또는 제6항에 있어서, 상기 제2공정은, 상기 Cu 막을 상기 확산방지막상에 실온에서 스퍼터성막하도록 한 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제7항에 있어서, 상기 제3공정은, 상기 스퍼터성막된 Cu 막을 500℃ 이하의 고온에 노출시켜 Cu를 상기 관통공 및 컨택트 홀의 한쪽과 상기 배선구조에 각각 매입하도록 한 것을 특징으로 하는 반도체장치의 제조방법.
KR1019950041700A 1994-11-16 1995-11-16 반도체장치의 배선구조 및 그 제조방법 KR0180330B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6281043A JP2985692B2 (ja) 1994-11-16 1994-11-16 半導体装置の配線構造及びその製造方法
JP94-281043 1994-11-16

Publications (1)

Publication Number Publication Date
KR0180330B1 true KR0180330B1 (ko) 1999-04-15

Family

ID=17633508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041700A KR0180330B1 (ko) 1994-11-16 1995-11-16 반도체장치의 배선구조 및 그 제조방법

Country Status (3)

Country Link
US (1) US5686760A (ko)
JP (1) JP2985692B2 (ko)
KR (1) KR0180330B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238533B1 (en) * 1995-08-07 2001-05-29 Applied Materials, Inc. Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
US5990507A (en) * 1996-07-09 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor structures
US5907768A (en) * 1996-08-16 1999-05-25 Kobe Steel Usa Inc. Methods for fabricating microelectronic structures including semiconductor islands
US5872415A (en) * 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
US6130124A (en) * 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
US5933753A (en) * 1996-12-16 1999-08-03 International Business Machines Corporation Open-bottomed via liner structure and method for fabricating same
KR100414746B1 (ko) * 1996-12-31 2004-03-31 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
US6037248A (en) * 1997-06-13 2000-03-14 Micron Technology, Inc. Method of fabricating integrated circuit wiring with low RC time delay
JP3463979B2 (ja) * 1997-07-08 2003-11-05 富士通株式会社 半導体装置の製造方法
JP3641111B2 (ja) * 1997-08-28 2005-04-20 株式会社ルネサステクノロジ 半導体装置の製造方法
US6731007B1 (en) 1997-08-29 2004-05-04 Hitachi, Ltd. Semiconductor integrated circuit device with vertically stacked conductor interconnections
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6844600B2 (en) 1998-09-03 2005-01-18 Micron Technology, Inc. ESD/EOS protection structure for integrated circuit devices
JP4074014B2 (ja) * 1998-10-27 2008-04-09 株式会社東芝 半導体装置及びその製造方法
US6075264A (en) * 1999-01-25 2000-06-13 Samsung Electronics Co., Ltd. Structure of a ferroelectric memory cell and method of fabricating it
US6261947B1 (en) * 1999-02-18 2001-07-17 Micron Technology, Inc. Formation of electrical contacts to conductive elements in the fabrication of semiconductor integrated circuits
US6087726A (en) 1999-03-01 2000-07-11 Lsi Logic Corporation Metal interconnect stack for integrated circuit structure
US6157081A (en) * 1999-03-10 2000-12-05 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
US6147404A (en) * 1999-05-24 2000-11-14 Advanced Micro Devices, Inc. Dual barrier and conductor deposition in a dual damascene process for semiconductors
US6339258B1 (en) 1999-07-02 2002-01-15 International Business Machines Corporation Low resistivity tantalum
JP2002064190A (ja) 2000-08-18 2002-02-28 Mitsubishi Electric Corp 半導体装置
US20040245636A1 (en) * 2003-06-06 2004-12-09 International Business Machines Corporation Full removal of dual damascene metal level
US7105445B2 (en) * 2005-01-14 2006-09-12 International Business Machines Corporation Interconnect structures with encasing cap and methods of making thereof
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US20090079080A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Semiconductor Device with Multi-Layer Metallization
US9177917B2 (en) 2010-08-20 2015-11-03 Micron Technology, Inc. Semiconductor constructions
JP2013105753A (ja) * 2011-11-10 2013-05-30 Toshiba Corp 半導体装置の製造方法
US9136166B2 (en) * 2013-03-08 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and methods of making same
US8802560B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an semiconductor interconnect structure
JP6690509B2 (ja) * 2016-11-22 2020-04-28 株式会社村田製作所 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843453A (en) * 1985-05-10 1989-06-27 Texas Instruments Incorporated Metal contacts and interconnections for VLSI devices
JPH0291970A (ja) * 1988-09-29 1990-03-30 Toshiba Corp 配線用アルミニウム薄膜導体
JP2736370B2 (ja) * 1990-05-10 1998-04-02 日本電気株式会社 半導体装置とその製造方法
JP3003422B2 (ja) * 1992-10-01 2000-01-31 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2985692B2 (ja) 1999-12-06
US5686760A (en) 1997-11-11
JPH08148560A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
KR0180330B1 (ko) 반도체장치의 배선구조 및 그 제조방법
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
KR100339179B1 (ko) 상호 접속 구조 및 그 형성 방법
US5552341A (en) Semiconductor device and method for manufacturing the same
US7892976B2 (en) Semiconductor device and method for manufacturing the same
US6174799B1 (en) Graded compound seed layers for semiconductors
US6566258B1 (en) Bi-layer etch stop for inter-level via
KR19980086841A (ko) 구리 합금 금속 및 시드층의 스퍼터 디포지션 및 어닐링
EP0499050A1 (en) Method for depositing interconnection metallurgy using low temperature alloy processes
US5985751A (en) Process for fabricating interconnection of semiconductor device
US5395795A (en) Method for fabricating a semiconductor device
KR100367734B1 (ko) 반도체 소자의 배선형성 방법
US6331482B1 (en) Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
JP4886165B2 (ja) デポジション処理によって、相互接続領域を選択的に合金にする方法
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
US6657301B2 (en) Contact structure, method of forming the same, semiconductor device, and method of manufacturing the same
US6661097B1 (en) Ti liner for copper interconnect with low-k dielectric
JPH10189495A (ja) 半導体装置およびその製造方法
US6597042B1 (en) Contact with germanium layer
JPH1041386A (ja) 半導体装置の製造方法
JPH08236478A (ja) 半導体装置及びその製造方法
JP3337758B2 (ja) 半導体装置の製造方法
KR930003841B1 (ko) 메탈 리큐드의 홀 필링을 이용한 집적회로의 배선 형성방법
KR20010026044A (ko) 반도체 장치의 금속층 형성 방법
KR20020091308A (ko) 반도체 소자의 구리배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021122

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee