KR20010026044A - 반도체 장치의 금속층 형성 방법 - Google Patents

Abstract

결점이 없는 금속층을 포함하는 반도체 장치의 금속층 형성 방법이 개시되어 있다. 불순물 확산 영역이 형성된 반도체 기판 상에 절연막을 형성한 후, 상기 절연막에 상기 불순물 확산 영역을 노출하기 위한 콘택홀을 형성하고 이의 상부에 확산 방지막을 형성한다. 확산 방지막의 상부에 알루미늄을 20 내지 40℃ 온도 범위에서 스퍼터링하여 상기 콘택홀의 반 이하를 채운다. 다음에, 도포된 상기 알루미늄이 콘택홀의 내부를 채울 수 있도록 500 내지 550℃ 온도 범위에서 50 내지 80초 동안 열처리하는 제1 리플로우 공정을 수행한다. 다음에, 콘택홀의 주어진 두께의 나머지를 채우기 위하여 상기 제1 스퍼터링 공정에서와 동일한 온도 범위에서 상기 스퍼터링 공정에서의 알루미늄 도포율보다 늦은 도포율로 수행되는 스퍼터링 공정을 수행하고, 상기 1차로 도포된 알루미늄과 상기 2차로 도포된 알루미늄과의 연결 부분 막을 균일화하기 위하여 500 내지 550℃ 온도 범위에서 60 내지 100 초 동안 수행하는 제2 리플로우 공정을 수행한다. 금속층 및 확산 방지막을 패터닝하여 금속 배선을 형성한다.

Description

반도체 장치의 금속층 형성 방법{METHOD FOR FORMING A METAL LAYER OF A SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치의 금속층 형성 방법에 관한 것으로서, 상세하게는 금속층 형성 과정을 진행함에 있어서 어스펙트비(aspect ratio)가 큰 콘택홀(contact hole) 이나 비아(via)와 같은 개구를 알루미늄으로 스퍼터링하여 균일하게 채우는 것에 의해 금속층의 신뢰성을 향상시킬 수 있는 반도체 장치의 금속층 형성 방법에 관한 것이다.

금속층은 소자의 수율, 작동 속도와 같은 성능 및 소자의 신뢰성을 결정하는 중요한 요소이기 때문에 소자의 집적도가 높아짐에 따라, 더욱더중요한 기술로 간주되고 있다. 반도체 소자의 제조에 있어서, 종래에는 소자가 큰 기하학적인 구조를 가지고 있었으며 콘택홀도 낮은 어스펙트비(넓이에 대한 깊이의 비)를 가지고 있었으며 스텝이 얕았기 때문에, 금속의 스텝 커버리지는 그다지 중요한 문제가 아니었다. 그러나, 집적도가 향상됨에 따라 콘택홀은 1 ㎛ 이하의 극히 작은 크기를 가지게 되었고 불순물이 도핑된 영역은 더욱 얕아지게 되었다. 이에 따라 더 커진 어스펙트비와 더 커진 스텝으로 인하여 통상의 알루미늄(al) 금속 공정은 향상될 필요가 있게 되었다.

즉, 통상의 알루미늄 금속 공정을 고밀도 집적 반도체 소자에 사용하면 신뢰성이 저하되고 알루미늄 접속(interconnection)의 실패가 야기된다. 이는 콘택홀의 어스펙트비가 높아지고 도포된 알루미늄의 스텝 커버리지가 좋지 못하기 때문이다.

도 1a 내지 1c는 종래의 방법에 따라 반도체 기판의 상부에 제조되고 여러 가지 결점을 갖는 금속층이 형성된 실리콘 웨이퍼의 일부 단면도들이다. 도1a는 보이드(void)가 형성된 경우를 나타내고 있는데, 이의 형성 과정을 상세히 설명하기로 한다.

먼저, 반도체 기판(11)의 불순물 도핑 영역(12) 상에 절연막(13)이 형성된다. 이후, 1 보다 큰 어스펙트비를 갖는 콘택홀(16)이 반도체 기판(11)의 표면에 형성된 불순물 도핑 영역(12)을 노출시키도록 절연막(13) 내와 불순물 도핑 영역(12)의 상부에 형성된다. 절연막(13)의 상부, 콘택홀의 내표면 및 불순물 도핑 영역(12)의 노출 표면상에 확산 방지막(14)이 형성된다. 그리고, 금속층(15)이 종래의 방법에 의해 알루미늄을 스퍼터링하고 고온에서 열처리하여 도포된 알루미늄을 콘택홀 내부에 채우는 것으로 형성된다. 이 때, 콘택홀의 큰 어스펙트비가 큰 경우에, 도포된 알루미늄은 입구에서 알루미늄 플로우가 완료되어 금속층(13)에는 오버행(overhang)부(18)가 콘택홀(16)의 상부에 형성된다. 이에 따라 콘택홀(16) 내에 보이드(17a)가 형성되고 이렇게 형성된 보이드는 결국 반도체 소자의 금속층의 신뢰성을 떨어뜨리게 된다.

도 1b는 금속층(15)에 보이드(17b)가 형성된 또 다른 경우를 예시한 것이고, 도 1c에서는 금속층(15)에 결점으로서 비연속부(19)가 형성되어 알루미늄 접속이 실패된 경우를 나타내는 것이다.

상기한 바와 같은 종래의 알루미늄 금속 공정에 따르는 문제를 해결하기 위하여 여러 가지 새로운 공정이 제안되었다. 예를 들면, 상기한 알루미늄 접속의 실패에 의한 반도체 소자의 신뢰성 저하를 방지하기 위하여 일특개소 62-132348 (Yukiyasu Sugano et al.)에서는 Al, Sn, In, Pb, Mg, Zn과 같이 녹는점이 낮은 금속이나 이들의 합금을 포함하는 금속층이 열적으로 용융되어 평탄화 되는 기술을 제안하였다.

상기한 방법에 따르면, 콘택홀이 알루미늄 또는 알루미늄 합금을 용융 및 리플로우 하는 것에 의해 채워진다. 요약하면, 리플로우 단계에서, 알루미늄 또는 알루미늄 합금 금속층이 이들의 녹는점 보다 높게 가열되고, 녹은 금속은 콘택홀의 내부로 흘러 이를 채우게 되는 것이다. 이러한 리플로우 단계에서는 다음과 같은 문제가 있다. 콘택홀을 적절하게 채우기 위하여 반도체 웨이퍼가 수평을 유지해야만 한다. 또한, 콘택홀의 내부로 흐르는 액체 금속층은 낮은 표면 장력을 나타내므로 이에 따라, 액체 금속이 고화되면서 수축하거나 뒤틀리게 되어 하부의 반도체 물질을 노출시킨다는 문제가 있다. 이에 더하여, 열처리 온도가 정확하게 조절되지 않기 때문에 주어진 결과를 얻기가 어렵다는 문제도 발생된다.

미국 특허 제 4,907,176호에는 저온에서 두꺼운 제1금속층을 형성시킨 후, 온도를 상승시켜 가면서 금속을 스퍼터링하여 제2 금속층을 형성함으로써 스텝 커버리지를 향상시키는 방법도 개시되어 있는데, 집적도가 높아짐에 따라 두꺼운 제1금속층의 형성시 결점이 발생될 수 있다는 문제가 있다. 또한 미국 특허 제 5,266,521호에는 150℃ 이하의 온도에서 알루미늄을 스퍼터링하여 제1 금속층을 형성하고, 진공에서 열처리한 후, 350℃ 이하의 온도에서 알루미늄을 스퍼터링하여 제2 금속층을 형성하고 이후 열처리하는 것에 의해 금속층을 형성하는 방법을 개시하고 있다. 그런데 이 방법에 의하면 알루미늄의 스퍼터링 온도가 높기 때문에 이의 콘트롤에 주의가 필요하고 금속 원자의 이동이 용이하지 않다.

또한 미국 특허 제 5,534,463호에서는 반응성 스페이서나 반응성막을 콘택홀의 옆면에 형성하는 것에 의해 초기 도포 단계에서 알루미늄 도포막과의 접착력(wettability)을 향상시킴으로써 금속층의 보이드 형성을 방지하고 도포된 알루미늄의 리플로우 공정을 개선하는 것에 의해 금속층의 비연속부 형성을 방지하고 있는데, 이는 새로운 막의 추가로 인하여 공정을 복잡하게 만든다는 문제가 있다.

한편, 반도체 소자 제조의 초기 단계에서는 순수 알루미늄을 사용하여 금속배선층을 형성하였으나, 알루미늄 층은 신터링 단계에서 온도가 올라감에 따라 실리콘 기판으로부터 실리콘 원자를 흡수하게 된다. 이에 따라 접합 스파이킹을 발생시키기 때문에, 알루미늄을 실리콘으로 과포화 시킨 Al-1%Si가 금속배선층의 재료로 널리 사용되어 왔다. 그렇지만 이와 같은 Al-1%Si를 사용하여 반도체 장치의 배선을 형성하는 경우, 약 450℃ 이상의 온도에서 열처리할 때 al막 중의 실리콘이 석출되며 Si 잔사를 형성하고 콘택홀에서는 실리콘 입자가 고상 에피텍시얼 성장하여 Si-노듈(Si-nodule)이 형성되어 배선의 저항이나 접촉 저항을 증가시킨다는 문제가 있다.

금속배선층과 실리콘 기판간의 상기와 같은 반응에 의한 Al 스파이킹이나 Si 잔사 또는 Si 노듈의 형성을 방지하기 위하여, 배선층과 실리콘 기판 또는 절연층 사이에 확산 방지막을 형성하는 것이 제안되어 있다. 예를 들면, 미국 특허 제4,897,709호(요꼬야마 등)에는 확산 방지막으로서 질화 티타늄막을 콘택홀의 내벽에 형성하는 방법이 기재되어 있다. 또한 일특개소 제61-183942호에는 장벽층으로 내화금속막과 질화티타늄막으로 구성된 이중막을 형성하여 열처리하여, 반도체 기판과 접속하는 콘택홀 저부의 Ti층은 반도체 기판과 반응하여 열적으로 안정한 화합물로 구성된 내화금속 실리사이드층을 형성시킴으로써 장벽 효과를 향상시키는 것이 개시되어 있다.

또한 미합중국 특허 제5,318,923호에는 어스펙트비가 1인 콘택홀을 매립하기 위하여, 낮은 온도에서 스퍼터링하고, 융점 이하의 온도에서 리플로우 시키는 방법이 개시되어 있다. 미합중국 특허 제5,266,521호에는 리플로우를 2회에 걸쳐서 수행하여 금속층을 형성하는 방법이 개시되어 있다.

그렇지만, 이러한 방법이 1.5 이상의 높은 어스펙트비를 갖는 콘택홀에 여전히 상기한 문제점이 남아 있다.

상기한 바와 같이 금속으로 콘택홀을 균일하게 채우기 위하여 여러 가지 연구와 실험이 수행되었으나 소자의 집적도가 지속적으로 증가하면서 이 문제에 대한 근본적인 해결책이 요구되고 있다.

상기한 제반 문제점을 해결하기 위하여 본 발명에서는 융점 이하의 온도에서 리플로우 방법을 이용하여 어스펙트비가 큰 콘택홀을 결점의 유발 없이 알루미늄으로 균일하게 채워서 금속배선층에서의 결함을 감소시킬 수 있는 반도체 장치의 금속층 형성 방법을 제공하고자 한다.

도 1a 내지 1c는 종래의 방법에 따라 절연층의 상부에 제조되어 여러 가지 결점을 갖는 금속층을 나타내는 단면도들로서, 도 1a 및 1b는 보이드가 형성된 경우이고, 도 1c는 비연속부가 형성된 경우를 나타낸다.

도 2a 내지 2e는 본 발명의 일실시예에 따라 반도체 장치의 금속층을 형성하는 방법을 나타내는 단면도들이다.

도 3a 내지 3c는 본 발명의 방법에 따라 금속층을 형성하기 위하여 알루미늄 스퍼터링 공정 및 리플로우 공정의 수행시, 여러 가지 공정 시퀀스를 수행하기 위한 설비를 나타내는 개략도들이다.

＜도면의 주요 부분에 대한 설명＞

11, 21: 반도체 기판 12, 22: 불순물 도핑 영역

13, 23: 절연막 14, 24: 확산 방지막

15, 25: 금속층 16, 26: 콘택홀

17a, 17b: 보이드 18: 오버행부

19: 비연속부 29. 30: 제1 및 제2 금속층

31: 알루미늄 스퍼터링 챔버 32: 리플로우 챔버

33: 제1 알루미늄 스퍼터링 챔버 34: 제1 리플로우 챔버

35: 제2 알루미늄 스퍼터링 챔버 36: 제2 리플로우 챔버

상기 목적을 달성하기 위하여 본 발명에서는

i) 불순물 확산 영역이 형성된 반도체 기판 상에 절연막을 형성하는 단계;

ii) 상기 절연막에 반도체 기판의 상기 불순물 확산 영역을 노출하기 위한 콘택홀을 형성하는 단계;

iii) 상기 콘택홀의 내면 및 상기 콘택홀에 의해 노출된 반도체 기판의 표면상에 확산 방지막을 형성하는 단계;

iv) a. 알루미늄을 20 내지 40℃ 온도 범위에서 스퍼터링하여 콘택홀 깊이의 반 이하를 채우기 위한 제1 스퍼터링 공정;

b. 도포된 상기 알루미늄이 콘택홀의 내부를 채울 수 있도록 500 내지 550℃ 온도 범위에서 50 내지 80초 동안 열처리하는 제1 리플로우 공정;

c. 콘택홀 깊이의 나머지를 채우기 위하여 상기 제1 스퍼터링 공정에서와 동일한 온도 범위에서 상기 제1 스퍼터링 공정에서의 알루미늄 도포율보다 늦은 도포율로 수행되는 제2 스퍼터링 공정; 및

d. 상기 제1 스퍼터링 공정에서 도포된 알루미늄과 상기 제2 스퍼터링 공정에서 도포된 알루미늄과의 연결 부분 막을 균일화하기 위하여 500 내지 550℃ 온도 범위에서 60 내지 100 초 동안 수행하는 제2 리플로우 공정을 수행하여 상기 확산 방지막의 상부에 금속층을 형성하는 단계; 및

v) 상기 금속층 및 확산 방지막을 패터닝하여 금속 배선을 형성하는 단계를 포함하는 반도체 장치의 금속층 형성 방법을 제공한다.

특히, 상기 본 발명의 금속층 형성 방법은 콘택홀의 어스펙트비가 1 내지 2인 경우에 바람직하게 적용된다.

상기 확산 방지막의 상부에 금속층을 형성하기 위한 2회의 스퍼터링 공정과 2회의 리플로우 공정은 반복적으로 각각 3회 이상 반복 수행할 수도 있다. 3회 이상 반복하면 결점 없이 더욱 균일하게 알루미늄으로 콘택홀을 채울 수는 있겠으나 공정이 여러 번 반복되면 복잡하고 수율이 떨어지는 문제가 있으므로 2회 반복 수행하는 것이 바람직하다. 그러나 2회 이상 반복 수행하는 방법도 본 발명의 범주에 포함됨은 물론이다.

즉, 본 발명에서는 알루미늄 스퍼터링 방식과 알루미늄 리플로우 방식을 조절하는 것에 의해 어스펙트비가 2 이하인 개구에 대하여 결점이 없는 금속층을 형성할 수 있도록 한다.

이하, 본 발명의 도면을 참조하여 구체적인 실시예를 상세히 설명하기로 한다.

도 2a 내지 도 2e에는 본 발명의 바람직한 일실시예에 따른 금속층의 형성 방법이 도시되어 있다. 먼저, 반도체 기판(21)의 불순물 도핑 영역(22) 상에 절연막(23)을 형성한다. 이후, 직경이 약 0.8㎛의 크기이며 어스펙트비가 약 1.5인 콘택홀(26)을 반도체 기판(21)의 표면에 형성된 불순물 도핑 영역(22)을 노출시키도록 절연막(23) 내와 불순물 도핑 영역(22)의 상부에 형성한다.

절연막(23)의 상부, 콘택홀(26)의 내표면 및 불순물 도핑 영역(22)의 노출 표면상에 확산 방지막(24)을 형성하도록 한다(도 2a). 확산 방지막(24)은 통상 Ti, TiW와 같은 천이 금속, 천이 금속 합금 및 TiN과 같은 천이 금속 화합물로 이루어진 군에서 선택된 적어도 하나로 형성될 수 있다. 더욱 바람직하게는 천이 금속으로 구성된 제1 확산 방지막과 천이 금속 합금 또는 천이 금속 화합물로 구성된 제2 확산 방지막으로 형성할 수도 있다.

확산 방지막(24)의 상부에는 알루미늄을 스퍼터링하여 제1 금속층(25)을 형성하도록 하는데, 먼저 진공에서 알루미늄을 형성하고자 하는 금속층 두께의 반이하, 특히 약 1/3 정도의 두께로 제1 금속층(29)을 형성한다(도 2b). 알루미늄의 스퍼터링은 약 20-40℃의 온도 범위에서 예컨대 약 5-8KW의 파워로 수행되는데 형성되는 제1 금속층(29)은 그다지 두껍지 않기 때문에 이로 인하여 보이드나 비연속부 같은 결점이 생성되지는 않는다. 알루미늄의 스퍼터링 공정에서는 온도가 낮을수록 금속 원자의 이동이 용이하다.

알루미늄의 1차 스퍼터링 이후, 진공내 약 500-550℃의 온도에서 약 50-80초 동안 1차로 열처리한다. 이 리플로우 공정은 도포된 금속 내의 원자가 이동하여 콘택홀(26)의 내부를 균일하게 채울 수 있도록 하기 위한 것이다. 통상 사용되는 알루미늄 또는 이의 합금의 녹는점의 80% 또는 그 이상의 온도에서 그리고 녹는점보다 낮은 온도에서 바람직하게 1분 이상 동안 수행된다. 또한 기압은 가능한 한 낮게 하여 원자가 잘 이동될 수 있도록 한다. 이러한 열처리 공정에 의해 상기 제1 금속층(29)의 금속 원자가 이동을 하여 콘택홀(26)의 내부를 매립하게 된다(도 2c).

이 후, 제1 금속층(29)의 상부, 콘택홀(26)의 주어진 두께에 맞도록 남은 부분은 약 20-40℃의 온도 범위에서 예컨대, 약 15-24KW의 파워로 2차 알루미늄 스퍼터링을 수행하여 제1 금속층(29)의 상부에 제2 금속층(30)을 형성한다.(도 2d). 스퍼터링 공정 중에서 고온의 균일한 웨이퍼 온도를 유지할 수 있고 이러한 고온에서는 온도에 의해 알루미늄 그레인이 커지도록 하기 때문에 1차 때의 스퍼터링보다는 늦은 증착 속도를 갖도록 알루미늄을 스퍼터링 한다. 그렇지만, 증착의 양은 1차 스퍼터링보다는 많게 즉, 제2 금속층(30)이 제1 금속층(29)보다 두껍게, 바람직하게는 형성하고자 하는 금속층 두께의 약 2/3의 두께가 되도록 증착 한다.

이후 1차 리플로우 공정에서와 같은 온도인 약 500-550℃의 온도 범위에서, 1차 리플로우 공정시보다 약간 더 긴 시간 동안 즉, 약 60-100초 동안 2차 열처리 공정을 수행한다. 이는 제1 스퍼터링 공정에서 도포된 알루미늄에 의해 형성된 제1 금속층(29)과 상기 제2 스퍼터링 공정에서 도포된 알루미늄에 의해 형성된 제2 금속층(30)과의 연결 부분 막을 균일화하기 위하여 수행하는 것이다. 알루미늄 막간의 이상 반응으로 인한 팽창과 같은 불량이 없는 균일한 금속층의 형성을 위하여, 2차 리플로우 공정은 1차 리플로우 공정에서와 동일한 온도에서 수행하되, 충분한 시간 동안 진행하도록 한다.

이렇게 하여 완성된 금속층(25)을 얻게 된다(도 2e). 2차 알루미늄 스퍼터링 공정은 1차 리플로우 공정 이후에 수행되므로 환경 온도를 20-40℃가 되도록 설정하더라도 웨이퍼는 이미 고온이 되어 있는 상태다. 이러한 고온 환경이 알루미늄 그레인이 커지도록 하는 영향을 미치기 때문에 1차 스퍼터링 공정 때 보다 느린 도포율로 알루미늄 스퍼터링을 수행하도록 한다.

2차 알루미늄 스퍼터링 공정에서는 1차 스퍼터링 공정시에 비해 약 3배 정도로 도포 파워를 높여서 수행하도록 한다. 알루미늄을 2차로 스퍼터링하여 제2 금속층(30)을 형성할 때는 알루미늄의 1차 도포로 얻어지는 제1 금속층(29)의 상부를 채우는 것이므로, 결과적으로 어스펙트비가 그다지 크지 않은 홀을 금속으로 채우는 경우가 되어 별다른 결점 없이 금속층을 형성할 수 있게 된다.

상술한 바와 같이 본 발명에서는 1차 및 2차 알루미늄 스퍼터링 공정을 수행할 때 온도 조건이 20-40℃ 범위로서 실온에서, 또는 이 보다 약간 높은 온도에서 수행하게 된다. 따라서 온도를 상승시킬 필요가 없고 이의 콘트롤이 용이하게 된다.

도 3a 내지 3c에는 상기한 본 발명의 방법에 따라 금속층을 형성하기 위하여 알루미늄 스퍼터링 공정 및 리플로우 공정을 반복적으로 수행하기 위해서는, 여러 가지 가능한 공정 시퀀스가 있는데, 이에 대한 여러 가지 설비들을 개략적으로 나타내었다.

도 3a에서는 하나의 알루미늄 스퍼터링 챔버(31)와 하나의 리플로우 챔버(32)를 교대로 사용하여 제1 알루미늄 스퍼터링, 제1 리플로우, 제2 알루미늄 스퍼터링 밑 제2 리플로우 공정을 사용하도록 한 경우에 해당되고, 도 3b에서는 두 개의 스퍼터링 챔버와 하나의 리플로우 챔버를 사용한 경우로서, 제1 알루미늄 스퍼터링 챔버(33) 내에서 제1 알루미늄 스퍼터링 공정을, 리플로우 챔버(32) 내에서 제1 리플로우 공정을, 제2 알루미늄 스퍼터링 챔버(35) 내에서 제2 알루미늄 스퍼터링 공정을, 다시 리플로우 챔버(32)에서 제2 리플로우 공정을 수행하도록 한 것이다. 도 3c에서는 두 개의 스퍼터링 챔버와 두 개의 리플로우 챔버를 사용한 경우로서 제1 알루미늄 스퍼터링 챔버(33) 내에서 제1 알루미늄 스퍼터링 공정을 수행하고, 제1 리플로우 챔버(34) 내에서 제1 리플로우 공정을 수행하며, 제2 알루미늄 스퍼터링 챔버(35) 내에서 제2 알루미늄 스퍼터링 공정을 수행하고, 제2 리플로우 챔버(36) 내에서 제2 리플로우 공정을 수행하도록 한 것이다. 상기한 여러 가지 공정 시퀀스 중에서 어떠한 경우를 선택하여 수행하여도 무방하다.

상기한 방법에 따라 금속층이 형성되면, 상기 금속층 및 확산 방지막을 패터닝하여 금속 배선을 형성하도록 한다.

이상에서는 반도체 기판 표면의 일부를 노출시키기 위하여 반도체 기판의 표면까지 연장되는 콘택홀에 대해서만 설명하였으나 이외에도 다층막 구조를 갖는 소자에서 상부 도전막과 하부 도전막을 연결하여 절연막의 하부에 위치된 하부 도전막을 노출시키기 위하여 형성되는 비아와 같은 개구를 알루미늄으로 스퍼터링하여 균일하게 채우는 경우에도 적용될 수 있을 것이다.

이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 장치의 금속층 형성 방법에서는 금속층의 제조시 2번의 알루미늄 스퍼터링 공정과 2번의 리플로우 공정을 반복 수행하되, 주어진 스퍼터링 온도, 스퍼터링 두께, 열처리 온도, 열처리 시간 등의 조건에 따라 수행함으로써 결점이 없는 금속층을 용이한 방법으로 제조할 수 있게 되어 신뢰성이 향상된 반도체 장치의 금속층을 얻을 수 있는 것이다.

이상에서는 본 발명의 실시예에 따라 본 발명이 설명되었지만, 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자라면 명확히 인지할 수 있을 것이다.

Claims (3)

1. i) 불순물 확산 영역이 형성된 반도체 기판 상에 절연막을 형성하는 단계;

   ii) 상기 절연막에 반도체 기판의 상기 불순물 확산 영역을 노출하기 위한 콘택홀을 형성하는 단계;

   iii) 상기 콘택홀의 내면 및 상기 콘택홀에 의해 노출된 반도체 기판의 표면상에 확산 방지막을 형성하는 단계;

   iv) a. 알루미늄을 20 내지 40℃ 온도 범위에서 스퍼터링하여 상기 콘택홀의 반 이하를 채우기 위한 제1 스퍼터링 공정;

   b. 도포된 상기 알루미늄이 콘택홀의 내부를 채울 수 있도록 500 내지 550℃ 온도 범위에서 50 내지 80초 동안 열처리하는 제1 리플로우 공정;

   c. 콘택홀의 주어진 두께의 나머지를 채우기 위하여 상기 제1 스퍼터링 공정에서와 동일한 온도 범위에서 상기 제1 스퍼터링 공정에서의 알루미늄 도포율보다 늦은 도포율로 수행되는 제2 스퍼터링 공정; 및

   d. 상기 제1 스퍼터링 공정에서 도포된 알루미늄과 상기 제2 스퍼터링 공정에서 도포된 알루미늄과의 연결 부분 막을 균일화하기 위하여 500 내지 550℃ 온도 범위에서 60 내지 100 초 동안 수행하는 제2 리플로우 공정을 수행하여 상기 확산 방지막의 상부에 금속층을 형성하는 단계; 및

   v) 상기 금속층 및 확산 방지막을 패터닝하여 금속 배선을 형성하는 단계를 포함하는 반도체 장치의 금속층 형성 방법.
2. 제1항에 있어서, 상기 콘택홀의 어스펙트비가 1 내지 2인 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.
3. 제1항에 있어서, 상기 금속층의 제조를 위한 스퍼터링 공정과 리플로우 공정이 3회 이상 반복 수행되는 것을 특징으로 하는 반도체 장치의 금속층 형성 방법.