JP2580096B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2580096B2 JP2580096B2 JP4049780A JP4978092A JP2580096B2 JP 2580096 B2 JP2580096 B2 JP 2580096B2 JP 4049780 A JP4049780 A JP 4049780A JP 4978092 A JP4978092 A JP 4978092A JP 2580096 B2 JP2580096 B2 JP 2580096B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- metal
- semiconductor device
- opening
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 103
- 238000000034 method Methods 0.000 title claims description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 273
- 239000002184 metal Substances 0.000 claims description 273
- 239000010410 layer Substances 0.000 claims description 207
- 239000000758 substrate Substances 0.000 claims description 52
- 238000010438 heat treatment Methods 0.000 claims description 40
- 229910052782 aluminium Inorganic materials 0.000 claims description 38
- 230000004888 barrier function Effects 0.000 claims description 23
- 229910000838 Al alloy Inorganic materials 0.000 claims description 21
- 238000004544 sputter deposition Methods 0.000 claims description 21
- 238000002844 melting Methods 0.000 claims description 20
- 230000008018 melting Effects 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 9
- 230000002265 prevention Effects 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 8
- 238000007740 vapor deposition Methods 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 6
- 150000003623 transition metal compounds Chemical class 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052723 transition metal Inorganic materials 0.000 claims description 3
- 150000003624 transition metals Chemical class 0.000 claims description 3
- 229910018575 Al—Ti Inorganic materials 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims description 2
- 239000003870 refractory metal Substances 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims 1
- 241000287463 Phalacrocorax Species 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 32
- 230000008569 process Effects 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 10
- 239000004576 sand Substances 0.000 description 10
- 238000012421 spiking Methods 0.000 description 9
- 229910018125 Al-Si Inorganic materials 0.000 description 5
- 229910018520 Al—Si Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005245 sintering Methods 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 3
- -1 aluminum compound Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001338 liquidmetal Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010169 landfilling Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000012768 molten material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/913—Diverse treatments performed in unitary chamber
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の配線工程に
関したものである。より具体的には本発明は半導体装置
の平坦な金属層の形成方法に関したものである。
関したものである。より具体的には本発明は半導体装置
の平坦な金属層の形成方法に関したものである。
【０００２】
【従来の技術】半導体装置が超高集積化されることによ
り、半導体配線方法は半導体装置の速度性能、収率およ
び信頼性を決定する要因になるので半導体製造工程で一
番重要な位置を占めている。従来、アスペクト比（幅に
対する深さの比率）が低い接触口か深さが浅い段差等の
ような比較的屈曲が少ない外面的形状を塗布しようとす
るとき金属段差塗布性は大きな問題にはならなかった。
だが、半導体装置の集積度が増加することにより接触口
は顕著に小さくなり半導体基板の表面部位に形成された
不純物が塗布された領域はより薄くなった。従来のアル
ミニウム配線工程は接触口の高いアスペクト比およびス
パッタされたＡｌの不良な段差塗布性に起因したアルミ
ニウム相互接触の信頼性の失敗、Ｓｉ沈殿物に起因した
接触抵抗の増加およびアルミニウムスパイキングにより
浅い接合特性の劣化等のような多くの問題点を内包して
いるので接触口の高いアスペクト比および段差の深い深
さにもかかわらず半導体装置の高速性能、高収率および
良好な信頼性のために改善する必要性がある。
り、半導体配線方法は半導体装置の速度性能、収率およ
び信頼性を決定する要因になるので半導体製造工程で一
番重要な位置を占めている。従来、アスペクト比（幅に
対する深さの比率）が低い接触口か深さが浅い段差等の
ような比較的屈曲が少ない外面的形状を塗布しようとす
るとき金属段差塗布性は大きな問題にはならなかった。
だが、半導体装置の集積度が増加することにより接触口
は顕著に小さくなり半導体基板の表面部位に形成された
不純物が塗布された領域はより薄くなった。従来のアル
ミニウム配線工程は接触口の高いアスペクト比およびス
パッタされたＡｌの不良な段差塗布性に起因したアルミ
ニウム相互接触の信頼性の失敗、Ｓｉ沈殿物に起因した
接触抵抗の増加およびアルミニウムスパイキングにより
浅い接合特性の劣化等のような多くの問題点を内包して
いるので接触口の高いアスペクト比および段差の深い深
さにもかかわらず半導体装置の高速性能、高収率および
良好な信頼性のために改善する必要性がある。
【０００３】したがって、前記した従来の配線工程の問
題点を克服するために、新しい方法が提案されてきた。
例えば、アルミニウム配線工程においての高いアスペク
ト比およびスパッタされたＡｌの不良な段差塗布性に起
因したアルミニウム接続の失敗による半導体装置の信頼
性低下を防止するために次のような方法が公知されてい
る。
題点を克服するために、新しい方法が提案されてきた。
例えば、アルミニウム配線工程においての高いアスペク
ト比およびスパッタされたＡｌの不良な段差塗布性に起
因したアルミニウム接続の失敗による半導体装置の信頼
性低下を防止するために次のような方法が公知されてい
る。
【０００４】日本国特許公開公報第６２−１３２３４８
号（Ｙｕｋｉｙａｓｕ Ｓｕｇａｎｏ等）には半導体装
置の不規則な段差に対してフィルム形態を向上させるた
めに半導体基板上の段差上に金属配線層を形成した後、
前記配線層を加熱溶融させ、平坦化する方法が記載され
ている。日本国特許公開公報第６３−９９５４９号（Ｓ
ｈｉｎｐｅｉ Ｌｉｊｉｍａ等）には、配線の信頼性を
向上させ、多層間の相互接触を可能にさせるために、接
触口および段差がある半導体基板上に金属配線層を形成
させ、これを加熱溶融させる方法が記載されている。前
記公報には、半導体基板上に複数の素子を形成し、前記
素子を含む基板上に絶縁膜を蒸着し、前記絶縁膜に前記
素子の所定位置に達する接触口を形成し、前記接触口お
よび前記絶縁膜の表面に窒化チタン膜を形成し、前記窒
化チタン膜前面上に金属配線層を蒸着化させた後、前記
金属層を加熱溶融させ当該金属層の表面を平坦にした
後、所定の配線パターンにより当該金属層と前記窒化チ
タン膜をエッチングし、少なくとも第１層配線層を形成
することを含む半導体基板に金属配線層を形成し多層間
相互接続を形成する半導体装置の製造方法が記載されて
いる。
号（Ｙｕｋｉｙａｓｕ Ｓｕｇａｎｏ等）には半導体装
置の不規則な段差に対してフィルム形態を向上させるた
めに半導体基板上の段差上に金属配線層を形成した後、
前記配線層を加熱溶融させ、平坦化する方法が記載され
ている。日本国特許公開公報第６３−９９５４９号（Ｓ
ｈｉｎｐｅｉ Ｌｉｊｉｍａ等）には、配線の信頼性を
向上させ、多層間の相互接触を可能にさせるために、接
触口および段差がある半導体基板上に金属配線層を形成
させ、これを加熱溶融させる方法が記載されている。前
記公報には、半導体基板上に複数の素子を形成し、前記
素子を含む基板上に絶縁膜を蒸着し、前記絶縁膜に前記
素子の所定位置に達する接触口を形成し、前記接触口お
よび前記絶縁膜の表面に窒化チタン膜を形成し、前記窒
化チタン膜前面上に金属配線層を蒸着化させた後、前記
金属層を加熱溶融させ当該金属層の表面を平坦にした
後、所定の配線パターンにより当該金属層と前記窒化チ
タン膜をエッチングし、少なくとも第１層配線層を形成
することを含む半導体基板に金属配線層を形成し多層間
相互接続を形成する半導体装置の製造方法が記載されて
いる。
【０００５】日本国特許公開公報第６２−１０９３４１
号（Ｍａｓａｈｉｒｏ Ｓｈｉｍｉｚｕ等）には、配線
不良による半導体装置の信頼性を向上させるために、電
極か配線フィルムを形成する場合に絶縁膜表面の接触の
ような段差に良好な塗布性を持つアルミニウム合金膜の
ようなアルミニウム伝導性膜を形成させる方法が開示さ
れている。Ｍａｓａｈｉｒｏ Ｓｈｉｍｉｚｕ等による
と、シリコン基板上に液相アルミニウム化合物かアルミ
ニウムを含む溶液を塗布した後、熱処理しアルミニウム
導電性膜を形成させることを含む半導体装置の製造方法
が提供される。
号（Ｍａｓａｈｉｒｏ Ｓｈｉｍｉｚｕ等）には、配線
不良による半導体装置の信頼性を向上させるために、電
極か配線フィルムを形成する場合に絶縁膜表面の接触の
ような段差に良好な塗布性を持つアルミニウム合金膜の
ようなアルミニウム伝導性膜を形成させる方法が開示さ
れている。Ｍａｓａｈｉｒｏ Ｓｈｉｍｉｚｕ等による
と、シリコン基板上に液相アルミニウム化合物かアルミ
ニウムを含む溶液を塗布した後、熱処理しアルミニウム
導電性膜を形成させることを含む半導体装置の製造方法
が提供される。
【０００６】前述した方法によると、接触口を埋立てる
ためにアルミニウムかアルミニウム合金を溶融させリフ
ローする。前記したすべての公報にはアルミニウムまた
はアルミニウム合金が溶融されるリフロー法を含むの
で、この技法により製造される半導体ウェハーは水平的
に位置させ流動する溶融物質が接触口を接合するように
埋立てるようにしなけらばならない。また、温度変化に
よる絶縁地域で金属収縮が起こる。すなわち金属相をア
ルミニウムかアルミニウム合金の溶融点以上に加熱し液
化された流動性金属層が接触口を埋立てる。前記液相金
属相は表面張力を小さくしようとするだろうし、したが
って、固化時には収縮するか歪められ低部の半導体物質
を露出させることになる。その上に、熱処理温度は正確
に調節できないので同一な結果を得にくい。また。前記
方法によると接触口を埋立てられるとしても、金属膜の
残余部門は荒くなり後続写真工程はできなくなる。した
がって２次的な金属形成工程が必要となる。
ためにアルミニウムかアルミニウム合金を溶融させリフ
ローする。前記したすべての公報にはアルミニウムまた
はアルミニウム合金が溶融されるリフロー法を含むの
で、この技法により製造される半導体ウェハーは水平的
に位置させ流動する溶融物質が接触口を接合するように
埋立てるようにしなけらばならない。また、温度変化に
よる絶縁地域で金属収縮が起こる。すなわち金属相をア
ルミニウムかアルミニウム合金の溶融点以上に加熱し液
化された流動性金属層が接触口を埋立てる。前記液相金
属相は表面張力を小さくしようとするだろうし、したが
って、固化時には収縮するか歪められ低部の半導体物質
を露出させることになる。その上に、熱処理温度は正確
に調節できないので同一な結果を得にくい。また。前記
方法によると接触口を埋立てられるとしても、金属膜の
残余部門は荒くなり後続写真工程はできなくなる。した
がって２次的な金属形成工程が必要となる。
【０００７】またアルミニウムスパイキングによる浅い
接合領域の劣化を防止し半導体装置の信頼性を向上させ
るために半導体基板上に形成された接触口に障壁層を形
成する方法が公知されている。例えば、アメリカ合衆国
特許第４，８９７，７０９号には配線と半導体基板間の
反応を防止するために接触口内に障壁層として窒化チタ
ン膜を含む半導体装置が記載されている。前記窒化チタ
ン膜は低温形ＣＶＤ装置を使い、低圧ＣＶＤ法により形
成され、アスペクト比が大きい。とても微細な接触口で
良好な段差塗布性をもつ優秀な特性がある。前記窒化チ
タン膜形成後アルミニウム合金を使いスパッタリング方
法により配線層を形成させる。
接合領域の劣化を防止し半導体装置の信頼性を向上させ
るために半導体基板上に形成された接触口に障壁層を形
成する方法が公知されている。例えば、アメリカ合衆国
特許第４，８９７，７０９号には配線と半導体基板間の
反応を防止するために接触口内に障壁層として窒化チタ
ン膜を含む半導体装置が記載されている。前記窒化チタ
ン膜は低温形ＣＶＤ装置を使い、低圧ＣＶＤ法により形
成され、アスペクト比が大きい。とても微細な接触口で
良好な段差塗布性をもつ優秀な特性がある。前記窒化チ
タン膜形成後アルミニウム合金を使いスパッタリング方
法により配線層を形成させる。
【０００８】前記以外にも、アルミニウムかアルミニウ
ム合金を溶融させる代わりに、金属の段差塗布性を向上
させるため、アメリカ合衆国特許第４，９７０，１７６
号（Ｔｒａｃｙ等）には多段階金属配線方法が記載され
ている。前記した特許によると、低温で半導体ウェハー
上に所定厚さの厚い金属層を蒸着させた後、金属がリフ
ローするように温度を高温（約４００〜５００℃）に上
げ所定厚さの金属層の残りの部分を蒸着させるか、また
は第１金属層を蒸着させた後温度を金属がリフローする
程度の高温に上げながら第２金属層を蒸着させる。金属
層のリフローは粒子成長、再結晶およびバルク拡散を通
じて起こる。
ム合金を溶融させる代わりに、金属の段差塗布性を向上
させるため、アメリカ合衆国特許第４，９７０，１７６
号（Ｔｒａｃｙ等）には多段階金属配線方法が記載され
ている。前記した特許によると、低温で半導体ウェハー
上に所定厚さの厚い金属層を蒸着させた後、金属がリフ
ローするように温度を高温（約４００〜５００℃）に上
げ所定厚さの金属層の残りの部分を蒸着させるか、また
は第１金属層を蒸着させた後温度を金属がリフローする
程度の高温に上げながら第２金属層を蒸着させる。金属
層のリフローは粒子成長、再結晶およびバルク拡散を通
じて起こる。
【０００９】一方、オノ（Ｏｎｏ）等は、半導体基板を
５００℃以上で維持する場合にＡｌ−Ｓｉの液体性が急
に増加すると発表した。（Ｈｉｓａｋｏ Ｏｎｏ ｅｔ
ａｌ．， ｉｎ Ｐｒｏｃ．， １９９０ ＶＭＩＣ
Ｃｏｎｆｅｒｅｎｃｅ Ｊｕｎｅ １１〜１２、ｐｐ
７６〜８２）。Ｏｎｏ等はＡｌ−１％Ｓｉ膜のストレス
は５００℃で急に変わり、前記温度でＡｌ−１％Ｓｉ膜
のストレス弛緩が急激に発生すると教示している。ま
た、接触口を満足に埋立てるためには基板温度を５００
℃ないし５５０℃に維持しなければならないいと教示し
ている。
５００℃以上で維持する場合にＡｌ−Ｓｉの液体性が急
に増加すると発表した。（Ｈｉｓａｋｏ Ｏｎｏ ｅｔ
ａｌ．， ｉｎ Ｐｒｏｃ．， １９９０ ＶＭＩＣ
Ｃｏｎｆｅｒｅｎｃｅ Ｊｕｎｅ １１〜１２、ｐｐ
７６〜８２）。Ｏｎｏ等はＡｌ−１％Ｓｉ膜のストレス
は５００℃で急に変わり、前記温度でＡｌ−１％Ｓｉ膜
のストレス弛緩が急激に発生すると教示している。ま
た、接触口を満足に埋立てるためには基板温度を５００
℃ないし５５０℃に維持しなければならないいと教示し
ている。
【００１０】前記した現状とＴｒａｃｙ等の方法におい
ての金属層のリフロー現状とは互いに他のメカニズムに
よるものである。本発明者のうち一人は、前記した金属
層のストレス弛緩（ｓｔｒｅｓｓ ｒｅｌａｘａｔｉｏ
ｎ）により金属原子の移動現状を利用し低温（２００℃
以下）で金属を蒸着させた後金属溶融点の８０％ないし
金属溶融点の温度で前記蒸着された金属を後処理し半導
体装置の接触口を完全に埋立てる方法（発明の名称：半
導体装置の金属層形成方法）を発明しこれをアメリカ合
衆国特許出願第０７／５８５，２１８号に出願し前記出
願は現在アメリカ合衆国特許願いに係属中である。
ての金属層のリフロー現状とは互いに他のメカニズムに
よるものである。本発明者のうち一人は、前記した金属
層のストレス弛緩（ｓｔｒｅｓｓ ｒｅｌａｘａｔｉｏ
ｎ）により金属原子の移動現状を利用し低温（２００℃
以下）で金属を蒸着させた後金属溶融点の８０％ないし
金属溶融点の温度で前記蒸着された金属を後処理し半導
体装置の接触口を完全に埋立てる方法（発明の名称：半
導体装置の金属層形成方法）を発明しこれをアメリカ合
衆国特許出願第０７／５８５，２１８号に出願し前記出
願は現在アメリカ合衆国特許願いに係属中である。
【００１１】図１Ａないし図２Ｃは前記方法を示す概略
図である。図１Ａは第１金属層４の形成工程を図示した
もので、まず段差物１が形成された半導体基板１０上に
コンタクトホール２のパターンを形成した後、前記基板
１０をスパッタリング反応室に入れ一定値の真空度を維
持し、１５０℃以下の温度で金属、例えばアルミニウム
かアルミニウム合金を蒸着し第１金属層４を形成する。
この層は組立てた構造を持っている。
図である。図１Ａは第１金属層４の形成工程を図示した
もので、まず段差物１が形成された半導体基板１０上に
コンタクトホール２のパターンを形成した後、前記基板
１０をスパッタリング反応室に入れ一定値の真空度を維
持し、１５０℃以下の温度で金属、例えばアルミニウム
かアルミニウム合金を蒸着し第１金属層４を形成する。
この層は組立てた構造を持っている。
【００１２】図１Ｂは前記コンタクトホールの埋没工程
を図示したもので、前記図１Ａの工程で得た基板真空ブ
レイク（ｂｒｅａｋ）なしに他のスパッタリング反応室
に移動した後５５０℃で２分以上加熱し前記図１Ｂに図
示されたようにコンタクトホールを埋没させる。このと
き反応室の圧力はＡｌの表面自由エネルギを増加させる
ために低いほどよい。したがって接触口は容易に金属と
して埋没させられる。図１Ｂで符号４ａは前記図１Ａの
第１金属層がコンタクトホール内に埋め合せられたもの
を示している。
を図示したもので、前記図１Ａの工程で得た基板真空ブ
レイク（ｂｒｅａｋ）なしに他のスパッタリング反応室
に移動した後５５０℃で２分以上加熱し前記図１Ｂに図
示されたようにコンタクトホールを埋没させる。このと
き反応室の圧力はＡｌの表面自由エネルギを増加させる
ために低いほどよい。したがって接触口は容易に金属と
して埋没させられる。図１Ｂで符号４ａは前記図１Ａの
第１金属層がコンタクトホール内に埋め合せられたもの
を示している。
【００１３】ここで、前記図１Ｂの熱処理温度は前記Ａ
ｌまたはＡｌ合金の種類により異なるが、その溶融点の
８０％から溶融点までの範囲内の温度である。前記金属
層はアルミニウムの溶融点である６６０℃より低い温度
で熱処理されるので、溶融されない。５５０℃では溶融
する代わりにスパッタリング法により１５０℃の低温で
蒸着されたアルミニウム原子は高温熱処理により移動す
る。このような移動現状は表面がなめらかでないか粗粒
状（ｇｒａｉｎｙ）のとき増加し、周囲の原子と完全に
接触しない表面原子のエネルギー増加に起因する。した
がって、初期スパッタリングされた粗粒層は熱処理すれ
ば原子移動の現状が増加することを示す。
ｌまたはＡｌ合金の種類により異なるが、その溶融点の
８０％から溶融点までの範囲内の温度である。前記金属
層はアルミニウムの溶融点である６６０℃より低い温度
で熱処理されるので、溶融されない。５５０℃では溶融
する代わりにスパッタリング法により１５０℃の低温で
蒸着されたアルミニウム原子は高温熱処理により移動す
る。このような移動現状は表面がなめらかでないか粗粒
状（ｇｒａｉｎｙ）のとき増加し、周囲の原子と完全に
接触しない表面原子のエネルギー増加に起因する。した
がって、初期スパッタリングされた粗粒層は熱処理すれ
ば原子移動の現状が増加することを示す。
【００１４】図２Ｃは第２金属層５の形成工程を図示し
たもので、前記図１Ｂ工程以後必要な総配線の厚さの残
りを信頼性を考慮した温度で蒸着し２次金属層５を形成
することにより金属配線層の形成を完成する。前記した
方法によると通常使われている物理蒸着方式のスパッタ
リング装備を使い１次に金属を蒸着した後この蒸着され
た金属を熱処置することにより、コンタクトホール内部
を埋没させられる。したがってアスペクト比が高いコン
タクトホールに対しても完全埋没が可能である。
たもので、前記図１Ｂ工程以後必要な総配線の厚さの残
りを信頼性を考慮した温度で蒸着し２次金属層５を形成
することにより金属配線層の形成を完成する。前記した
方法によると通常使われている物理蒸着方式のスパッタ
リング装備を使い１次に金属を蒸着した後この蒸着され
た金属を熱処置することにより、コンタクトホール内部
を埋没させられる。したがってアスペクト比が高いコン
タクトホールに対しても完全埋没が可能である。
【００１５】だが、接触口にボイドが形成されたかまた
は金属層の段差塗布性が適当でない場合には、金属層が
蒸着された半導体ウェハーを真空で所定の温度で維持し
た後にも接触口が埋没されない。その上に、金属層が蒸
着された半導体ウェハー上に第２金属層を後に形成させ
るとしても接触口の良好な段差塗布性を得られず、不充
分な段差塗布性により半導体装置の信頼性は低下する。
は金属層の段差塗布性が適当でない場合には、金属層が
蒸着された半導体ウェハーを真空で所定の温度で維持し
た後にも接触口が埋没されない。その上に、金属層が蒸
着された半導体ウェハー上に第２金属層を後に形成させ
るとしても接触口の良好な段差塗布性を得られず、不充
分な段差塗布性により半導体装置の信頼性は低下する。
【００１６】また、シリコン技術の初期段階ではＳｉ上
に直接純粋アルミニウムが蒸着された接触構造を使っ
た。だが、ＡｌのＳｉに対する接触はシンタリングの途
中に接合スパイキングのような不良な接合特性を示す。
シンタ段階は接触金属膜が蒸着およびパターンされた後
に遂行される。Ａｌ−Ｓｉ接触の場合には、前記シンタ
リングによりＡｌはシリコン表面を形成する自然的な酸
化物層と反応する。Ａｌは薄いＳｉＯ2 層と反応しなが
らＡｌ2 Ｏ3 を形成し、良好な抵抗接触状態にある自然
酸化物は結局完全に消耗される。次にＡｌは生成された
Ａｌ2 Ｏ3 層を拡散して通過しＳｉ表面に到達し金属と
シリコンを密接に接触させる。ＡｌはＡｌ2 Ｏ3 層を拡
散通過し残留ＳｉＯ2 に達する。Ａｌ2 Ｏ3 層の厚さが
増加することによりＡｌが通過する時間は長くかかる。
したがって、自然酸化物層があまり厚ければ。Ａｌ2 Ｏ
3 層もまたあまり厚くなりＡｌが通過できなくなる。こ
の場合、すべてのＳｉＯ2 が消耗されないだろうし、抵
抗接触は不良である。Ａｌ2Ｏ3 を通過するＡｌの通過
速度は温度関数である。許容するシンタ温度および時間
に対してＡｌ2 Ｏ3 の厚さは５〜１０Åの範囲内でなけ
ればならない。最大Ａｌ2 Ｏ3 の厚さは消耗される自然
酸化物の厚さとだいたい似ているので、自然酸化物層の
許容可能な厚さの大量的な上限値が決まる。シリコン表
面を酸素含有の雰囲気でより長く露出させるほど、自然
酸化物はより厚くなる。したがって、大部分の接触工程
の表面洗浄節次は金属蒸着用蒸着チャンバにウェハーを
ローディングする直前に遂行される。
に直接純粋アルミニウムが蒸着された接触構造を使っ
た。だが、ＡｌのＳｉに対する接触はシンタリングの途
中に接合スパイキングのような不良な接合特性を示す。
シンタ段階は接触金属膜が蒸着およびパターンされた後
に遂行される。Ａｌ−Ｓｉ接触の場合には、前記シンタ
リングによりＡｌはシリコン表面を形成する自然的な酸
化物層と反応する。Ａｌは薄いＳｉＯ2 層と反応しなが
らＡｌ2 Ｏ3 を形成し、良好な抵抗接触状態にある自然
酸化物は結局完全に消耗される。次にＡｌは生成された
Ａｌ2 Ｏ3 層を拡散して通過しＳｉ表面に到達し金属と
シリコンを密接に接触させる。ＡｌはＡｌ2 Ｏ3 層を拡
散通過し残留ＳｉＯ2 に達する。Ａｌ2 Ｏ3 層の厚さが
増加することによりＡｌが通過する時間は長くかかる。
したがって、自然酸化物層があまり厚ければ。Ａｌ2 Ｏ
3 層もまたあまり厚くなりＡｌが通過できなくなる。こ
の場合、すべてのＳｉＯ2 が消耗されないだろうし、抵
抗接触は不良である。Ａｌ2Ｏ3 を通過するＡｌの通過
速度は温度関数である。許容するシンタ温度および時間
に対してＡｌ2 Ｏ3 の厚さは５〜１０Åの範囲内でなけ
ればならない。最大Ａｌ2 Ｏ3 の厚さは消耗される自然
酸化物の厚さとだいたい似ているので、自然酸化物層の
許容可能な厚さの大量的な上限値が決まる。シリコン表
面を酸素含有の雰囲気でより長く露出させるほど、自然
酸化物はより厚くなる。したがって、大部分の接触工程
の表面洗浄節次は金属蒸着用蒸着チャンバにウェハーを
ローディングする直前に遂行される。
【００１７】シンタ段階は必須的である。アルミニウム
−シリコン系の状態図によるとアルミニウムは４５０℃
ないし５００℃の接触合金（ｃｏｎｔａｃｔ−ａｌｌｏ
ｙｉｎｇ）温度で０．５ないし１％のシリコンを吸収す
ることが判る。純粋アルミニウムを４５０℃まで加熱し
シリコン源を提供すれば、アルミニウムはＳｉ濃度が
０．５ｗｔ％になるまで溶液状態でシリコンを吸収す
る。半導体基板がシリコン源として役割をし、シリコン
は高温ではＡｌ内に拡散し注入される。Ａｌの量が多け
れば、Ａｌ−Ｓｉ界面から相当量のＳｉがＡｌ膜内に拡
散することができる。同時にＡｌは膜から、Ｓｉが離脱
してできたボイド内に迅速に埋立てられる。Ａｌの浸透
の深さが接合領域のＰ−Ｎ接合の深さより深ければ、接
合は漏泄電流を大きく現わし、甚だしくは電気的に短絡
される。これを接合スパイキングという。
−シリコン系の状態図によるとアルミニウムは４５０℃
ないし５００℃の接触合金（ｃｏｎｔａｃｔ−ａｌｌｏ
ｙｉｎｇ）温度で０．５ないし１％のシリコンを吸収す
ることが判る。純粋アルミニウムを４５０℃まで加熱し
シリコン源を提供すれば、アルミニウムはＳｉ濃度が
０．５ｗｔ％になるまで溶液状態でシリコンを吸収す
る。半導体基板がシリコン源として役割をし、シリコン
は高温ではＡｌ内に拡散し注入される。Ａｌの量が多け
れば、Ａｌ−Ｓｉ界面から相当量のＳｉがＡｌ膜内に拡
散することができる。同時にＡｌは膜から、Ｓｉが離脱
してできたボイド内に迅速に埋立てられる。Ａｌの浸透
の深さが接合領域のＰ−Ｎ接合の深さより深ければ、接
合は漏泄電流を大きく現わし、甚だしくは電気的に短絡
される。これを接合スパイキングという。
【００１８】前記した接触において接合スパイキングを
避けるため蒸着時にＡｌ膜にＳｉを加する。接触および
集積回路の相互接触を形成するのにＡｌ−Ｓｉ合金（Ｓ
ｉ：１．０ｗｔ％）が広く使われている。純粋アルミニ
ウムの代わりにＡｌ−Ｓｉ合金を使うことにより接合ス
パイキングを避けられるが、これはまた他の問題点があ
る。熱アニーリングの冷却の途中に温度が低下すること
によりアルミニウム中のシリコンの高溶度（Ｓｏｌｉｄ
Ｓｏｌｕｂｉｌｉｔｙ）は減少する。したがってアル
ミニウムはＳｉに過飽和状態になり、これは核を形成し
Ａｌ−Ｓｉ溶液からＳｉ残砂を成長させる。前記残砂は
接触でＡｌ−ＳｉＯ2 界面およびＡｌ−Ｓｉ界面すべて
に発生する。もしこれら残砂が境界面でｎ+ Ｓｉに形成
されるとすれば接触抵抗が望まず増加する結果になる。
それだけではなく１．５μｍ程度の大きさの残砂が形成
される位置では電流の大量磁束発散（ｆｌｕｘ−ｄｉｖ
ｅｒｇｅｎｃｅ）が生成される。
避けるため蒸着時にＡｌ膜にＳｉを加する。接触および
集積回路の相互接触を形成するのにＡｌ−Ｓｉ合金（Ｓ
ｉ：１．０ｗｔ％）が広く使われている。純粋アルミニ
ウムの代わりにＡｌ−Ｓｉ合金を使うことにより接合ス
パイキングを避けられるが、これはまた他の問題点があ
る。熱アニーリングの冷却の途中に温度が低下すること
によりアルミニウム中のシリコンの高溶度（Ｓｏｌｉｄ
Ｓｏｌｕｂｉｌｉｔｙ）は減少する。したがってアル
ミニウムはＳｉに過飽和状態になり、これは核を形成し
Ａｌ−Ｓｉ溶液からＳｉ残砂を成長させる。前記残砂は
接触でＡｌ−ＳｉＯ2 界面およびＡｌ−Ｓｉ界面すべて
に発生する。もしこれら残砂が境界面でｎ+ Ｓｉに形成
されるとすれば接触抵抗が望まず増加する結果になる。
それだけではなく１．５μｍ程度の大きさの残砂が形成
される位置では電流の大量磁束発散（ｆｌｕｘ−ｄｉｖ
ｅｒｇｅｎｃｅ）が生成される。
【００１９】これにより電子移動誘導開放回路により半
導体が故障になる。図３は金属配線パターン形成後半導
体表面上にＳｉ残砂が析出されていることを示す。した
がって、前記Ｓｉ残砂は除去することが望ましい。従来
には前記Ｓｉ残砂を除去するため洗浄するか過度エッチ
ング、漏式エッチング等で除去するかＡｌエッチング時
Ｓｉを除去する基を入れた方法を使った。だが、高温沈
積する場合には前記Ｓｉ残砂は除去されない。また、過
度エッチングする場合にもＳｉが析出された模様が下層
膜に転写され残るので外観が不良になる。
導体が故障になる。図３は金属配線パターン形成後半導
体表面上にＳｉ残砂が析出されていることを示す。した
がって、前記Ｓｉ残砂は除去することが望ましい。従来
には前記Ｓｉ残砂を除去するため洗浄するか過度エッチ
ング、漏式エッチング等で除去するかＡｌエッチング時
Ｓｉを除去する基を入れた方法を使った。だが、高温沈
積する場合には前記Ｓｉ残砂は除去されない。また、過
度エッチングする場合にもＳｉが析出された模様が下層
膜に転写され残るので外観が不良になる。
【００２０】前記した問題点を解決するために本発明者
が研究した結果本発明を完成した。
が研究した結果本発明を完成した。
【００２１】
【発明が解決しようとする課題】したがって、本発明の
目的は、金属を蒸着させた後、半導体基板上に形成され
たすべての接触口を完全に埋立て、半導体装置の金属配
線の良好な信頼性を得た半導体装置の金属層の形成方法
の改良方法を提供するところにある。本発明の他の目的
は後続工程でのＳｉ残砂を生じないようにする金属配線
層の形成方法を提供することにある。
目的は、金属を蒸着させた後、半導体基板上に形成され
たすべての接触口を完全に埋立て、半導体装置の金属配
線の良好な信頼性を得た半導体装置の金属層の形成方法
の改良方法を提供するところにある。本発明の他の目的
は後続工程でのＳｉ残砂を生じないようにする金属配線
層の形成方法を提供することにある。
【００２２】
【課題を解決するための手段】本発明によると、半導体
基板上に層間絶縁膜を形成し、前記層間絶縁膜に半導体
基板が露出されるように開口部を形成し、前記得られた
半導体基板上に第１金属からなる第１金属層を形成し、
前記第１金属層を熱処理することにより前記第１金属で
前記開口部を埋め立て、前記第１金属層上に第２金属か
らなる第２金属層を形成した後前記第２金属層を熱処理
して平坦化する工程を含み、 前記第１金属および前記第
２金属のうち、一方はＳｉ成分を含まない純粋なＡｌま
たはＳｉ成分を含まないＡｌ合金であり、他方はＳｉ成
分を含むＡｌ合金であることを特徴とする半導体装置の
製造方法が提供される。前記第１金属としてはアルミニ
ウムまたはアルミニウム合金、例えば純粋Ａｌ、Ａｌ−
０．５％Ｃｕ、Ａｌ−１％Ｓｉ、Ａｌ−１％Ｓｉ−０．
５％Ｃｕ等を用いることができる。第１金属層は１５０
℃以下で蒸着させる。蒸着温度が低いほど熱処理時に金
属原子の移動が活発になるので温度は低いほうが望まし
い。第１金属層の厚さは、第２金属層の熱処理後におけ
る第１金属層の厚さと第２金属層の厚さとの合計厚さの
１／３〜２／３であることが望ましい。
基板上に層間絶縁膜を形成し、前記層間絶縁膜に半導体
基板が露出されるように開口部を形成し、前記得られた
半導体基板上に第１金属からなる第１金属層を形成し、
前記第１金属層を熱処理することにより前記第１金属で
前記開口部を埋め立て、前記第１金属層上に第２金属か
らなる第２金属層を形成した後前記第２金属層を熱処理
して平坦化する工程を含み、 前記第１金属および前記第
２金属のうち、一方はＳｉ成分を含まない純粋なＡｌま
たはＳｉ成分を含まないＡｌ合金であり、他方はＳｉ成
分を含むＡｌ合金であることを特徴とする半導体装置の
製造方法が提供される。前記第１金属としてはアルミニ
ウムまたはアルミニウム合金、例えば純粋Ａｌ、Ａｌ−
０．５％Ｃｕ、Ａｌ−１％Ｓｉ、Ａｌ−１％Ｓｉ−０．
５％Ｃｕ等を用いることができる。第１金属層は１５０
℃以下で蒸着させる。蒸着温度が低いほど熱処理時に金
属原子の移動が活発になるので温度は低いほうが望まし
い。第１金属層の厚さは、第２金属層の熱処理後におけ
る第１金属層の厚さと第２金属層の厚さとの合計厚さの
１／３〜２／３であることが望ましい。
【００２３】第１金属層を真空で形成した後、前記第１
金属層を真空を壊さず熱処理する。熱処理は１０ｍＴｏ
ｒｒ以下の不活性ガス（Ｎ 2 、Ａｒ）または還元性ガス
（Ｈ 2 ）雰囲気で行い、装置内の真空度は５×１０-7Ｔ
ｏｒｒ以下の真空とし、前記第１金属の融点をＴｍとし
たとき０．８Ｔｍ以上１．０Ｔｍ未満、望ましくは５０
０〜５５０℃の温度でガス伝導法または、ＲＴＡ法によ
り半導体基板を加熱し遂行する。前記熱処理は不活性ガ
スか還元性ガス（Ｈ2）の雰囲気下で遂行することもで
きる。金属層を熱処理すれば、金属原子は表面自由エネ
ルギーを減少させるため開口部内に移動し開口部が金属
に埋立てられる。開口部内に金属原子が移動すれば金属
層の表面積が減少される。したがって、開口部の上部に
存在する金属層のオーバーハンギング部位がなくなり、
開口部の入口部は大きくなる。したがって、以後第２金
属層を蒸着することになると、良好な段差塗布性を得ら
れる。
金属層を真空を壊さず熱処理する。熱処理は１０ｍＴｏ
ｒｒ以下の不活性ガス（Ｎ 2 、Ａｒ）または還元性ガス
（Ｈ 2 ）雰囲気で行い、装置内の真空度は５×１０-7Ｔ
ｏｒｒ以下の真空とし、前記第１金属の融点をＴｍとし
たとき０．８Ｔｍ以上１．０Ｔｍ未満、望ましくは５０
０〜５５０℃の温度でガス伝導法または、ＲＴＡ法によ
り半導体基板を加熱し遂行する。前記熱処理は不活性ガ
スか還元性ガス（Ｈ2）の雰囲気下で遂行することもで
きる。金属層を熱処理すれば、金属原子は表面自由エネ
ルギーを減少させるため開口部内に移動し開口部が金属
に埋立てられる。開口部内に金属原子が移動すれば金属
層の表面積が減少される。したがって、開口部の上部に
存在する金属層のオーバーハンギング部位がなくなり、
開口部の入口部は大きくなる。したがって、以後第２金
属層を蒸着することになると、良好な段差塗布性を得ら
れる。
【００２４】前記熱処理時に真空が壊れると、Ａｌ原子
はＡｌ2Ｏ3を形成し、これにより前記温度ではＡｌ原子
が開口部内に移動できなくなるので、開口部を第１金属
によって完全に埋立てることができなくなる。このた
め、前記第１金属層を真空状態で形成し、この真空状態
を維持したまま前記第１金属層を熱処理することが好ま
しい。
はＡｌ2Ｏ3を形成し、これにより前記温度ではＡｌ原子
が開口部内に移動できなくなるので、開口部を第１金属
によって完全に埋立てることができなくなる。このた
め、前記第１金属層を真空状態で形成し、この真空状態
を維持したまま前記第１金属層を熱処理することが好ま
しい。
【００２５】前記熱処理はガス伝導法により望ましくは
アルゴンガスを使い１〜５分間遂行する。ＲＴＡ装置を
使う場合には２０〜３０秒間数回反復するか２分程度金
属層を熱処理する。次に、蒸着を３５０℃以下で遂行す
ることを除けば第１金属層形成時と同一な方法で金属を
蒸着し第２金属層を形成する。第２金属層を形成した
後、第１金属層の熱処理時と同一な方法で第２金属層を
熱処理する。前記したすべての段階は１０ｍＴｏｒｒ以
下の不活性気体雰囲気の真空中でスパッタの真空度は５
×１０-7Ｔｏｒｒを維持し真空を壊さず遂行し、これは
本発明の重要な特徴の一つである。
アルゴンガスを使い１〜５分間遂行する。ＲＴＡ装置を
使う場合には２０〜３０秒間数回反復するか２分程度金
属層を熱処理する。次に、蒸着を３５０℃以下で遂行す
ることを除けば第１金属層形成時と同一な方法で金属を
蒸着し第２金属層を形成する。第２金属層を形成した
後、第１金属層の熱処理時と同一な方法で第２金属層を
熱処理する。前記したすべての段階は１０ｍＴｏｒｒ以
下の不活性気体雰囲気の真空中でスパッタの真空度は５
×１０-7Ｔｏｒｒを維持し真空を壊さず遂行し、これは
本発明の重要な特徴の一つである。
【００２６】本発明の一つの具体例によると、基板上に
開口部を形成した後、前記開口部を含む半導体ウェハー
の全表面に拡散障壁層を形成する。前記障壁層はチタン
のような遷移金属または窒化チタンのような遷移金属化
合物で構成される。アルミニウムかアルミニウム合金膜
で構成された配線が接触口を通じて不純物がドーピング
された浅い領域の表面と連結されており、熱処理を遂行
する場合にはアルミニウムは前記不純物がドーピングさ
れた領域に拡散され、Ｐ−ｎ接合を通過することになり
Ｐ−ｎ接合が破壊される難点を発生させる。アルミニウ
ムと半導体基板間の反応を防止するためにアルミニウム
またはアルミニウム合金で構成された配線と半導体基板
の表面の間に窒化チタンで構成された障壁層を形成する
方法が提案された。例えば反応性スパッタリング法によ
り窒化チタン膜を形成することが文献（Ｊ．Ｖａｃ，Ｓ
ｃｉ．Ｔｅｃｈｎｏｌ．，Ａ４（４），１９８６，ｐ
ｐ．１８５０〜１８５４）に開示されており、またアメ
リカ合衆国特許第４，８９７，７０９号によると、アス
ペクト比が大きい極めて微細な穴の内面に、厚さが均一
で障壁特性が優秀な窒化チタン膜が提供される。また、
ＹｏｄａＴａｋａｓｈｉ等は配線と半導体基板または絶
縁層間の反応を防止するために接触口の内面に二重障壁
層を形成した後加熱し所定温度を維持しながらアルミニ
ウム合金のような蒸着された金属で接触口を埋立てるこ
とを含む半導体装置の製造方法を提示した。（韓国特許
公開第９０−１５２７７号、日本国特許願第１−６１５
５７号）。
開口部を形成した後、前記開口部を含む半導体ウェハー
の全表面に拡散障壁層を形成する。前記障壁層はチタン
のような遷移金属または窒化チタンのような遷移金属化
合物で構成される。アルミニウムかアルミニウム合金膜
で構成された配線が接触口を通じて不純物がドーピング
された浅い領域の表面と連結されており、熱処理を遂行
する場合にはアルミニウムは前記不純物がドーピングさ
れた領域に拡散され、Ｐ−ｎ接合を通過することになり
Ｐ−ｎ接合が破壊される難点を発生させる。アルミニウ
ムと半導体基板間の反応を防止するためにアルミニウム
またはアルミニウム合金で構成された配線と半導体基板
の表面の間に窒化チタンで構成された障壁層を形成する
方法が提案された。例えば反応性スパッタリング法によ
り窒化チタン膜を形成することが文献（Ｊ．Ｖａｃ，Ｓ
ｃｉ．Ｔｅｃｈｎｏｌ．，Ａ４（４），１９８６，ｐ
ｐ．１８５０〜１８５４）に開示されており、またアメ
リカ合衆国特許第４，８９７，７０９号によると、アス
ペクト比が大きい極めて微細な穴の内面に、厚さが均一
で障壁特性が優秀な窒化チタン膜が提供される。また、
ＹｏｄａＴａｋａｓｈｉ等は配線と半導体基板または絶
縁層間の反応を防止するために接触口の内面に二重障壁
層を形成した後加熱し所定温度を維持しながらアルミニ
ウム合金のような蒸着された金属で接触口を埋立てるこ
とを含む半導体装置の製造方法を提示した。（韓国特許
公開第９０−１５２７７号、日本国特許願第１−６１５
５７号）。
【００２７】前記記載した方法により、本発明の開口部
内面に拡散障壁層は容易に形成される。障壁層はＴｉ金
属層のような第１障壁層およびＴｉＮのような第２障壁
層で構成されているのが望ましい。前記第１障壁層の厚
さは１００〜３００Åであり第２障壁層の厚さは２００
〜１５００Åであることが望ましい。本発明の他の態様
によると、前記第２金属層上に反射防止膜を形成し金属
配線の信頼性も向上させる。
内面に拡散障壁層は容易に形成される。障壁層はＴｉ金
属層のような第１障壁層およびＴｉＮのような第２障壁
層で構成されているのが望ましい。前記第１障壁層の厚
さは１００〜３００Åであり第２障壁層の厚さは２００
〜１５００Åであることが望ましい。本発明の他の態様
によると、前記第２金属層上に反射防止膜を形成し金属
配線の信頼性も向上させる。
【００２８】本発明の開口部はその上部に段差場が形成
された接触口形態で形成されることもありえる。また、
本発明によると、半導体ウェハー上に開口部を形成し、
前記半導体ウェハー上にＳｉ成分を含まない純粋なＡｌ
またはＳｉ成分を含まないＡｌ合金から選択された第１
金属からなる第１金属層を形成し、前記第１金属層を熱
処理して前記開口部を埋没し、前記第１金属層上にＳｉ
成分を含む金属から選択された第２金属からなる第２金
属層を形成することを特徴とする半導体装置の製造方法
が提供される。本発明で使用できる前記第１金属として
は純粋Ａｌ、Ａｌ−Ｃｕ合金およびＡｌ−Ｔｉ合金等が
ある。
された接触口形態で形成されることもありえる。また、
本発明によると、半導体ウェハー上に開口部を形成し、
前記半導体ウェハー上にＳｉ成分を含まない純粋なＡｌ
またはＳｉ成分を含まないＡｌ合金から選択された第１
金属からなる第１金属層を形成し、前記第１金属層を熱
処理して前記開口部を埋没し、前記第１金属層上にＳｉ
成分を含む金属から選択された第２金属からなる第２金
属層を形成することを特徴とする半導体装置の製造方法
が提供される。本発明で使用できる前記第１金属として
は純粋Ａｌ、Ａｌ−Ｃｕ合金およびＡｌ−Ｔｉ合金等が
ある。
【００２９】本発明の望ましい態様によると、前記第１
金属および前記第２金属は所定温度で通常的なスパッタ
リング法により蒸着される。前記金属層はまたＳｉ成分
を含む金属とＳｉ成分を含まない金属を少なくとも一回
反復し蒸着することにより形成される。
金属および前記第２金属は所定温度で通常的なスパッタ
リング法により蒸着される。前記金属層はまたＳｉ成分
を含む金属とＳｉ成分を含まない金属を少なくとも一回
反復し蒸着することにより形成される。
【００３０】前記のようにＳｉ成分を含む金属とＳｉ成
分がない金属とから第１金属層および第２金属層を形成
することにより、温度が低下するとき前記Ｓｉ成分がな
い金属は前記Ｓｉ成分を含む金属からＳｉ原子を吸収す
る。したがって、半導体基板上にＳｉ残砂が形成される
ことを防止できる。また、前記Ｓｉがない金属は前記Ｓ
ｉを含む金属から半導体基板からよりは容易にＳｉ原子
を吸収する。したがって、Ａｌスパイキングを防止する
こともできる。
分がない金属とから第１金属層および第２金属層を形成
することにより、温度が低下するとき前記Ｓｉ成分がな
い金属は前記Ｓｉ成分を含む金属からＳｉ原子を吸収す
る。したがって、半導体基板上にＳｉ残砂が形成される
ことを防止できる。また、前記Ｓｉがない金属は前記Ｓ
ｉを含む金属から半導体基板からよりは容易にＳｉ原子
を吸収する。したがって、Ａｌスパイキングを防止する
こともできる。
【００３１】本発明の他の態様によると、開口部形成後
半導体ウェハーの全面に障壁層を形成し金属と半導体基
板または絶縁層間の反応を防止することができる。前記
障壁層はＴｉＮのような高融点金属化合物で構成され
る。本発明によると、前記開口部はアスペクト比が１．
０以上の段差部が形成された接触口でもありえる。前記
第１金属層は真空スパッタリングチャンバで１５０℃以
下の低温で形成させることが望ましい。また、前記第１
金属層は前記第１金属の融点をＴｍとしたとき０．８Ｔ
ｍ〜１．０Ｔｍの温度で熱処理する。
半導体ウェハーの全面に障壁層を形成し金属と半導体基
板または絶縁層間の反応を防止することができる。前記
障壁層はＴｉＮのような高融点金属化合物で構成され
る。本発明によると、前記開口部はアスペクト比が１．
０以上の段差部が形成された接触口でもありえる。前記
第１金属層は真空スパッタリングチャンバで１５０℃以
下の低温で形成させることが望ましい。また、前記第１
金属層は前記第１金属の融点をＴｍとしたとき０．８Ｔ
ｍ〜１．０Ｔｍの温度で熱処理する。
【００３２】前記金属配線を形成するすべての段階は真
空で真空を壊さず遂行することが望ましい。また、本発
明によると、半導体基板上に層間絶縁膜を形成し、前記
層間絶縁膜に前記半導体基板が露出されるように開口部
を形成し、前記得られた半導体基板上に真空状態で第１
金属からなる第１金属層を形成し、この真空状態を壊す
ことなく前記第１金属層を熱処理することにより前記第
１金属で前記開口部を埋め立て、前記第１金属層上に第
２金属からなる第２金属層を形成した後前記第２金属層
を熱処理して平坦化する工程を含む半導体装置の製造方
法が提供される。第１金属層の形成後、熱処理終了以前
に真空が壊れると、第１金属が酸化されて金属酸化物を
形成することがある。たとえば、前記第１金属がＡｌ合
金である場合には、このＡｌ合金中のＡｌ原子がＡｌ 2
Ｏ 3 を形成することがある。これにより、前記温度では
Ａｌ原子が開口部内に移動できなくなるので、開口部を
第１金属によって完全に埋立てることができなくなる。
本発明によると、第１金属層の形成からこの第１金属層
の熱処理までの工程を真空状態を壊すことなく行うの
で、第１金属により開口部を容易に埋め立てることがで
きる。
空で真空を壊さず遂行することが望ましい。また、本発
明によると、半導体基板上に層間絶縁膜を形成し、前記
層間絶縁膜に前記半導体基板が露出されるように開口部
を形成し、前記得られた半導体基板上に真空状態で第１
金属からなる第１金属層を形成し、この真空状態を壊す
ことなく前記第１金属層を熱処理することにより前記第
１金属で前記開口部を埋め立て、前記第１金属層上に第
２金属からなる第２金属層を形成した後前記第２金属層
を熱処理して平坦化する工程を含む半導体装置の製造方
法が提供される。第１金属層の形成後、熱処理終了以前
に真空が壊れると、第１金属が酸化されて金属酸化物を
形成することがある。たとえば、前記第１金属がＡｌ合
金である場合には、このＡｌ合金中のＡｌ原子がＡｌ 2
Ｏ 3 を形成することがある。これにより、前記温度では
Ａｌ原子が開口部内に移動できなくなるので、開口部を
第１金属によって完全に埋立てることができなくなる。
本発明によると、第１金属層の形成からこの第１金属層
の熱処理までの工程を真空状態を壊すことなく行うの
で、第１金属により開口部を容易に埋め立てることがで
きる。
【００３３】
【作用】本発明による金属配線方法によると、高いアス
ペクト比にもかかわらず接触口が金属で完全に埋立てら
れ、配線以後後続工程でＳｉ残砂やＡｌスパイキングが
生じることを防止できる。
ペクト比にもかかわらず接触口が金属で完全に埋立てら
れ、配線以後後続工程でＳｉ残砂やＡｌスパイキングが
生じることを防止できる。
【００３４】
【実施例】以下実施例を示し、本発明をより具体的に記
述するが、これは本発明の範囲を限定するのではない。
図４Ａ〜図４Ｄは本発明による金属層形成方法の一実施
例を示す。図４Ａは第１金属層２５を形成する段階を示
す。層間絶縁膜２２が塗布された半導体基板２１上に大
きさが０．８μｍであり、段差部が形成された開口部２
３を形成した後基板を洗浄する。
述するが、これは本発明の範囲を限定するのではない。
図４Ａ〜図４Ｄは本発明による金属層形成方法の一実施
例を示す。図４Ａは第１金属層２５を形成する段階を示
す。層間絶縁膜２２が塗布された半導体基板２１上に大
きさが０．８μｍであり、段差部が形成された開口部２
３を形成した後基板を洗浄する。
【００３５】次に、前記得た半導体基板２１の全面にＴ
ｉＮのような高融点化合物で形成された障壁層２４を形
成する。形成された障壁層の厚さは２００〜１５００Å
である。次に基板を第１のスパッタリング反応チャンバ
に入れ、ここで、所定の真空度で１５０℃以下の温度で
第１金属、例えばＳｉ成分がないＡｌまたはＳｉ成分が
ないＡｌ合金を蒸着して第１金属層２５を形成する。前
記第１金属は、第１金属層２５と後述する第２金属層２
６との合計厚さの２／３、すなわち前記合計厚さが６０
００Åの場合には４０００Åの厚さに蒸着して第１金属
層２５を形成する。このようにして形成された第１金属
層２５は、アルミニウムグレーンサイズが小さく表面自
由エネルギーが大きい。
ｉＮのような高融点化合物で形成された障壁層２４を形
成する。形成された障壁層の厚さは２００〜１５００Å
である。次に基板を第１のスパッタリング反応チャンバ
に入れ、ここで、所定の真空度で１５０℃以下の温度で
第１金属、例えばＳｉ成分がないＡｌまたはＳｉ成分が
ないＡｌ合金を蒸着して第１金属層２５を形成する。前
記第１金属は、第１金属層２５と後述する第２金属層２
６との合計厚さの２／３、すなわち前記合計厚さが６０
００Åの場合には４０００Åの厚さに蒸着して第１金属
層２５を形成する。このようにして形成された第１金属
層２５は、アルミニウムグレーンサイズが小さく表面自
由エネルギーが大きい。
【００３６】図４Ｂは開口部を埋没する段階を示す。前
記で得た半導体ウェハーを真空を壊さず前記第１のスパ
ッタリングチャンバとは別の第２のスパッタリング反応
チャンバ内に移送し、前記第２のスパッタリング反応チ
ャンバ内を５×１０ -7 Ｔｏｒｒ以下の真空に保ったまま
５５０℃の温度で３分間第１金属層２５を熱処理する。
これにより、アルミニウム粒子を移動させアルミニウム
のグレーン境界がその表面エネルギを減少させその表面
積を最小化するので、図４Ｂに示したように開口部が金
属で埋められる。ここで、熱処理温度である５５０℃
は、アルミニウムの融点の８０％より高くアルミニウム
の融点よりも低い温度に相当する。
記で得た半導体ウェハーを真空を壊さず前記第１のスパ
ッタリングチャンバとは別の第２のスパッタリング反応
チャンバ内に移送し、前記第２のスパッタリング反応チ
ャンバ内を５×１０ -7 Ｔｏｒｒ以下の真空に保ったまま
５５０℃の温度で３分間第１金属層２５を熱処理する。
これにより、アルミニウム粒子を移動させアルミニウム
のグレーン境界がその表面エネルギを減少させその表面
積を最小化するので、図４Ｂに示したように開口部が金
属で埋められる。ここで、熱処理温度である５５０℃
は、アルミニウムの融点の８０％より高くアルミニウム
の融点よりも低い温度に相当する。
【００３７】このとき、真空状態で第１金属層２５を形
成した後この第１金属層２５の熱処理が終了するまで半
導体ウェハーを真空状態に維持する理由は、前記熱処理
時に真空が壊れると第１金属層２５に含まれるＡｌ原子
がＡｌ 2 Ｏ 3 を形成するためである。このようにＡｌ 2
Ｏ 3 が形成されると、前記温度ではＡｌ原子が開口部内
に移動できなくなるので、開口部を金属によって完全に
埋立てることができなくなる。このため、前記第１金属
層を真空状態で形成し、この真空状態を維持したまま前
記第１金属層の熱処理を行うことが重要である。
成した後この第１金属層２５の熱処理が終了するまで半
導体ウェハーを真空状態に維持する理由は、前記熱処理
時に真空が壊れると第１金属層２５に含まれるＡｌ原子
がＡｌ 2 Ｏ 3 を形成するためである。このようにＡｌ 2
Ｏ 3 が形成されると、前記温度ではＡｌ原子が開口部内
に移動できなくなるので、開口部を金属によって完全に
埋立てることができなくなる。このため、前記第１金属
層を真空状態で形成し、この真空状態を維持したまま前
記第１金属層の熱処理を行うことが重要である。
【００３８】図４Ｃは第１金属層２５上に第２金属層２
６を形成する段階を示す。前記第２金属層２６は、３５
０℃以下の温度で、第１金属層２５と第２金属層２６と
の合計厚さのうち残りの部分を蒸着させる。前記第２金
属層２６は、Ａｌ−Ｓｉ合金または、Ａｌ−Ｃｕ−Ｓｉ
合金等のようなＳｉ成分を含むアルミニウム合金を使っ
て形成する。これにより、第１金属層２５と第２金属層
２６とからなる金属層が形成される。
６を形成する段階を示す。前記第２金属層２６は、３５
０℃以下の温度で、第１金属層２５と第２金属層２６と
の合計厚さのうち残りの部分を蒸着させる。前記第２金
属層２６は、Ａｌ−Ｓｉ合金または、Ａｌ−Ｃｕ−Ｓｉ
合金等のようなＳｉ成分を含むアルミニウム合金を使っ
て形成する。これにより、第１金属層２５と第２金属層
２６とからなる金属層が形成される。
【００３９】図４Ｄは通常的なリソグラフィック工程に
より第２金属層２６、第１金属層２５および障壁層２４
の所定部分を除去した後に得た金属配線パターン２７形
成段階を示す。
より第２金属層２６、第１金属層２５および障壁層２４
の所定部分を除去した後に得た金属配線パターン２７形
成段階を示す。
【００４０】図５Ａないし図５Ｄは本発明による金属配
線方法のまた他の一例を示したものである。図５Ａは第
１金属層４１の形成段階を示す。半導体基板３１の上部
にＳｉＯ2で構成された絶縁膜３３を形成し、この絶縁
膜３３の所定部分に大きさが０．８μｍであり、上部に
段差部が形成された開口部３５を形成した後半導体基板
３１を洗浄する。その次、前記開口部３５を含む半導体
ウェハーの全表面にこの半導体基板３１または絶縁膜３
３と配線との反応を抑制するためＴｉで構成されたこの
第１拡散防止膜３７を１００〜５００Å程度の厚さに形
成し、ＴｉＮで構成された第２拡散防止膜３９を２００
〜１５００Å程度の厚さで第１拡散防止膜３７上に形成
した後、Ｎ2の雰囲気で４５０℃で３０分間熱処理す
る。その次、真空状態で前記第２拡散防止膜３９の表面
にアルミニウム系の合金である第１金属を２０００〜４
０００Å程度の厚さに蒸着して第１金属層４１を形成す
る。前記で第１金属層４１はＡｌ−０．５％Ｃｕ、Ａｌ
−１％ＳｉまたはＡｌ−０．５％Ｃｕ−１％Ｓｉのうち
ひとつをスパッタリングまたは真空蒸着等の物理方法で
１５０℃以下の低温で形成する。
線方法のまた他の一例を示したものである。図５Ａは第
１金属層４１の形成段階を示す。半導体基板３１の上部
にＳｉＯ2で構成された絶縁膜３３を形成し、この絶縁
膜３３の所定部分に大きさが０．８μｍであり、上部に
段差部が形成された開口部３５を形成した後半導体基板
３１を洗浄する。その次、前記開口部３５を含む半導体
ウェハーの全表面にこの半導体基板３１または絶縁膜３
３と配線との反応を抑制するためＴｉで構成されたこの
第１拡散防止膜３７を１００〜５００Å程度の厚さに形
成し、ＴｉＮで構成された第２拡散防止膜３９を２００
〜１５００Å程度の厚さで第１拡散防止膜３７上に形成
した後、Ｎ2の雰囲気で４５０℃で３０分間熱処理す
る。その次、真空状態で前記第２拡散防止膜３９の表面
にアルミニウム系の合金である第１金属を２０００〜４
０００Å程度の厚さに蒸着して第１金属層４１を形成す
る。前記で第１金属層４１はＡｌ−０．５％Ｃｕ、Ａｌ
−１％ＳｉまたはＡｌ−０．５％Ｃｕ−１％Ｓｉのうち
ひとつをスパッタリングまたは真空蒸着等の物理方法で
１５０℃以下の低温で形成する。
【００４１】図５Ｂは第１金属層４１の第１熱処理段階
を示す。スパッタ真空度を５×１０-7Ｔｏｒｒ以下に維
持し、真空ブレイク（Ｖａｃｕｕｍ ｂｒｅａｋ）せず
に１０-2Ｔｏｒｒ以下の不活性気体の雰囲気の真空度で
１〜５分の間前記金属層はガス伝導（Ｇａｓ ｃｏｎｄ
ｕｃｔｉｏｎ）方法を使い１次熱処理する。図５Ｃは、
前記真空状態を壊さずに３５０℃以下の温度で前記第１
金属層４１の全表面に第２金属を２０００〜４０００Å
の厚さに蒸着して第２金属層４３を形成する段階を示
す。
を示す。スパッタ真空度を５×１０-7Ｔｏｒｒ以下に維
持し、真空ブレイク（Ｖａｃｕｕｍ ｂｒｅａｋ）せず
に１０-2Ｔｏｒｒ以下の不活性気体の雰囲気の真空度で
１〜５分の間前記金属層はガス伝導（Ｇａｓ ｃｏｎｄ
ｕｃｔｉｏｎ）方法を使い１次熱処理する。図５Ｃは、
前記真空状態を壊さずに３５０℃以下の温度で前記第１
金属層４１の全表面に第２金属を２０００〜４０００Å
の厚さに蒸着して第２金属層４３を形成する段階を示
す。
【００４２】図５Ｄは前記真空状態を壊さず前記第２金
属層４３を前記１次熱処理方法と同一な方法で２次熱処
理し前記第２金属層４３を形成する金属原子が移動し金
属層の表面が平坦になる段階を示す。引き続き、前記第
２金属層４３の上部にＴｉＮのような遷移金属化合物を
２００〜５００Å程度の厚さに蒸着し反射防止膜４５を
形成する。
属層４３を前記１次熱処理方法と同一な方法で２次熱処
理し前記第２金属層４３を形成する金属原子が移動し金
属層の表面が平坦になる段階を示す。引き続き、前記第
２金属層４３の上部にＴｉＮのような遷移金属化合物を
２００〜５００Å程度の厚さに蒸着し反射防止膜４５を
形成する。
【００４３】次に通常的なリソグラフィック工程により
金属配線パターンを得ることもできる（図示されていな
い）。本発明によると、開口部が形成されたウェハー上
にスパッタリング方法により蒸着させ形成された金属層
を熱処理すると前記金属層の金属原子が開口部内に移動
する。前記金属層をより低温で蒸着するほど熱処理時に
金属原子はより容易に移動する。
金属配線パターンを得ることもできる（図示されていな
い）。本発明によると、開口部が形成されたウェハー上
にスパッタリング方法により蒸着させ形成された金属層
を熱処理すると前記金属層の金属原子が開口部内に移動
する。前記金属層をより低温で蒸着するほど熱処理時に
金属原子はより容易に移動する。
【００４４】また、第１金属層４１を熱処理した後、低
温で第２金属層４３を蒸着させた後熱処理する。したが
って平坦な金属層を得られ以後のリソーグラフィック工
程を容易に遂行できる。さらに、半導体ウェハーは第１
金属層４１の形成から第２金属層４３の熱処理が終了す
るまで真空状態に維持される。これにより、第１金属層
４１または第２金属層４３に含まれるＡｌ原子がＡｌ 2
Ｏ 3 を形成することがないので、前記温度でＡｌ原子が
開口部内に移動させてこの開口部を金属によって完全に
埋立てることができる。
温で第２金属層４３を蒸着させた後熱処理する。したが
って平坦な金属層を得られ以後のリソーグラフィック工
程を容易に遂行できる。さらに、半導体ウェハーは第１
金属層４１の形成から第２金属層４３の熱処理が終了す
るまで真空状態に維持される。これにより、第１金属層
４１または第２金属層４３に含まれるＡｌ原子がＡｌ 2
Ｏ 3 を形成することがないので、前記温度でＡｌ原子が
開口部内に移動させてこの開口部を金属によって完全に
埋立てることができる。
【００４５】
【発明の効果】本発明によると、第２金属層を熱処理し
た後には金属で完全に埋め立てられた開口部を得られ
る。前記完全埋没されたＳＥＭ写真を図６に示す。ま
た、発明によると、Ｓｉ成分を含む金属とＳｉ成分を含
まない金属とを蒸着してＳｉ成分を含む金属層とＳｉ成
分を含まない金属層とを形成する。これにより、半導体
基板の温度が低下するとＳｉ成分を含まない金属はＳｉ
成分を含む金属からＳｉ原子を吸収する。したがって、
金属配線形成後にも半導体基板の表面上にＳｉ残砂が形
成されずＡｌスパイキングも起こらない。図７に示した
ように半導体基板の表面がとても滑らかであることが判
る。
た後には金属で完全に埋め立てられた開口部を得られ
る。前記完全埋没されたＳＥＭ写真を図６に示す。ま
た、発明によると、Ｓｉ成分を含む金属とＳｉ成分を含
まない金属とを蒸着してＳｉ成分を含む金属層とＳｉ成
分を含まない金属層とを形成する。これにより、半導体
基板の温度が低下するとＳｉ成分を含まない金属はＳｉ
成分を含む金属からＳｉ原子を吸収する。したがって、
金属配線形成後にも半導体基板の表面上にＳｉ残砂が形
成されずＡｌスパイキングも起こらない。図７に示した
ように半導体基板の表面がとても滑らかであることが判
る。
【００４６】したがって、本発明によると、半導体ウェ
ハーの金属配線の信頼性が良好になる。
ハーの金属配線の信頼性が良好になる。
【図１】ＡおよびＢはアメリカ合衆国特許出願第０７／
５８５２１８号に記載された方法により金属層を形成す
る方法の一実施例を示した図である。
５８５２１８号に記載された方法により金属層を形成す
る方法の一実施例を示した図である。
【図２】Ｃはアメリカ合衆国特許出願第０７／５８５２
１８号に記載された方法により金属層を形成する方法の
一実施例を示した図である。
１８号に記載された方法により金属層を形成する方法の
一実施例を示した図である。
【図３】金属配線工程後半導体基板の表面に形成された
Ｓｉ残砂を示した図である。
Ｓｉ残砂を示した図である。
【図４】ＡおよびＤは本発明による金属配線方法の一例
を示した図である。
を示した図である。
【図５】ＡおよびＤは本発明による金属配線方法の他の
一例を示した図である。
一例を示した図である。
【図６】本発明の方法により得た半導体基板の上の形成
されて完全に埋め立てられた開口部の金属組織を示す写
真である。
されて完全に埋め立てられた開口部の金属組織を示す写
真である。
【図７】本発明の方法により得た半導体基板の滑らかな
表面を示した図である。
表面を示した図である。
１ 段差部 ２ コンタクトホール ４、２５、４１ 第１金属層 ５、２６、４３ 第２金属層 １０、２１、３１ 半導体基板 ２２、３３ 絶縁膜 ２３ 開口部 ２４ 障壁層 ２７ 金属配線パターン ３５ 開口部 ３７ 第１拡散防止膜 ３９ 第２拡散防止膜 ４５ 反射防止膜
フロントページの続き (56)参考文献 特開 昭62−291146（ＪＰ，Ａ) 特開 平２−257639（ＪＰ，Ａ) 特開 平２−181919（ＪＰ，Ａ) 特開 平２−15631（ＪＰ，Ａ) 特開 平１−266746（ＪＰ，Ａ) 特開 昭62−235451（ＪＰ，Ａ) 特開 平１−200651（ＪＰ，Ａ)
Claims (35)
- 【請求項１】 半導体基板上に層間絶縁膜を形成し、前
記層間絶縁膜に半導体基板が露出されるように開口部を
形成し、前記得られた半導体基板上に第１金属からなる
第１金属層を形成し、前記第１金属層を熱処理すること
により前記第１金属で前記開口部を埋め立て、前記第１
金属層上に第２金属からなる第２金属層を形成した後前
記第２金属層を熱処理して平坦化する工程を含み、 前記第１金属および前記第２金属のうち、一方はＳｉ成
分を含まない純粋なＡｌまたはＳｉ成分を含まないＡｌ
合金であり、他方はＳｉ成分を含むＡｌ合金であること
を特徴とする 半導体装置の製造方法。 - 【請求項２】 前記開口部の表面に拡散防止膜を形成す
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記拡散防止膜が遷移金属または遷移金
属化合物で構成されたことを特徴とする請求項２記載の
半導体装置の製造方法。 - 【請求項４】 前記遷移金属がチタンであり、前記遷移
金属化合物は窒化チタンであることを特徴とする請求項
３記載の半導体装置の製造方法。 - 【請求項５】 前記拡散防止膜が第１防止膜および第２
防止膜で構成されることを特徴とする請求項２記載の半
導体装置の製造方法。 - 【請求項６】 前記第１防止膜がチタンで構成され、前
記第２防止膜が窒化チタンで構成されることを特徴とす
る請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記第１防止膜の厚さが１００〜５００
Åであり、前記第２防止膜の厚さが２００〜１５００Å
であることを特徴とする請求項５記載の半導体装置の製
造方法。 - 【請求項８】 前記第１金属層は、前記第１金属を１５
０℃以下で蒸着することにより形成されることを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項９】 前記第１金属層は、前記第１金属の融点
をＴｍとするとき０．８Ｔｍ〜１．０Ｔｍの温度で熱処
理することを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項１０】 前記第１金属層の熱処理は、前記第１
金属層を真空状態で形成した後この真空状態を壊さず行
うことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項１１】 前記第１金属層の厚さは、前記第２金
属層の熱処理後における前記第１金属層の厚さと前記第
２金属層の厚さとの合計厚さの１／３〜２／３であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項１２】 前記第２金属層は３５０℃以下の温度
で前記第２金属を蒸着することにより形成されることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項１３】 前記第２金属層の厚さは、前記第２金
属層の熱処理後における前記第１金属層の厚さと前記第
２金属層の厚さとの合計厚さの１／３〜２／３であるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項１４】 前記第２金属層は、前記第２金属の融
点をＴｍとするとき０．８Ｔｍ〜１．０Ｔｍの温度で熱
処理することを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項１５】 前記すべての工程を真空で真空を壊さ
ず遂行するか不活性または還元性ガス雰囲気下で遂行す
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項１６】 前記すべての工程を１０ｍＴｏｒｒ以
下の不活性気体の雰囲気で遂行することを特徴とする請
求項１５記載の半導体装置の製造方法。 - 【請求項１７】 前記第２金属層上に反射防止膜を形成
させることを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項１８】 前記反射防止膜が遷移金属化合物で構
成されることを特徴とする請求項１７記載の半導体装置
の製造方法。 - 【請求項１９】 前記遷移金属化合物が窒化チタンであ
ることを特徴とする請求項１８記載の半導体装置の製造
方法。 - 【請求項２０】 前記開口部はその上部に段差部が形成
された接触口であることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項２１】 半導体ウェハー上に開口部を形成し、
前記半導体ウェハー上にＳｉ成分を含まない純粋なＡｌ
またはＳｉ成分を含まないＡｌ合金から選択された第１
金属からなる第１金属層を形成し、前記第１金属層を熱
処理して前記開口部を埋没し、前記第１金属層上にＳｉ
成分を含む金属から選択された第２金属からなる第２金
属層を形成することを特徴とする半導体装置の製造方
法。 - 【請求項２２】 前記開口部形成後、半導体ウェハー上
の全面に障壁層を形成することを特徴とする請求項２１
記載の半導体装置の製造方法。 - 【請求項２３】 前記Ｓｉ成分を含まないＡｌ合金がＡ
ｌ−Ｃｕ合金またはＡｌ−Ｔｉ合金であることを特徴と
する請求項２１記載の半導体装置の製造方法。 - 【請求項２４】 前記開口部はその上に段差部が存在す
る接触口であることを特徴とする請求項２１記載の半導
体装置の製造方法。 - 【請求項２５】 前記第１金属層は真空でスパッタリン
グ法により前記第１金属を蒸着させて形成することを特
徴とする請求項２１記載の半導体装置の製造方法。 - 【請求項２６】 前記第１金属層は、前記第１金属を１
５０℃以下で蒸着させることにより形成されることを特
徴とする請求項２５記載の半導体装置の製造方法。 - 【請求項２７】 前記開口部のアスペクト比が１．０以
上であることを特徴とする請求項２１記載の半導体装置
の製造方法。 - 【請求項２８】 前記第１金属層は真空状態の第１のス
パッタリングチャンバ内で形成され、前記第１金属層の
形成された前記半導体ウェハーをこの真空状態に保持し
たまま前記第１のスパッタリングチャンバとは異なる第
２のスパッタリングチャンバに移送し、この真空状態を
壊すことなく前記第２のスパッタリングチャンバ内で前
記第１金属層を熱処理することを特徴とする請求項２１
記載の半導体装置の製造方法。 - 【請求項２９】 前記第１金属層は、前記第１金属の融
点をＴｍとするとき０．８Ｔｍ以上１．０Ｔｍ未満の温
度範囲で熱処理することを特徴とする請求項２１記載の
半導体装置の製造方法。 - 【請求項３０】 前記障壁層が高融点金属化合物で構成
されることを特徴とする請求項２２記載の半導体装置の
製造方法。 - 【請求項３１】 前記金属化合物が窒化チタンであるこ
とを特徴とする請求項３０記載の半導体装置の製造方
法。 - 【請求項３２】 スパッタリング法により前記第１金属
層を形成し前記第１金属層を熱処理した後スパッタリン
グ方法により前記第２金属層を形成することを特徴とす
る請求項２１記載の半導体装置の製造方法。 - 【請求項３３】 半導体基板上に層間絶縁膜を形成し、
前記層間絶縁膜に前記半導体基板が露出されるように開
口部を形成し、前記得られた半導体基板上に真空状態で
第１金属からなる第１金属層を形成し、この真空状態を
壊すことなく前記第１金属層を熱処理することにより前
記第１金属で前記開口部を埋め立て、前記第１金属層上
に第２金属からなる第２金属層を形成した後前記第２金
属層を熱処理して平坦化する工程を含む半導体装置の製
造方法。 - 【請求項３４】 前記第１金属は１５０℃以下で蒸着さ
れることを特徴とする請求項３３記載の半導体装置の製
造方法。 - 【請求項３５】 前記第１金属層は、前記第１金属の融
点をＴｍとするとき、０．８Ｔｍ〜１．０Ｔｍの温度範
囲で熱処理することを特徴とする請求項３３記載の半導
体装置の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991P4396 | 1991-03-20 | ||
| KR1019910004396A KR940002766B1 (ko) | 1991-03-20 | 1991-03-20 | 평탄한 금속 배선의 형성 방법 |
| KR910010766 | 1991-06-27 | ||
| KR1991P10766 | 1991-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04320024A JPH04320024A (ja) | 1992-11-10 |
| JP2580096B2 true JP2580096B2 (ja) | 1997-02-12 |
Family
ID=26628535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4049780A Expired - Fee Related JP2580096B2 (ja) | 1991-03-20 | 1992-03-06 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5266521A (ja) |
| JP (1) | JP2580096B2 (ja) |
| DE (1) | DE4200809C2 (ja) |
| GB (1) | GB2253939B (ja) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| KR950009934B1 (ko) * | 1992-09-07 | 1995-09-01 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
| KR960002061B1 (ko) * | 1992-10-05 | 1996-02-10 | 삼성전자주식회사 | 반도체 장치의 배선층 형성방법 |
| KR960010056B1 (ko) * | 1992-12-10 | 1996-07-25 | 삼성전자 주식회사 | 반도체장치 및 그 제조 방법 |
| KR960011865B1 (ko) * | 1993-06-10 | 1996-09-03 | 삼성전자 주식회사 | 반도체 장치의 금속층 형성방법 |
| JP3724592B2 (ja) * | 1993-07-26 | 2005-12-07 | ハイニックス セミコンダクター アメリカ インコーポレイテッド | 半導体基板の平坦化方法 |
| US5747360A (en) * | 1993-09-17 | 1998-05-05 | Applied Materials, Inc. | Method of metalizing a semiconductor wafer |
| US5705429A (en) * | 1993-10-04 | 1998-01-06 | Yamaha Corporation | Method of manufacturing aluminum wiring at a substrate temperature from 100 to 150 degrees celsius |
| JP3382031B2 (ja) * | 1993-11-16 | 2003-03-04 | 株式会社東芝 | 半導体装置の製造方法 |
| KR0127271B1 (ko) * | 1993-11-23 | 1998-04-02 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| JP2797933B2 (ja) * | 1993-11-30 | 1998-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH07161813A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| US6475903B1 (en) * | 1993-12-28 | 2002-11-05 | Intel Corporation | Copper reflow process |
| US5654232A (en) * | 1994-08-24 | 1997-08-05 | Intel Corporation | Wetting layer sidewalls to promote copper reflow into grooves |
| KR100336554B1 (ko) * | 1994-11-23 | 2002-11-23 | 주식회사 하이닉스반도체 | 반도체소자의배선층형성방법 |
| US5691571A (en) * | 1994-12-28 | 1997-11-25 | Nec Corporation | Semiconductor device having fine contact hole with high aspect ratio |
| US5561083A (en) * | 1994-12-29 | 1996-10-01 | Lucent Technologies Inc. | Method of making multilayered Al-alloy structure for metal conductors |
| JPH08222564A (ja) * | 1995-02-15 | 1996-08-30 | Yamaha Corp | 半導体装置の製造方法および半導体製造装置 |
| US6271120B1 (en) * | 1995-03-10 | 2001-08-07 | Advanced Micro Devices, Inc. | Method of enhanced silicide layer for advanced metal diffusion barrier layer application |
| JP2953340B2 (ja) * | 1995-03-29 | 1999-09-27 | ヤマハ株式会社 | 配線形成法 |
| KR0165813B1 (ko) * | 1995-04-12 | 1999-02-01 | 문정환 | 접속홀의 플러그 형성 방법 |
| KR0179827B1 (ko) * | 1995-05-27 | 1999-04-15 | 문정환 | 반도체 소자의 배선 형성방법 |
| TW298674B (ja) * | 1995-07-07 | 1997-02-21 | At & T Corp | |
| US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
| US5641992A (en) * | 1995-08-10 | 1997-06-24 | Siemens Components, Inc. | Metal interconnect structure for an integrated circuit with improved electromigration reliability |
| JP2950218B2 (ja) * | 1995-09-18 | 1999-09-20 | ヤマハ株式会社 | 半導体装置の製造方法 |
| US5789317A (en) | 1996-04-12 | 1998-08-04 | Micron Technology, Inc. | Low temperature reflow method for filling high aspect ratio contacts |
| US5854128A (en) | 1996-04-29 | 1998-12-29 | Micron Technology, Inc. | Method for reducing capacitive coupling between conductive lines |
| US6291336B1 (en) * | 1996-05-20 | 2001-09-18 | Taiwan Semiconductor Manufacturing Company | AlCu metal deposition for robust Rc via performance |
| US5891803A (en) * | 1996-06-26 | 1999-04-06 | Intel Corporation | Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits |
| US6083823A (en) * | 1996-06-28 | 2000-07-04 | International Business Machines Corporation | Metal deposition process for metal lines over topography |
| GB9619461D0 (en) * | 1996-09-18 | 1996-10-30 | Electrotech Ltd | Method of processing a workpiece |
| US6001420A (en) * | 1996-09-23 | 1999-12-14 | Applied Materials, Inc. | Semi-selective chemical vapor deposition |
| KR100221656B1 (ko) * | 1996-10-23 | 1999-09-15 | 구본준 | 배선 형성 방법 |
| US5926736A (en) * | 1996-10-30 | 1999-07-20 | Stmicroelectronics, Inc. | Low temperature aluminum reflow for multilevel metallization |
| KR100414746B1 (ko) * | 1996-12-31 | 2004-03-31 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| US6191032B1 (en) * | 1997-02-04 | 2001-02-20 | Advanced Micro Devices, Inc. | Thin titanium film as self-regulating filter for silicon migration into aluminum metal lines |
| US5911113A (en) | 1997-03-18 | 1999-06-08 | Applied Materials, Inc. | Silicon-doped titanium wetting layer for aluminum plug |
| US5998296A (en) * | 1997-04-16 | 1999-12-07 | Texas Instruments Incorporated | Method of forming contacts and vias in semiconductor |
| JP2967755B2 (ja) * | 1997-04-17 | 1999-10-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3116897B2 (ja) * | 1998-03-18 | 2000-12-11 | 日本電気株式会社 | 微細配線形成方法 |
| US6187667B1 (en) | 1998-06-17 | 2001-02-13 | Cypress Semiconductor Corp. | Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit |
| US6355558B1 (en) * | 1999-06-10 | 2002-03-12 | Texas Instruments Incorporated | Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films |
| DE10040465A1 (de) * | 2000-08-18 | 2002-03-07 | Infineon Technologies Ag | Prozessführung für eine Metall/Metall-Kontaktherstellung |
| US7301180B2 (en) * | 2001-06-18 | 2007-11-27 | Massachusetts Institute Of Technology | Structure and method for a high-speed semiconductor device having a Ge channel layer |
| US6916727B2 (en) * | 2001-06-21 | 2005-07-12 | Massachusetts Institute Of Technology | Enhancement of P-type metal-oxide-semiconductor field effect transistors |
| WO2003015142A2 (en) * | 2001-08-06 | 2003-02-20 | Massachusetts Institute Of Technology | Formation of planar strained layers |
| US6974735B2 (en) | 2001-08-09 | 2005-12-13 | Amberwave Systems Corporation | Dual layer Semiconductor Devices |
| US6797620B2 (en) * | 2002-04-16 | 2004-09-28 | Applied Materials, Inc. | Method and apparatus for improved electroplating fill of an aperture |
| JP2003318395A (ja) * | 2002-04-19 | 2003-11-07 | Hitachi Ltd | 半導体装置の製造方法 |
| WO2003105204A2 (en) | 2002-06-07 | 2003-12-18 | Amberwave Systems Corporation | Semiconductor devices having strained dual channel layers |
| JP5369570B2 (ja) * | 2008-09-17 | 2013-12-18 | 株式会社大真空 | 圧電振動デバイスの封止部材の製造方法 |
| JP5343982B2 (ja) * | 2009-02-16 | 2013-11-13 | トヨタ自動車株式会社 | 半導体装置 |
| CN113314456B (zh) * | 2020-02-27 | 2023-01-20 | 长鑫存储技术有限公司 | 导线层的制作方法 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3382568A (en) * | 1965-07-22 | 1968-05-14 | Ibm | Method for providing electrical connections to semiconductor devices |
| JPS5874037A (ja) * | 1981-10-29 | 1983-05-04 | Nec Corp | 半導体装置の製造方法 |
| US4442137A (en) * | 1982-03-18 | 1984-04-10 | International Business Machines Corporation | Maskless coating of metallurgical features of a dielectric substrate |
| JPS5961146A (ja) * | 1982-09-30 | 1984-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59219940A (ja) * | 1983-05-30 | 1984-12-11 | Toshiba Corp | 半導体装置の製造方法 |
| US4650696A (en) * | 1985-10-01 | 1987-03-17 | Harris Corporation | Process using tungsten for multilevel metallization |
| JPS62109341A (ja) * | 1985-11-07 | 1987-05-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS62132348A (ja) * | 1985-12-04 | 1987-06-15 | Sony Corp | 半導体装置の製造方法 |
| JPS62211915A (ja) * | 1986-03-12 | 1987-09-17 | Nec Corp | 導電薄膜の堆積法 |
| JPS62219517A (ja) * | 1986-03-20 | 1987-09-26 | Hitachi Ltd | アルミニウム膜の製造方法 |
| JPS62235451A (ja) * | 1986-04-03 | 1987-10-15 | Nippon Mining Co Ltd | 半導体配線材料用Ａｌ合金 |
| JPS62291146A (ja) * | 1986-06-11 | 1987-12-17 | Nec Corp | 半導体装置の製造方法 |
| JPS62293740A (ja) * | 1986-06-13 | 1987-12-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6399546A (ja) * | 1986-10-16 | 1988-04-30 | Hitachi Ltd | 半導体装置の製造方法 |
| US4920070A (en) * | 1987-02-19 | 1990-04-24 | Fujitsu Limited | Method for forming wirings for a semiconductor device by filling very narrow via holes |
| JPS63258021A (ja) * | 1987-04-16 | 1988-10-25 | Toshiba Corp | 接続孔の形成方法 |
| JPS6461557A (en) * | 1987-08-28 | 1989-03-08 | Koseino Jushi Shinseizo Gijuts | Apparatus for producing fiber reinforced resin sheet |
| US4758533A (en) * | 1987-09-22 | 1988-07-19 | Xmr Inc. | Laser planarization of nonrefractory metal during integrated circuit fabrication |
| JPH01108746A (ja) * | 1987-10-21 | 1989-04-26 | Toshiba Corp | 半導体装置の製造方法 |
| GB2212979A (en) * | 1987-12-02 | 1989-08-02 | Philips Nv | Fabricating electrical connections,particularly in integrated circuit manufacture |
| JPH01200651A (ja) * | 1988-02-04 | 1989-08-11 | Nec Corp | 半導体装置の製造方法 |
| JPH01246831A (ja) * | 1988-03-29 | 1989-10-02 | Seiko Epson Corp | 多層電極配線法 |
| JP2776826B2 (ja) * | 1988-04-15 | 1998-07-16 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JPH01266746A (ja) * | 1988-04-18 | 1989-10-24 | Sony Corp | 半導体装置 |
| JPH0215631A (ja) * | 1988-07-01 | 1990-01-19 | Ricoh Co Ltd | 半導体装置のＡｌ配線 |
| JPH0279433A (ja) * | 1988-09-14 | 1990-03-20 | Sony Corp | 配線膜形成方法 |
| JPH02159065A (ja) * | 1988-12-13 | 1990-06-19 | Matsushita Electric Ind Co Ltd | コンタクト電極の形成方法 |
| JPH02181919A (ja) * | 1989-01-09 | 1990-07-16 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH0727879B2 (ja) * | 1989-03-14 | 1995-03-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH02257639A (ja) * | 1989-03-30 | 1990-10-18 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| DE4028776C2 (de) * | 1990-07-03 | 1994-03-10 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement |
| JP3324941B2 (ja) * | 1996-09-11 | 2002-09-17 | 株式会社日立国際電気 | 変調パラメータ可変適応変調方式の送受信機 |
-
1992
- 1992-01-15 DE DE4200809A patent/DE4200809C2/de not_active Expired - Lifetime
- 1992-01-20 GB GB9201107A patent/GB2253939B/en not_active Expired - Lifetime
- 1992-01-31 US US07/828,458 patent/US5266521A/en not_active Expired - Lifetime
- 1992-03-06 JP JP4049780A patent/JP2580096B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9201107D0 (en) | 1992-03-11 |
| DE4200809A1 (de) | 1992-09-24 |
| DE4200809C2 (de) | 1996-12-12 |
| GB2253939B (en) | 1995-04-12 |
| GB2253939A (en) | 1992-09-23 |
| JPH04320024A (ja) | 1992-11-10 |
| US5266521A (en) | 1993-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2580096B2 (ja) | 半導体装置の製造方法 | |
| JP3006735B2 (ja) | 半導体装置およびその製造方法 | |
| JP3435194B2 (ja) | 半導体装置の配線層形成方法及び半導体装置 | |
| KR960010056B1 (ko) | 반도체장치 및 그 제조 방법 | |
| KR960011865B1 (ko) | 반도체 장치의 금속층 형성방법 | |
| KR970001883B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2545184B2 (ja) | 半導体装置およびその製造方法 | |
| US5939788A (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper | |
| US5814556A (en) | Method of filling a contact hole in a semiconductor substrate with a metal | |
| US6448172B1 (en) | Manufacturing method of forming interconnection in semiconductor device | |
| JPH08330427A (ja) | 半導体素子の配線形成方法 | |
| CN1032285C (zh) | 制造半导体器件的方法 | |
| JPH06204218A (ja) | 半導体装置の製造方法 | |
| KR100247645B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| KR20010026044A (ko) | 반도체 장치의 금속층 형성 방법 | |
| KR100219058B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPH0964173A (ja) | 配線形成層の製造方法 | |
| JPH05152244A (ja) | 配線形成方法及び半導体装置 | |
| JPH0786401A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |