KR100219058B1 - 반도체 장치의 금속배선 형성방법 - Google Patents

반도체 장치의 금속배선 형성방법 Download PDF

Info

Publication number
KR100219058B1
KR100219058B1 KR1019960059027A KR19960059027A KR100219058B1 KR 100219058 B1 KR100219058 B1 KR 100219058B1 KR 1019960059027 A KR1019960059027 A KR 1019960059027A KR 19960059027 A KR19960059027 A KR 19960059027A KR 100219058 B1 KR100219058 B1 KR 100219058B1
Authority
KR
South Korea
Prior art keywords
metal film
forming
chamber
semiconductor device
argon gas
Prior art date
Application number
KR1019960059027A
Other languages
English (en)
Other versions
KR19980039909A (ko
Inventor
홍택기
김호성
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960059027A priority Critical patent/KR100219058B1/ko
Publication of KR19980039909A publication Critical patent/KR19980039909A/ko
Application granted granted Critical
Publication of KR100219058B1 publication Critical patent/KR100219058B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
콘택홀 하부까지 금속막을 완전히 매립시켜 보이드 발생을 방지하기 위한 반도체 장치의 금속배선 형성방법을 제공하고자 함.
3. 발명의 해결방법의 요지
소자와 소자간의 연결선 및 패드 연결을 위한 금속막 증착 공정시 발생하는 보이드를 제거하기 위한 반도체 장치의 금속배선 형성방법에 있어서, 반도체 기판상의 층간절연막을 관통하여 소정부위의 반도체 기판에 콘택되는 금속막 형성 후 아르곤 가스 유량을 증가시킴으로써 챔버내의 압력을 상승시켜 상기 금속막을 완전히 매립시키는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치의 금속배선 형성 공정에 이용됨.

Description

반도체 장치의 금속배선 형성방법
본 발명은 반도체 소자 제조 공정중 캐패시터 형성 이후의 공정으로 금속배선을 사용하여 인터-커넥션(Inter-Connection)을 형성하는 DLM(Double Layer Metalization) 공정에 관한 것으로, 특히 열악한 단차 피복선(Step Coverage)의 특성을 알루미늄막을 완벽히 필링(Filling)시키기 위한 반도체 장치의 금속배선 형성방법에 관한 것이다.
일반적으로, DLM(Double Layer Metalization) 공정은 디램(DRAM) 소자의 기초가 되는 트랜지스터와 캐패시터가 형성된 이후의 공정으로 정보 전달의 원활화(High Speed)와 소자 크기의 감소를 위한 금속 배선을 정의하는 공정으로 종래에는 알루미늄 합금을 사용하였다.
알루미늄막은 실리콘(), 실리콘 산화막() 등에 대한 접착력이 우수하고, 과도핑(Heavily Doping)된,실리콘과 옴 저항 특성을 지니며, 전기 비저항 값이 2.7μΩ·㎝ 정도로 낮고, 값이 다른 귀금속에 비해 싸다는 특성으로 인해 반도체 재료의 금속배선 재료로서 가장 널리 사용되어온 재료이다. 이러한 알루미늄막은 저융점(670℃) 금속이라는 특징으로 인하여 접합 파괴(Junction Spiking), 전자 이동(Electro-Migration, EM), 스트레스 이동(Stress-Migration, SM) 등의 현상을 공정중에 유발하여 소자의 불량을 유발시킬 수 있기 때문에 알루미늄막은 수 ％의 실리콘이나 구리 등을 합금화시켜서 사용하는 것이 일반적이다.
반도체 소자가 고집적화되어감에 따라 콘택홀 사이즈(Contact Hoal Size)가 감소하고 에스펙트 비(Aspect Ratio)가 증가하게 되어 점차 단차 피복선(Step Coverage)의 특성이 나빠지게됨에 따라 종래에는 이를 보상하기 위하여 알루미늄막의 녹는 점(Melting Point)에 가까울 정도의 고온에서 증착하고 유지하여 높은 에스펙트 비(High Aspect Ratio)를 갖는 콘택홀(Contact Hole)을 채우는 공정을 진행하고 있다.
그러나, 64M DRAM 이상의 고집적 소자에서는 콘택홀(Contact Hole)의 사이즈가 더욱 더 작아지고 에스펙트 비는 더욱 더 증가함에따라 알루미늄막의 충분한 필링(Filling)이 이루어지지 않고 있는데, 이를 보상하기 위하여 상기와 같은 알루미늄막의 필링(Filling)에 영향을 주는 가장 큰 인자인 증착 온도를 계속해서 높이게 되면 챔버내의 파티클인나등의 아웃게싱(Outgassing)에 의해 상기 알루미늄막의 그레인이 균일하게 성장하지 못하여 울퉁불퉁한 표면 특성을 갖게됨으로써 이후의 마스킹 공정시 난반사가 일어나게되고, 상기와 같은 고온에서 알루미늄 증착 공정을 진행하게 될 경우 상기 알루미늄막 하부에 형성된 장벽금속막이 견디지 못하고 파괴됨으로써, 하부의 실리콘 기판과 알루미늄막간의 상호 확산으로 인해 접합이 파괴되는 접합 파괴(Junction Spiking) 현상이 일어나게 되어 소자의 신뢰성에 악영향을 끼치고 있다.
따라서, 종래에는 상기와 같은 제반 문제점들을 해결하기 위하여 다음과 같은 금속배선 형성 공정을 제시하고 있다.
도1은 종래기술에 따른 반도체 장치의 금속배선 형성 공정 단면도로, 소정의 하부층이 기 형성된 반도체 기판(1)상의 층간 절연막(2)을 선택 식각하여 소정 부위의 반도체 기판(1)이 노출되는 금속배선 콘택홀을 형성하고, 전체구조 상부에 장벽금속막(도시하지 않음)을 형성한 후, 상기 장벽 금속막 상부에 약 4500Å 정도의 알루미늄 합금(3a, 3b)을 형성하되, 동일 챔버내에서 두 단계에 걸쳐 증착한 것을 도시한 것으로, 상기 알루미늄 합금(3a, 3b)의 증착 공정을 상세히 살펴보면 다음과 같다.
먼저, 상기 장벽 금속막 형성까지의 공정이 완료된 웨이퍼를 이후의 알루미늄 합금 형성을 위한 스퍼터링 챔버에 삽입한 후, 챔버내에 주요 가스를 주입하고, 백 사이드(Back Side) 아르곤 가스는 오프(Off) 상태로하여 외부에서 전원을 공급하면 상기 가스들이 이온화되면서 이온화된 가스들에 의해 약 1500Å 정도 두께의 알루미늄 합금(3a)이 증착된다. 이때 챔버내의 온도는 약 150℃ 정도를 유지하게 된다.
이어서, 오프 상태로 유지하던 백 사이드(Back Side) 아르곤 가스를 온(On) 상태로하여 잔류 두께인 약 3000Å 정도 두께의 알루미늄 합금(3b)을 증착시킨다.
이때, 챔버내의 온도는 약 500℃ 정도를 유지하게 된다.
그러나, 양호한 단차 피복선 특성을 실현하기 위해 상기와 같은 두 단계에 걸쳐 알루미늄 합금 형성 공정을 진행하게 되더라도 콘택홀의 에스팩트 비가 너무 높아 상기 알루미늄 합금이 콘택홀 하부까지 미치지 못하여 보이드(도면부호, A)가 발생하게 되는 등의 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 콘택홀 하부까지 금속막을 완전히 매립시켜 보이드 발생을 방지하기 위한 반도체 장치의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도1은 종래기술에 따른 반도체 장치의 금속배선 형성 공정 단면도,
도2A 내지 도2C는 본 발명의 일실시예에 따른 반도체 장치의 금속배선 형성 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 20 : 층간 절연막
30a, 30b : 알루미늄 합금
상기 목적을 달성하기 위하여 본 발명은 소자와 소자간의 연결선 및 패드 연결을 위한 금속막 증착 공정시 발생하는 보이드를 제거하기 위한 반도체 장치의 금속배선 형성방법에 있어서, 반도체 기판상의 층간절연막을 관통하여 소정부위의 반도체 기판에 콘택되는 금속막 형성 후 아르곤 가스 유량을 증가시킴으로써 챔버내의 압력을 상승시켜 상기 금속막을 완전히 매립시키는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도2A 내지 도2C는 본 발명의 일실시예에 따른 반도체 장치의 금속 배선 형성 공정 단면도이다.
먼저, 도2A는 소정의 하부층이 형성된 반도체 기판(10) 상부의 층간절연막(20)을 선택식각하여 소정부위의 반도체 기판(10)이 노출되는 금속배선 형성용 콘택홀을 형성하고, 전체구조 상부에 장벽금속막(도시하지 않음)을 형성한 후, 상기 장벽금속막까지 형성된 웨이퍼를 약 3mTorr의 압력을 유지하는 스퍼터링 챔버에 삽입한 다음, 챔버내에 주요 가스를 주입하고, 백 사이드(Back Side) 아르곤 가스는 오프(Off) 상태로하여 외부에서 전원을 공급하면 상기 가스들이 이온화되면서 이온화된 가스들에 의해 약 1500Å 정도 두께의 알루미늄 합금(30a)이 증착된 것을 도시한 것이다. 이때 챔버내의 온도는 약 150℃ 정도를 유지하게 된다.
이어서, 도2B는 오프 상태로 유지하던 백 사이드(Back Side) 아르곤 가스를 온(On) 상태로하여 잔류 두께인 약 3000Å 정도 두께의 알루미늄 합금(30b)을 증착한 것을 도시한 것으로, 상기 알루미늄 합금(30a, 30b)이 콘택홀 바닥까지 필링되지 않고 보이드(Void)가 발생한다. 이때 챔버내의 온도는 약 500℃ 정도를 유지하게 되며, 챔버내의 압력이 3mTorr이므로 보이드가 발생한 곳(도면보호, A) 역시 대략 3mTorr 정도의 압력을 유지하게 된다.
계속해서, 도2C는 챔버내에 외부에서 공급하는 전원을 오프(Off)시킨 상태에서 백 사이드(Back Side) 아르곤 가스만를 온(On) 상태로하여 챔버내 아르곤 가스의 유량을 증가시켜 챔버내의 압력을 200mTorr 까지 올림으로써, 상기 보이드(A)가 발생한 곳과 챔버내의 압력차를 이용하여 상기 알루미늄 합금(30a, 30b)이 보이드(A)가 발생한 곳에 매립되도록한 것을 도시한 것으로, 이는 챔버내의 온도는 500℃ 정도로 유지하면서 약 50초 동안 진행한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 열악한 단차 피복선 특성으로 인하여 발생한 보이드(Void)에 대하여 챔버내의 압력을 올려 챔버와 보이드가 발생한 부분과의 압력차를 발생시켜 보이드가 발생한 부위에 알루미늄막이 충분히 매립되도록하여 보이드를 제거함으로써, 알루미늄막의 필링 특성을 향상시켜 소자의 신뢰성을 증대시킬 수 있다.
또한, 알루미늄막의 완벽한 필링을 위한 고온 공정을 진행하지 않고 비교적 낮은 온도에서 알루미늄 필링 공정을 진행할 수 있어 비용절감의 효과를 기대할 수 있다.

Claims (9)

  1. 소자와 소자간의 연결선 및 패드 연결을 위한 금속막 증착 공정시 발생하는 보이드를 제거하기 위한 반도체 장치의 금속배선 형성방법에 있어서,
    반도체 기판상의 층간절연막을 관통하여 소정부위의 반도체 기판에 콘택되는 금속막 형성 후 아르곤 가스 유량을 증가시킴으로써 챔버내의 압력을 상승시켜 상기 금속막을 완전히 매립시키는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  2. 제1항에 있어서,
    상기 금속막의 형성은 백 사이드 아르곤 가스를 오프시킨 상태에서 소정두께의 금속막을 형성한 다음, 백 사이드 아르곤 가스를 온시킨 상태에서 나머지 잔류 두께의 금속막을 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  3. 제2항에 있어서,
    상기 금속막은 약 4500Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  4. 제3항에 있어서,
    상기 금속막은 백 사이드 아르곤 가스를 오프시킨 상태에서 약 1500Å 정도 두께로 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  5. 제4항에 있어서,
    상기 금속막은 백 사이드 아르곤 가스를 온시킨 상태에서 약 3000Å 정도 두께로 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  6. 제2항에 있어서,
    상기 금속막 형성은 약 3mTorr의 압력 조건을 갖는 챔버내에서 진행하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  7. 제6에 있어서,
    상기 금속막의 완전한 매립을 위한 챔버내의 상승압력은 약 200mTorr 정도인 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  8. 제7항에 있어서,
    상기 금속막의 완전한 매립을 위한 공정은 약 500℃ 정도의 온도를 유지하는 챔버내에서 약 50초 동안 진행하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  9. 제1항에 있어서,
    상기 금속막은 알루미늄 합금인 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
KR1019960059027A 1996-11-28 1996-11-28 반도체 장치의 금속배선 형성방법 KR100219058B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960059027A KR100219058B1 (ko) 1996-11-28 1996-11-28 반도체 장치의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960059027A KR100219058B1 (ko) 1996-11-28 1996-11-28 반도체 장치의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR19980039909A KR19980039909A (ko) 1998-08-17
KR100219058B1 true KR100219058B1 (ko) 1999-09-01

Family

ID=19484292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059027A KR100219058B1 (ko) 1996-11-28 1996-11-28 반도체 장치의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100219058B1 (ko)

Also Published As

Publication number Publication date
KR19980039909A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US4994410A (en) Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US4926237A (en) Device metallization, device and method
KR100215846B1 (ko) 반도체장치의 배선형성방법
JP2580096B2 (ja) 半導体装置の製造方法
US4960732A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
KR100272523B1 (ko) 반도체소자의배선형성방법
US20090169760A1 (en) Copper metallization utilizing reflow on noble metal liners
KR0161116B1 (ko) 반도체 장치의 금속층 형성방법
US6331482B1 (en) Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
KR100338941B1 (ko) 반도체소자의 컨택 형성방법
KR100219058B1 (ko) 반도체 장치의 금속배선 형성방법
JPH05234935A (ja) 半導体装置及びその製造方法
KR100283110B1 (ko) 반도체소자의 금속배선 형성방법
KR970005684B1 (ko) 반도체소자 금속배선 형성방법
US7524749B2 (en) Metallization method of semiconductor device
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
JP2001319930A (ja) 半導体装置の製造方法
JP3087692B2 (ja) 半導体装置の製造方法
KR100256252B1 (ko) 반도체 장치의 금속배선 형성방법
KR940008374B1 (ko) 반도체 소자의 금속배선 방법
KR100247645B1 (ko) 반도체 소자의 금속 배선 방법
KR100316030B1 (ko) 반도체장치의알루미늄배선형성방법
KR100396684B1 (ko) 반도체장치의금속배선형성방법
KR100575332B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
KR19990006109A (ko) 베리어 금속 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070518

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee