KR100256252B1 - 반도체 장치의 금속배선 형성방법 - Google Patents

반도체 장치의 금속배선 형성방법 Download PDF

Info

Publication number
KR100256252B1
KR100256252B1 KR1019960073643A KR19960073643A KR100256252B1 KR 100256252 B1 KR100256252 B1 KR 100256252B1 KR 1019960073643 A KR1019960073643 A KR 1019960073643A KR 19960073643 A KR19960073643 A KR 19960073643A KR 100256252 B1 KR100256252 B1 KR 100256252B1
Authority
KR
South Korea
Prior art keywords
thickness
aluminum alloy
contact hole
forming
temperature
Prior art date
Application number
KR1019960073643A
Other languages
English (en)
Other versions
KR19980054480A (ko
Inventor
홍택기
오세준
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960073643A priority Critical patent/KR100256252B1/ko
Publication of KR19980054480A publication Critical patent/KR19980054480A/ko
Application granted granted Critical
Publication of KR100256252B1 publication Critical patent/KR100256252B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
콘택홀 하부까지 금속막을 완전히 매립시켜 보이드 발생을 방지하기 위한 반도체 장치의 금속배선 형성방법을 제공하고자 함.
3. 발명의 해결방법의 요지
반도체 기판상의 층간절연막을 선택식각하여 소정부위의 반도체 기판이 노출되는 콘택홀을 형성하고, 상기 콘택홀이 형성된 전체구조 상부에 제1 접합층을 형성한 후, 상기 제1 접합층이 형성된 전체구조 상부에 소정두께의 제1 금속막을 형성하고, 상기 제1 금속막 상부에 제2 접합층을 형성한 다음, 상기 제2 접합층이 형성된 전체구조 상부에 잔류두께의 제2 금속막을 형성하는 것을 포함해서 이루어진 반도체 장치의 금속배선 형성방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치의 금속배선 형성 공정에 이용됨.

Description

반도체 장치의 금속배선 형성방법
본 발명은 반도체 소자 제조 공정중 소자들의 전기적 연결을 위한 금속배선 공정에 관한 것으로, 특히 고집적화에 따른 DLM(Double Layer Metalization) 공정에 관한 것으로, 단차 피복성(Step Coverage)이 우수한 텅스텐을 금속선 재료로 사용한 반도체 장치의 금속배선 형성방법에 관한 것이다.
일반적으로, DLM(Double Layer Metalization) 공정은 디램(DRAM) 소자의 기초가 되는 모스 트랜지스터(MOS)와 캐패시터가 형성된 이후의 공정으로, 정보 전달의 원활화(High Speed)와 소자의 고집적화에 따른 소자 크기의 감소를 위한 금속 배선을 정의하는 공정으로 종래에는 알루미늄 합금을 사용하였다.
알루미늄막은 실리콘(Si), 실리콘 산화막(SiO2) 등에 대한 접착력이 우수하고, 과도핑(Heavily Doping)된 n+, p+실리콘과 옴 저항 특성을 지니며, 전기비저항 값이 2.7μΩ·cm 정도로 낮고, 값이 다른 귀금속에 비해 싸다는 특성으로 인해 반도체 재료의 금속배선 재료로서 가장 널리 사용되어온 재료이다. 이러한 알루미늄막은 저융점(670℃) 금속이라는 특징으로 인하여 접합 파괴(Junction Spiking), 전자 이동(Electro-Migration, EM), 스트레스 이동(Stress-Migrtion, SM) 등의 현상을 공정(Process)중에 유발하여 소자의 불량을 유발시킬 수 있기 때문에 알루미늄막은 수 %의 실리콘이나 구리 등을 합금화시켜서 사용하는 것이 일반적이다.
그러나, 반도체 소자의 고집적화 추세에 따른 콘택홀 크기(Contact Hole Size)의 감소와 에스펙트 비(Aspect Ratio)의 증가에 따른 여러 문제점이 야기된다. 예로 알루미늄이 갖는 나쁜 단차 피복성으로 인하여 금속배선 형성 공정시 콘택홀(Contact Hole)에서의 금속선의 단락 현상이 발생되어 소자의 신뢰성이 저하되는 등의 문제점이 있다.
반도체 소자가 고집적화되어감에 따라 콘택홀 사이즈(Contact Hole Size)가 감소하고 에스펙트 비(Aspect Ratio)가 증가하게 되어 점차 단차 피복성(Step Coverage)이 나빠지게됨에 따라 종래에는 이를 보상하기 위하여 알루미늄막의 녹는점(Melting Point)에 가까울 정도의 고온에서 증착하고 유지하여 높은 에스펙트 비(High Aapect Ratio)를 갖는 콘택홀(Contact Hole)을 채우는 공정을 진행하고 있다.
그러나, 64M DRAM 이상의 고집적 소자에서는 콘택홀(Contact Hole)의 크기가 더욱 더 작아지고 에스펙트 비는 더욱 더 증가함에 따라 알루미늄막의 충분한 매립(Filling)이 이루어지지 않고 있는데, 이를 보상하기 위하여 상기와 같은 알루미늄막의 매립(Filling)에 영향을 주는 가장 큰 인자(因子)인 증착 온도를 계속해서 높이게 되면 알루미늄막의 매립 특성은 우수하게 된다. 그러나, 고온 증착으로인한 물리 증착 챔버내의 아웃게싱(Outgassing)에 의해 상기 알루미늄막의 표면이 매끄럽지 못하고 울퉁불퉁한 표면을 갖게됨으로써 이후의 사진 식각 공정시 난반사가 일어나게 되고, 상기와 같은 고온에서 알루미늄 증착 공정을 진행하게 될 경우 상기 알루미늄막과 하부의 실리콘 기판과의 상호 확산으로 인해 접합이 파괴되는 접합 파괴(Junction Spiking) 현상이 일어나게 되어 소자의 신뢰성에 악영향을 끼치고 있다.
따라서, 종래에는 상기와 같은 제반 문제점들을 해결하기 위하여 다음과 같은 금속배선 형성 공정을 제시하고 있다.
도1은 종래기술에 따른 반도체 장치의 금속배선 형성 공정 단면도로, 소정의 하부층이 기 형성된 반도체 기판(1)상의 층간 절연막(2)을 선택 식각하여 소정 부위의 반도체 기판(1)이 노출되는 금속배선 콘택홀을 형성하고, 25℃ 정도의 상온에서 전체구조 상부에 접합층으로 습윤 티타늄막(3)을 1000Å 정도의 두께로 형성한 후, 상기 습윤 티타늄막(3) 상부에 200℃ 정도의 온도에서 1500Å 정도 두께의 제1 알루미늄 합금(4)을 형성한 다음, 500℃ 정도의 온도에서 상기 제1 알루미늄 합금(4) 상부에 3000Å 정도 두께의 제2 알루미늄 합금(5)을 형성한 것을 도시한 것이다.
그러나, 상술한 바와 같이, 알루미늄 합금이 우수한 단차 피복성을 나타내도록하기 위한 두 단계의 고온 공정에서도 콘택홀의 에스팩트 비가 너무 높아 상기 제2 알루미늄 합금이 콘택홀 하부까지 미치지 못하여 보이드(도면부호, A)가 발생하게 되는 등의 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 콘택홀 하부까지 금속막을 완전히 매립시켜 보이드 발생을 방지하기 위한 반도체 장치의 금속배선 형성방법을 제공하는데 그 목적이 있다.
제1도는 종래기술에 따른 반도체 장치의 금속배선 형성 공정 단면도.
제2a도 및 제2b도는 본 발명의 일실시예에 따른 반도체 장치의 금속배선 형성 공정 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 반도체 기판 20 : 층간 절연막
30, 50 : 습윤 티타늄막 40, 60 : 알루미늄 합금
상기 목적을 달성하기 위하여 본 발명은 반도체 기판상의 층간절연막을 선택식각하여 소정부위의 반도체 기판이 노출되는 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 전체구조 상부에 제1 접합층을 형성하는 단계; 상기 제1 접합층이 형성된 전체구조 상부에 소정 두께의 제1 금속막을 형성하는 단계; 상기 제1 금속막 상부에 제2 접합층을 형성하는 단계; 및 상기 제2 접합층이 형성된 전체구조 상부에 잔류두께의 제2 금속막을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도2a 및 도2b는 본 발명의 일실시예에 따른 반도체 장치의 금속 배선 형성 공정 단면도이다.
먼저, 도2a는 소정의 하부층이 기 형성된 반도체 기판(10)상의 층간 절연막(20)을 선택 식각하여 소정 부위의 반도체 기판(10)이 노출되도록 금속배선 콘택홀을 형성하고, 25℃ 정도의 상온에서 전체구조 상부에 접합층으로 제1 습윤 티타늄막(30)을 1000Å 정도의 두께로 형성한 후, 상기 제1 습윤 티타늄막(30) 상부에 25℃ 정도의 상온에서 1500Å 정도 두께의 제1 알루미늄 합금(40)을 형성한 것을 도시한 것이다.
이어서, 도2b는 25℃ 정도의 상온에서 상기 제1 알루미늄 합금(40) 상부에 300Å 정도 두께의 제2 습윤 티타늄막(50) 형성하고, 상기 제2 습윤 티타늄막(50) 상부에 25℃ 정도의 온도에서 3000Å 정도 두께의 제2 알루미늄 합금(60)을 형성한 것을 도시한 것이다.
이때, 상기 제1 및 제2 알루미늄 합금(40, 60)을 종래의 증착 온도(200℃, 500℃)보다 낮은 온도에서 증착함으로써 과냉도가 커지게 되고, 이에 알루미늄 합금의 핵생성율은 증가하여 알루미늄 합금의 단차 피복성은 향상된다. 또 제 2 습윤티타늄막(50)은 제 2알루미늄합금(60)의 매립특성을 향상시킨다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 알루미늄 합금 형성시 하부에 접착력 향상을 위한 습윤 티타늄막을 마련해둔 상태에서 알루미늄 합금을 상온에서 증착하여 상기 알루미늄 합금의 핵생성율을 증가시킴으로써, 알루미늄 합금의 단차 피복성을 향상시켜 보이드 발생으로 인한 소자의 특성 저하를 방지할 수 있다.

Claims (5)

  1. 반도체 기판상의 층간절연막을 선택식각하여 소정부위의 반도체 기판이 노출되는 콘택홀을 형성하는 단계; 상기 콘택홀이 형성된 전체구조 상부에 제1 접합층을 형성하는 단계; 상기 제1 접합층이 형성된 전체구조 상부에 소정 두께의 제1 금속막을 형성하는 단계; 상기 제1 금속막 상부에 제2 접합층을 형성하는 단계; 및 상기 제2 접합층이 형성된 전체구조 상부에 잔류두께의 제2 금속막을 형성하는 단계를 포함해서 이루어진 반도체 장치의 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 제1 및 제2 금속막은 알루미늄 합금인 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 제1 및 제2 접합층은 습윤 티타늄막인 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  4. 제1항 또는 제2항에 있어서, 상기 제1 및 제2 금속막은 25℃ 정도의 상온에서 각각 1500Å 및 3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
  5. 제1항 또는 제3항에 있어서, 상기 제1 및 제2 접합층은 25℃ 정도의 상온에서 각각 1000Å 및 300Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
KR1019960073643A 1996-12-27 1996-12-27 반도체 장치의 금속배선 형성방법 KR100256252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960073643A KR100256252B1 (ko) 1996-12-27 1996-12-27 반도체 장치의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073643A KR100256252B1 (ko) 1996-12-27 1996-12-27 반도체 장치의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR19980054480A KR19980054480A (ko) 1998-09-25
KR100256252B1 true KR100256252B1 (ko) 2000-05-15

Family

ID=19491405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073643A KR100256252B1 (ko) 1996-12-27 1996-12-27 반도체 장치의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100256252B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100946024B1 (ko) * 2007-09-06 2010-03-09 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 그것의 형성 방법

Also Published As

Publication number Publication date
KR19980054480A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
US5472912A (en) Method of making an integrated circuit structure by using a non-conductive plug
KR100647995B1 (ko) 반도체 디바이스 형성 방법
US6433435B2 (en) Aluminum contact structure for integrated circuits
EP0430403B1 (en) Method for fabricating interlevel contacts
US6913997B2 (en) Method of using tantalum-aluminum-nitrogen material as diffusion barrier and adhesion layer in semiconductor devices
KR0161116B1 (ko) 반도체 장치의 금속층 형성방법
US6156655A (en) Retardation layer for preventing diffusion of metal layer and fabrication method thereof
US6331482B1 (en) Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
US6984893B2 (en) Low temperature nitride used as Cu barrier layer
KR20050006472A (ko) 반도체 소자의 구리 배선 형성 방법
JP3021996B2 (ja) アルミニウム配線およびその形成方法
KR100256252B1 (ko) 반도체 장치의 금속배선 형성방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
US6271137B1 (en) Method of producing an aluminum stacked contact/via for multilayer
JP4331414B2 (ja) 半導体装置の製造方法
US7524749B2 (en) Metallization method of semiconductor device
JP2000124310A (ja) 半導体装置およびその製造方法
US20040203228A1 (en) Method of forming a tungsten plug
US6242811B1 (en) Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
CN111430295A (zh) 互连结构及其制作方法、半导体器件
KR100195330B1 (ko) 반도체 집적회로 배선구조 및 그의 형성방법
KR100219058B1 (ko) 반도체 장치의 금속배선 형성방법
KR100316030B1 (ko) 반도체장치의알루미늄배선형성방법
KR100517350B1 (ko) 하이브리드 금속 배선 형성 방법
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee