KR100396684B1 - 반도체장치의금속배선형성방법 - Google Patents

Abstract

본 발명은 반도체 집적 회로의 배선 형성 방법에 관한 것으로, 반도체 기판상에 하층 배선을 형성하는 공정과, 상기 하층 배선을 포함하는 전면에 절연막을 증착하고 선택적으로 식각하여 상기 하층 배선이 노출되도록 접속홀을 형성하는 공정과, 상기 접속홀을 포함하는 전면에 제 1 전도층을 형성하는 공정과, 상기 접속홀내의 제 1 전도층의 상부에 개구부가 생기도록 제 1 전도층을 에치백하는 공정과, 상기 개구부를 포함하는 제 1 전도층상에 제 2 전도층을 형성하는 공정으로 이루어져 접속홀을 통한 전도성 영역과의 배선 연결시에 접속홀 내부의 단차 발생을 줄여 배선의 저항과 신뢰성을 개선하는 효과가 있다.

Description

반도체 장치의 금속 배선 형성 방법

본 발명은 반도체 집적 회로의 배선에 관한 것으로, 특히 접속홀을 통한 전도성 영역과의 배선 연결시에 접속홀 영역의 단차 발생을 줄여 배선의 저항과 신뢰성을 개선한 반도체 장치의 금속 배선 형성 방법에 관한 것이다.

일반적으로 알루미늄과 그 합금박막은 전기전도도가 높고, 건식 식각에 의한 패턴 형성이 용이하며 실리콘 산화막과의 접착성이 우수한 동시에 비교적 가격이저렴하므로 반도체 회로의 배선 재료로서 널리 사용되어 왔다.

그러나 집적 회로의 집적도가 증가함에 따라 소자의 크기가 감소하고 배선이 미세화, 다층화되므로 토폴로지(Topology)를 갖는 부분이나 콘택이나 비아(Via)등의 접속홀 내부에서 단차피복성(Stepcoverage)이 중요하게 되었다.

금속 배선 형성 방법으로 스퍼터링(Sputtering)을 적용하면 상기와 같이 굴곡을 갖는 부분에서는 쉐도우 효과(Shadow Effect)에 의하여 부분적으로 배선막의 두께가 얇게 형성되며, 특히 종횡비가 1 이상인 접속홀에서 더욱 심각하게 나타난다.

따라서 이러한 물리적 증착방법 대신에 균일한 두께로 배선막을 증착할 수 있는 화학 기상 증착법이 도입되어 텅스텐막을 저압 화학 기상 증착법(LPCVD)으로 형성함으로서 단차피복성을 개선하는 연구가 진행되었으나 텅스텐 배선막은 알루미늄 배선막에 비하여 비저항(Resistivity)이 2배 이상 되므로 배선막으로서의 적용이 어렵다.

따라서 접속홀에 매몰층(Plug)를 형성하는 방법이 개발되고 있다.

상기 매몰층은 선택적 화학 기상 증착(Selective CVD)을 적용하여 접속홀안에 노출된 기판을 통하여 선택적으로 텅스텐막을 성장시키므로서 형성한다.

매몰층을 형성하기위한 또다른 방법으로 베리어 금속막이나 접착층(Glue Layer)을 형성한다음 전면에 텅스텐막을 증착하고 증착 두께 이상으로 에치백하므로서 형성하는 방법을 적용한다.

그러나 선택 성장법에 있어서는 절연막위에 성장이 일어나지 않도록 유지하는 것이 쉽지 않고 전면 증착후 에치백하는 방법에 있어서는 높은 종횡비를 갖는 접속홀에 신뢰성 있는 베리어층이나 접착층을 형성하는 것이 필요하다.

이를 위하여는 콜리메이터(collimator)나 CVD법을 적용하여 접속홀 밑면이나 측벽에 텅스텐의 핵생성이 일어날 수 있는 최소 두께 이상을 확보하는 것이 중요하다.

한편 접속홀의 길이는 절연막의 평탄화 정도에 따라 달라지므로 접속홀의 표면과 매몰층의 표면은 같지 않게 되고 실질적으로는 매몰층의 표면이 더 낮게 된다.

이하, 첨부된 도면을 참고하여 종래 기술에 따른 반도체 장치의 금속 배선형성에 관하여 설명하면 다음과 같다.

도 1은 일반적인 접속홀 매립 장치의 구성도이고, 도 2는 접속홀 매립 장치를 이용한 접속홀의 매립 공정 단면도이다.

일반적으로 알루미늄을 스퍼터링으로 증착한후 열처리하거나 고온에서 스퍼터링하여 접속홀에 매립하는 알루미늄 리플로우 공정은 반도체 기판의 온도를 500℃ 가까이 올려서 알루미늄 입자의 유동성을 유발하여 접속홀에 흘러들어가게 하는 방법을 이용하고 있다.

그러나 이 경우에는 알루미늄을 증착하기 전에 하지층으로서 Ti 또는 TiN 또는 이들의 적층막을 이용하는데 그 막의 단차 피복성과 그 표면 상태가 불량한 경우에 접속홀안에 틈새(Void)가 잔류하거나 접속홀 측면에서 단선이 발생하게 된다.

알루미늄 리플로우 공정에 있어서는 접속홀의 지름이 0.5㎛이하로 작아질수록, 종횡비가 2.5 이상으로 증가할수록 매립 특성은 불량하게 된다.

현재, 일렉트로테크(Electrotech)사와 TI사를 중심으로 알루미늄 완전매립(Forcefill)기술이 개발되었다.

도 1은 상기와 같은 알루미늄 완전 매립 기술에 사용되는 장치를 나타낸 것이다.

알루미늄 완전 매립 기술은 기판의 온도를 약 400℃로 가열하면서 약 60 Mpa의 고압으로 열처리하여 접속홀을 매립하는 기술이다.

상기와 같은 알루미늄 완전 매립 공정은 알루미늄 리플로우 공정에 비해 접속홀의 종횡비에 관계없이 틈새 결함이 발생되지 않고 알루미늄을 완전하게 매립할 수 있으나 장치내에서 증착 모듈(Deposition module)(1)과 완전 매립 모듈(Forcefill module)(2)사이의 진공도를 유지하는 것이 매우 중요하다.

접속홀 매립 공정은 먼저, 도 2a에서와 같이, 하층 배선(3)상에 접속홀을 갖는 절연막(4)을 증착하고 상기 절연막(4)의 표면에 베리어층(5)을 형성한다.

그리고 증착 모듈(1)에서 알루미늄을 상기의 접속홀이 매립되도록 고속 증착하여 상층 배선(7)을 형성한다.

이때, 상기의 접속홀 내부에는 틈새 결함(6)이 형성된다.

이어, 도 2b에서와 같이, 틈새 결함(6)을 갖는 상층 배선(7)을 완전 매립 모듈(2)에서 Ar 가스 분위기로 고압 열처리하여 틈새를 제거하면서 알루미늄 등의 금속을 완전 매립한다.

상기와 같은 공정으로 금속 배선이 접속홀의 종횡비에 관계없이 틈새 결함없이 완전 매립된다.

상기와 같이 완전 매립(Forcefill) 공정을 이용한 종래 기술의 금속 배선에 있어서는 각 공정 모듈 사이에서의 진공상태 유지가 매우 중요한데 그의 상태를 유지하기가 어려워 다음과 같은 문제점이 발생하게 된다.

장치내에서 증착 모듈과 완전 매립 모듈사이에서의 진공도 유지가 불량하면 상호 오염(cross-contamination)에 의하여 매립 특성이 불량하게 되거나 장치내로 불순물 가스의 혼입이 일어나 금속 배선의 특성을 저하시키게 된다.

즉, 상기와 같은 종래 기술의 금속 배선을 형성하기 위한 완전 매립(Forcefill)공정은 공정 진행상의 어려움으로 재현성 및 연속성이 불량하다.

본 발명은 상기와 같은 종래 기술의 금속 배선의 문제점을 해결하기 위하여 안출한 것으로 접속홀을 통한 전도성 영역과의 배선 연결시에 단순화된 공정으로 접속홀 내부의 단차 발생을 줄여 배선의 저항과 신뢰성을 개선한 반도체 장치의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.

도 1은 일반적인 접속홀 매립 장치의 개략적인 구성도

도 2a와 도 2b는 접속홀 매립 장치를 이용한 접속홀의 매립 공정 단면도

도 3a내지 도 3e는 본 발명에 따른 금속 배선의 공정 단면도

도 4는 본 발명의 다른 실시예에 따른 금속 배선의 구조 단면도

도면의 주요 부분에 대한 부호의 설명

30. 반도체 기판 31. 하층 배선 32. 절연막

33. 접속홀 34. 제 1 전도층 35. 제 2 전도층

36. 상층 배선

본 발명의 반도체 장치의 금속 배선 형성 방법은 반도체 기판상에 하층 배선을 형성하는 공정과, 상기 하층 배선을 포함하는 전면에 절연막을 증착하고 선택적으로 식각하여 상기 하층 배선이 노출되도록 접속홀을 형성하는 공정과, 상기 접속홀을 포함하는 전면에 제 1 전도층을 형성하는 공정과, 상기 접속홀내의 제 1 전도층의 상부에 개구부가 생기도록 제 1 전도층을 에치백하는 공정과, 상기 개구부를포함하는 제 1 전도층상에 제 2 전도층을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명의 반도체 장치의 금속 배선의 형성방법에 관하여 설명하면 다음과 같다.

도 3a내지 도 3e는 본 발명에 따른 금속 배선의 공정 단면도이고, 도 4는 본 발명의 다른 실시예에 따른 금속 배선의 구조 단면도이다.

본 발명은 종횡비가 큰 접속홀을 매립하여 도전성 물질을 사용한 금속 배선의 형성시에 접속홀내의 단차 피복성을 개선하기 위한 것이다.

금속 배선을 형성함에 있어서 도전성 물질을 사용하여 하부 전도층을 먼저 형성하고 에치백 공정으로 접속홀 상부의 돌출부(Overhang)를 제거한후 도전성 물질을 사용하여 상부 전도층을 형성하는 방법으로 접속홀 내에 매립되는 전도층의 단차 피복성을 개선할 수 있도록하는 것이다.

이때, 상기의 에치백 공정 단계는 접속홀의 종횡비가 크면 클수록 반복하여 적용한다.

그리고 상부 전도층을 형성한후에는 300 ∼ 550℃의 온도에서 열처리 공정을 하여 상기의 하부,상부 전도층의 단차 피복성을 더욱 좋게 한다.

상기와 같은 본 발명의 금속 배선의 형성 공정에 관하여 더 상세하게 설명하면 다음과 같다.

먼저, 도 3a에서와 같이, 반도체 기판(30)상이 하층 배선(31)을 포함하는 전면에 절연막(32)을 형성한다.

그리고 상기 절연막(32)을 선택적으로 식각하여 하층 배선(31)이 노출되도록 접속홀(33)을 형성한다.

이어, 도 3b에서와 같이, Al, Ag, Cu와 같은 금속 또는 이들을 주성분으로 하는 합금막 등의 도전성 물질을 스퍼터링과 같은 물리적 증착법으로 1000Å ∼ 5000Å의 두께로 증착하여 상층 배선을 형성하기 위한 제 1 전도층(34)을 형성한다.

상기의 제 1 전도층(34)은 접속홀(33)의 상부에 오버행(Overhang)이 발생하므로 접속홀(33)의 측면과 밑면 부분에서는 증착 두께보다 얇게 형성된다.

그리고 도 3c에서와 같이, 상기의 제 1 전도층(34)을 Cl, F 등을 포함하는 할로겐 가스를 이용하여 감광막 등의 마스크를 사용하지 않고 에치백하거나 Ar 등의 불활성 가스의 플라즈마를 이용하여 스퍼터 식각(sputter etch)하여 접속홀(33)상부의 오버행을 제거하여 상기 제 1 전도층(34) 상부에 개구부를 형성한다.

이때, 도 3c 에서와 같이, 상기의 제 1 전도층(34)을 접속홀(33) 주변의 절연막(32)이 노출되도록 에치백하는 것이 아니라 상기 오버행이 제거되어 제 1 전도층(34)의 상측에 개구부가 형성될 정도만 에치백하는 것도 가능하다.

이어, 도 3d에서와 같이, 상기 개구부가 형성된 제 1 전도층(34)상에 Al, Ag, Cu와 같은 금속 또는 이를 주성분으로 하는 합금막 등의 도전성 물질층을 스퍼터링과 같은 물리적 증착법 또는 화학 기상 증착법(CVD) 등의 방법으로 1000Å ∼ 5000Å의 두께로 증착하여 제 2 전도층(35)을 형성한다.

이때, 상기의 제 2 전도층(35)을 CVD 공정에 의한 Al막을 사용할 경우에는MOCVD장치를 사용하여 유기 금속 소스 가스로는 DMEAA(Dimethylethyamine alane)즉, [(CH₃)₂(CH₃CH₂)N]AlH₃를 사용하고 압력은 0.5 ∼ 5torr, 유량은 100 ∼ 1000 sccm, 온도는 130 ∼ 170℃가 되도록하여 형성한다.

이때, 유기금속소스가스는 버블러를 이용하여 캐리어 가스를 사용하여 장치내로 혼입시킨다.

그리고 CVD 공정에 의한 Cu막을 사용할 경우에는 소스가스로 (hfac)Cu(TMVS)즉, hexafluroacetylacetonate Cu trimethylvinylsilane와 같은 액체 소스나 Cu(hfac)₂등과 같은 고체 소스를 사용하여 MOCVD로 형성한다.

상기와 같은 공정으로 제 2 전도층(35)을 형성하면 제 1 전도층(34)의 개구부를 통하여 접속홀(33) 내부를 채우게되어 단차 피복성을 개선할 수 있다.

이때, 접속홀(33)내부에는 부분적으로 틈새ⓐ가 있을 수 있으나 도 3e에서와 같이, 300℃ ∼ 550℃의 온도에서 Ar 가스 또는 질소 분위기에서 10 ∼ 60분동안 열처리하여 상기 제 1 전도층(34), 제 2 전도층(35)의 전도성 물질층에 유동을 일으켜 접속홀(33)의 내부가 매립된 상층 배선(36)을 형성한다.

그리고 도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 금속 배선의 형성 방법을 나타낸 것으로 접속홀의 종횡비가 2.5 이상일 경우에 한 번의 에치백 공정을 실시하는 것이 아니라 첫 번째의 제 1 전도층(34a)을 형성하고 에치백한후 다시 두 번째의 제 1 전도층(34b)을 형성하는 것을 나타낸 것이다.

이는 접속홀의 종횡비가 2.5 이상이 되면 그 깊이가 깊어 한 번의 에치백 공정으로는 단차 피복성을 개선할만큼의 매립 효과를 거두기가 어렵기 때문이다.

즉, 종횡비의 크기에 따라 제 1 전도층의 증착 및 에치백을 반복적으로 하여 접속홀 영역의 단차 피복성을 개선하는 것이다.

본 발명의 반도체 장치의 금속 배선 형성 방법은 금속 배선의 틈새 결함을 없애고 접속홀 영역의 단차 피복성을 개선하기 위하여 제 1,2 전도층으로 구성되는 상층 배선을 먼저, 제 1 전도층을 증착하고 에치백하여 매립 특성을 향상시키고 다시 제 2 전도층을 매립하여 형성하므로 다음과 같은 효과를 갖는다.

물리적인 증착법인 스퍼터링 공정을 사용할 경우에는 접속홀 내부의 틈새 결함의 발생을 막지못하나 본 발명에서는 스퍼터링 공정을 사용할 수 있으므로(물론, 틈새 결함의 발생 없이) 공정의 적용성을 높이는 효과가 있다.

그리고 상층 배선을 최소한 두 번의 증착 공정(최초의 증착은 에치백하여 매립 특성을 높이기 위한)으로 형성하고 열처리하므로 접속홀 영역의 단차 피복성을 더욱 향상시키는 효과가 있다.

Claims (12)

1. 반도체 기판상에 하층 배선을 형성하는 공정과,

   상기 하층 배선을 포함하는 전면에 절연막을 증착하고 선택적으로 식각하여 상기 하층 배선이 노즐되도록 접속홀을 형성하는 공정과,

   상기 접속홀을 포함하는 전면에 제 1 전도층을 형성하는 공정과,

   상기 접속홀내의 제 1 전도층의 상부에 개구부가 생기도록 제 1 전도층을 에치백하는 공정과,

   상기 개구부를 포함하는 제 1 전도층상에 제 2 전도층을 형성하는 공정과,

   상기 제 2 전도층 형성후에 상기 제 1,2 전도층에 유동을 일으켜 매립 특성을 높이기 위한 열처리 공정을 진행하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
2. 제 1 항에 있어서, 열처리 공정은 300℃ ∼ 550℃의 온도에서 Ar 가스 또는 질소 분위기에서 10 ∼ 60분동안 실시하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
3. 제 1 항에 있어서, 제 1 전도층은 Al, Ag, Cu와 같은 금속 또는 이들을 주성분으로 하는 합금막 등의 도전성 물질을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
4. 제 3 항에 있어서, 제 1 전도층은 스퍼터링과 같은 물리적 증착법으로 1000Å ∼ 5000Å의 두께로 증착하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
5. 제 1 항에 있어서, 제 1 전도층의 에치백 공정은 절연막상의 제 1 전도층이 모두 제거되도록 실시하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
6. 제 1항에 있어서, 제 1 전도층의 증착 및 에치백 공정을 한 번 이상 반복하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
7. 제 6 항에 있어서, 처음의 제 1 전도층 에치백 공정은 접속홀의 중간 어느 한 부분까지 실시하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
8. 제 6 항에 있어서, 마지막의 에치백 공정은 다시 증착된 제 1 전도층이 절연막과 동일 높이로 남도록 실시하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
9. 제 1 항에 있어서, 제 2 전도층은 Al, Ag, Cu와 같은 금속 또는 이를 주성분으로 하는 합금막 등의 도전성 물질층으로 형성하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
10. 제 9 항에 있어서, 제 2 전도층은 스퍼터링과 같은 물리적 증착법 또는 화학 기상 증착법(CVD) 등의 방법으로 1000Å ∼ 5000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
11. 제 9 항에 있어서, Al막을 사용한 제 2 전도층은 MOCVD장치를 사용하여 유기 금속 소스 가스로는 DMEAA를 사용하고 압력은 0.5 ∼ 5torr, 유량은 100 ∼ 1000 sccm, 온도는 130 ∼ 170℃가 되도록하여 형성하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
12. 제 9 항에 있어서, Cu막을 사용한 제 2 전도층은 MOCVD장치를 사용하여 유기 금속 소스 가스로 (hfac)Cu(TMVS)와 같은 액체 소스나 Cu(hfac)₂등과 같은 고체 소스를 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.