JPH05234935A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05234935A JPH05234935A JP4033071A JP3307192A JPH05234935A JP H05234935 A JPH05234935 A JP H05234935A JP 4033071 A JP4033071 A JP 4033071A JP 3307192 A JP3307192 A JP 3307192A JP H05234935 A JPH05234935 A JP H05234935A
- Authority
- JP
- Japan
- Prior art keywords
- film
- adhesion layer
- contact hole
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホールを有する半導体装置の配線
歩留を向上させる。 【構成】 Ｗプラグと、第１の密着層を構成するＴｉ膜
４及びＴｉＮ膜５との間に、第２の密着層を構成するＴ
ｉ膜７及びＴｉＮ膜８を形成して、密着層を二層構造と
した。これにより、コンタクトホールをＷで埋め込む際
に、密着層に生じたクラックが原因で過剰のＷＦ6ガス
の半導体基板侵食により生じる、エンクローチメントの
発生を阻止することができる。
歩留を向上させる。 【構成】 Ｗプラグと、第１の密着層を構成するＴｉ膜
４及びＴｉＮ膜５との間に、第２の密着層を構成するＴ
ｉ膜７及びＴｉＮ膜８を形成して、密着層を二層構造と
した。これにより、コンタクトホールをＷで埋め込む際
に、密着層に生じたクラックが原因で過剰のＷＦ6ガス
の半導体基板侵食により生じる、エンクローチメントの
発生を阻止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板−配線間を
電気的に接続するコンタクトホールのＷ埋め込みに効果
のある半導体装置及びその製造方法に関するものであ
る。
電気的に接続するコンタクトホールのＷ埋め込みに効果
のある半導体装置及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、半導体装置の微細化、集積化が進
む中で、半導体基板と配線間を電気的に接続するコンタ
クトホールの径が微細化してきている。それにつれて、
アスペクト比もまた増大しつつある。このため、コンタ
クトホール内のＡｌなどの導電膜の段差被覆性が低下し
て配線の信頼性が低下し、半導体基板と配線を電気的に
接続することが困難になってきた。
む中で、半導体基板と配線間を電気的に接続するコンタ
クトホールの径が微細化してきている。それにつれて、
アスペクト比もまた増大しつつある。このため、コンタ
クトホール内のＡｌなどの導電膜の段差被覆性が低下し
て配線の信頼性が低下し、半導体基板と配線を電気的に
接続することが困難になってきた。
【０００３】そこで、段差被覆性の良好なＷ膜を堆積し
てコンタクトホールをＷで埋め込んだ後、Ｗのエッチバ
ックによりＷをコンタクトホール内に残してＷプラグと
する方法が開発されてきた。
てコンタクトホールをＷで埋め込んだ後、Ｗのエッチバ
ックによりＷをコンタクトホール内に残してＷプラグと
する方法が開発されてきた。
【０００４】以下に、従来のＷプラグ配線による半導体
装置及び製造方法について説明する。
装置及び製造方法について説明する。
【０００５】図３は、従来の製造方法により形成したＷ
プラグの概略断面図であり、図４は、従来の製造方法を
示す。
プラグの概略断面図であり、図４は、従来の製造方法を
示す。
【０００６】図において、１が半導体基板、２が層間絶
縁膜、３がｎ+拡散層、４がＴｉ膜、５がＴｉＮ膜、６
がクラック、９がＷプラグ、１０がＴｉ膜、１１がＴｉ
Ｎ膜、１２がＡｌ−Ｓｉ−Ｃｕ膜、１３がＴｉ膜、１４
がＴｉＮ膜、１７がＷ膜、１８がエンクローチメントで
ある。
縁膜、３がｎ+拡散層、４がＴｉ膜、５がＴｉＮ膜、６
がクラック、９がＷプラグ、１０がＴｉ膜、１１がＴｉ
Ｎ膜、１２がＡｌ−Ｓｉ−Ｃｕ膜、１３がＴｉ膜、１４
がＴｉＮ膜、１７がＷ膜、１８がエンクローチメントで
ある。
【０００７】以下に、工程順に説明する。半導体基板１
上に形成されたｎ+拡散層２に対する電気的接続を図る
ために、層間絶縁膜２にホトレジストをマスクにエッチ
ングして、コンタクトホールを形成する（図４
（ａ））。
上に形成されたｎ+拡散層２に対する電気的接続を図る
ために、層間絶縁膜２にホトレジストをマスクにエッチ
ングして、コンタクトホールを形成する（図４
（ａ））。
【０００８】次に、密着層であるＴｉ膜１３、ＴｉＮ膜
１４をスパッタ法により堆積する。その際、スパッタ膜
の段差被覆性の悪さ、及びスパッタ膜自体の１×１０10
ダイン／ｃｍ程度の内部応力によりコンタクトエッジ部
でクラック６が発生する（図４（ｂ））。
１４をスパッタ法により堆積する。その際、スパッタ膜
の段差被覆性の悪さ、及びスパッタ膜自体の１×１０10
ダイン／ｃｍ程度の内部応力によりコンタクトエッジ部
でクラック６が発生する（図４（ｂ））。
【０００９】続いて、ＷＦ6ガスをＳｉＨ4ガスやＨ2ガ
スで還元することにより、Ｗ膜１７をコンタクト径の１
／２以上堆積し、コンタクトホール内をＷで埋め込む。
スで還元することにより、Ｗ膜１７をコンタクト径の１
／２以上堆積し、コンタクトホール内をＷで埋め込む。
【００１０】この時、ＳｉＨ4ガスやＨ2ガスで還元され
ずに残ったＷＦ6ガスがクラック６を通って半導体基板
１のＳｉと反応し、半導体基板１が侵食されてエンクロ
ーチメント１８が発生する（図４（ｃ））。
ずに残ったＷＦ6ガスがクラック６を通って半導体基板
１のＳｉと反応し、半導体基板１が侵食されてエンクロ
ーチメント１８が発生する（図４（ｃ））。
【００１１】引き続いて、半導体基板表面をエッチバッ
クして、コンタクトホール外のＷ膜、ＴｉＮ膜、Ｔｉ膜
を除去し、新たにＴｉ膜、ＴｉＮ膜、Ａｌ−Ｓｉ−Ｃｕ
膜をスパッタ法により堆積してパターニングし、Ｔｉ膜
１０、ＴｉＮ膜１１、Ａｌ−Ｓｉ−Ｃｕ膜１２で構成さ
れる配線を形成する（図４（ｄ））。
クして、コンタクトホール外のＷ膜、ＴｉＮ膜、Ｔｉ膜
を除去し、新たにＴｉ膜、ＴｉＮ膜、Ａｌ−Ｓｉ−Ｃｕ
膜をスパッタ法により堆積してパターニングし、Ｔｉ膜
１０、ＴｉＮ膜１１、Ａｌ−Ｓｉ−Ｃｕ膜１２で構成さ
れる配線を形成する（図４（ｄ））。
【００１２】以上のようにして従来のＷプラグを用いた
配線が形成される。
配線が形成される。
【００１３】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法では、図３や図４（ｃ）、（ｄ）に示すよ
うに、Ｗ膜の密着層にクラックが発生する可能性があ
る。このため、クラックが発生した状態でＷの埋め込み
を行うと、ＷＦ6ガスで半導体基板が侵食されてエンク
ローチメントが発生する。このエンクローチメントの大
きさがｎ+拡散層内にとどまるものであれば、問題を生
じるようなことはないが、図３や図４（ｃ）、（ｄ）に
示したように、ｎ+拡散層を越えてＰＮ接合部にかかっ
てしまうと、コンタクトの接合リークの原因となり、配
線歩留が低下するという問題を生じる。
来の製造方法では、図３や図４（ｃ）、（ｄ）に示すよ
うに、Ｗ膜の密着層にクラックが発生する可能性があ
る。このため、クラックが発生した状態でＷの埋め込み
を行うと、ＷＦ6ガスで半導体基板が侵食されてエンク
ローチメントが発生する。このエンクローチメントの大
きさがｎ+拡散層内にとどまるものであれば、問題を生
じるようなことはないが、図３や図４（ｃ）、（ｄ）に
示したように、ｎ+拡散層を越えてＰＮ接合部にかかっ
てしまうと、コンタクトの接合リークの原因となり、配
線歩留が低下するという問題を生じる。
【００１４】本発明は、上記従来の課題を解決するもの
でＷＦ6ガスによる半導体基板の侵食を阻止し、配線歩
留を向上させることのできる半導体装置及びその製造方
法を提供するものである。
でＷＦ6ガスによる半導体基板の侵食を阻止し、配線歩
留を向上させることのできる半導体装置及びその製造方
法を提供するものである。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板と、半導体基板に形成されたコンタクトホー
ルと、このコンタクトホール表面に形成された第１の密
着層と、第１の密着層上に形成された第２の密着層と、
第２の密着層上でかつコンタクトホール内に埋め込まれ
たＷ膜と、Ｗ膜上を少なくとも覆った状態にバリアメタ
ル膜が形成された構造をしている。
半導体基板と、半導体基板に形成されたコンタクトホー
ルと、このコンタクトホール表面に形成された第１の密
着層と、第１の密着層上に形成された第２の密着層と、
第２の密着層上でかつコンタクトホール内に埋め込まれ
たＷ膜と、Ｗ膜上を少なくとも覆った状態にバリアメタ
ル膜が形成された構造をしている。
【００１６】また、本発明の半導体装置の製造方法は、
半導体基板上に形成されたコンタクトホール内に第１の
密着層を形成する工程と、第１の密着層に第２の密着層
を形成する工程と、第２の密着層上にＷを堆積してコン
タクトホールを埋め込む工程と、Ｗと第２及び第１の密
着層をエッチングしてコンタクトホールにのみＷ及び第
１、第２の密着層を残す工程と、コンタクトホール内の
Ｗ及び第１、第２の密着層上にバリアメタルを堆積する
工程とを備えている。
半導体基板上に形成されたコンタクトホール内に第１の
密着層を形成する工程と、第１の密着層に第２の密着層
を形成する工程と、第２の密着層上にＷを堆積してコン
タクトホールを埋め込む工程と、Ｗと第２及び第１の密
着層をエッチングしてコンタクトホールにのみＷ及び第
１、第２の密着層を残す工程と、コンタクトホール内の
Ｗ及び第１、第２の密着層上にバリアメタルを堆積する
工程とを備えている。
【００１７】
【作用】本発明によれば、Ｗ膜を堆積する際、第１の密
着層に生じたクラックは第２の密着層で被覆されている
ため、過剰のＷＦ6ガスがクラックを通過することはな
く半導体基板のＳｉと反応してエンクローチメントが生
じることはない。
着層に生じたクラックは第２の密着層で被覆されている
ため、過剰のＷＦ6ガスがクラックを通過することはな
く半導体基板のＳｉと反応してエンクローチメントが生
じることはない。
【００１８】
【実施例】以下に、本発明の半導体装置及びその製造方
法の実施例について図面を参照しながら説明する。
法の実施例について図面を参照しながら説明する。
【００１９】図１は、本発明の半導体装置の一実施例の
断面図である。図において、１が半導体基板、２が層間
絶縁膜、３がｎ+拡散層、４がＴｉ膜、５がＴｉＮ膜、
６がクラック、７がＴｉ膜、８がＴｉＮ膜、９がＷプラ
グ、１０がＴｉ膜、１１がＴｉＮ膜、１２がＡｌ−Ｓｉ
−Ｃｕ膜である。
断面図である。図において、１が半導体基板、２が層間
絶縁膜、３がｎ+拡散層、４がＴｉ膜、５がＴｉＮ膜、
６がクラック、７がＴｉ膜、８がＴｉＮ膜、９がＷプラ
グ、１０がＴｉ膜、１１がＴｉＮ膜、１２がＡｌ−Ｓｉ
−Ｃｕ膜である。
【００２０】コンタクトエッジ部分に低段差被覆性およ
び内部応力により第１の密着層であるＴｉ膜４およびＴ
ｉＮ膜５にクラック６が発生している。しかし、第１の
密着層とＷプラグ８との間に第２の密着層であるＴｉ膜
７およびＴｉＮ膜８が存在している。このため、第１の
密着層に生じたクラックは第２の密着層で被覆されてお
り、Ｗ膜成長時の過剰のＷＦ6ガスは、第１の密着層に
生じたクラック６を通過して、半導体基板１のＳｉを侵
食することはない。
び内部応力により第１の密着層であるＴｉ膜４およびＴ
ｉＮ膜５にクラック６が発生している。しかし、第１の
密着層とＷプラグ８との間に第２の密着層であるＴｉ膜
７およびＴｉＮ膜８が存在している。このため、第１の
密着層に生じたクラックは第２の密着層で被覆されてお
り、Ｗ膜成長時の過剰のＷＦ6ガスは、第１の密着層に
生じたクラック６を通過して、半導体基板１のＳｉを侵
食することはない。
【００２１】Ｗ膜がコンタクトホール内に埋め込まれて
おり、Ｔｉ膜１０とＴｉＮ膜１１とでなるバリアメタル
膜が形成されている。さらに、その上にはＡｌ−Ｓｉ−
Ｃｕ膜１２の配線が形成されている。
おり、Ｔｉ膜１０とＴｉＮ膜１１とでなるバリアメタル
膜が形成されている。さらに、その上にはＡｌ−Ｓｉ−
Ｃｕ膜１２の配線が形成されている。
【００２２】このようにして配線の歩留を向上させるこ
とができる。次に、本発明の半導体装置における製造方
法の実施例について、図面を参照しながら詳しく説明す
る。
とができる。次に、本発明の半導体装置における製造方
法の実施例について、図面を参照しながら詳しく説明す
る。
【００２３】図２は本発明の半導体装置の製造方法の一
実施例を示す工程断面図である。ここでは図示を簡略化
するために、ｎ+拡散層との配線工程のみを示してい
る。
実施例を示す工程断面図である。ここでは図示を簡略化
するために、ｎ+拡散層との配線工程のみを示してい
る。
【００２４】図において、１が半導体基板、２が層間絶
縁膜、３がｎ+拡散層、４がＴｉ膜、５がＴｉＮ膜、６
がクラック、７がＴｉ膜、８がＴｉＮ膜、９がＷプラ
グ、１０がＴｉ膜、１１がＴｉＮ膜、１２がＡｌ−Ｓｉ
−Ｃｕ膜、１３がＴｉ膜、１４がＴｉＮ膜、１５がＴｉ
膜、１６がＴｉＮ膜、１７がＷ膜である。
縁膜、３がｎ+拡散層、４がＴｉ膜、５がＴｉＮ膜、６
がクラック、７がＴｉ膜、８がＴｉＮ膜、９がＷプラ
グ、１０がＴｉ膜、１１がＴｉＮ膜、１２がＡｌ−Ｓｉ
−Ｃｕ膜、１３がＴｉ膜、１４がＴｉＮ膜、１５がＴｉ
膜、１６がＴｉＮ膜、１７がＷ膜である。
【００２５】まず、半導体基板１上に形成されたｎ+拡
散層２に対する電気的接続を図るために、層間絶縁膜２
にホトレジストをマスクにしてエッチングし、コンタク
トホールを形成する（図２（ａ））。
散層２に対する電気的接続を図るために、層間絶縁膜２
にホトレジストをマスクにしてエッチングし、コンタク
トホールを形成する（図２（ａ））。
【００２６】次に、２００ÅのＴｉ膜１３、１０００Å
のＴｉＮ膜１４をスパッタ法により堆積し第１の密着層
を形成する。その際、スパッタ膜の段差被覆性の悪さ、
及びスパッタ膜自体の１×１０10ダイン／ｃｍ程度の内
部応力により、コンタクトエッジ部でクラック６が発生
する。
のＴｉＮ膜１４をスパッタ法により堆積し第１の密着層
を形成する。その際、スパッタ膜の段差被覆性の悪さ、
及びスパッタ膜自体の１×１０10ダイン／ｃｍ程度の内
部応力により、コンタクトエッジ部でクラック６が発生
する。
【００２７】続いて、スパッタ法によりＴｉ膜５００Å
を堆積して第１の密着層に生じたクラックを被覆した
後、ランプ加熱を用いて１０００℃でＮＨ3雰囲気内に
おいてこのＴｉ膜を窒化して、Ｔｉ膜１５とＴｉＮ膜１
６とを形成する（図２（ｂ））。
を堆積して第１の密着層に生じたクラックを被覆した
後、ランプ加熱を用いて１０００℃でＮＨ3雰囲気内に
おいてこのＴｉ膜を窒化して、Ｔｉ膜１５とＴｉＮ膜１
６とを形成する（図２（ｂ））。
【００２８】続いて、温度４５０℃、圧力８０Ｔｏｒｒ
でＣＶＤ法によりＷＦ6ガスをＳｉＨ4ガスやＨ2ガスで
還元して、Ｗ膜１５をコンタクト径の１／２以上堆積
し、コンタクトホール内をＷで埋め込む（図２
（ｃ））。
でＣＶＤ法によりＷＦ6ガスをＳｉＨ4ガスやＨ2ガスで
還元して、Ｗ膜１５をコンタクト径の１／２以上堆積
し、コンタクトホール内をＷで埋め込む（図２
（ｃ））。
【００２９】引き続いて、コンタクトホール外のＷ膜を
ＳＦ6−Ａｒ系のガスを使用して、１００〜４００Ｗの
ＲＦパワー、１００〜２００ｍＴｏｒｒの圧力でエッチ
バックする。さらに、ＴｉＮ膜、Ｔｉ膜をＣｌ2−Ａｒ
系のガスを使用して、１００〜３００ＷのＲＦパワー、
１００〜２００ｍＴｏｒｒの圧力でエッチバックして除
去する。それから、新たに２００ÅのＴｉ膜、１０００
ÅのＴｉＮ膜、及び９０００ÅのＡｌ−Ｓｉ−Ｃｕ膜を
スパッタ法で堆積形成し、パターニングしてＴｉ膜９、
ＴｉＮ膜１０、およびＡｌ−Ｓｉ−Ｃｕ膜１１で構成さ
れる配線を形成する（図２（ｄ））。
ＳＦ6−Ａｒ系のガスを使用して、１００〜４００Ｗの
ＲＦパワー、１００〜２００ｍＴｏｒｒの圧力でエッチ
バックする。さらに、ＴｉＮ膜、Ｔｉ膜をＣｌ2−Ａｒ
系のガスを使用して、１００〜３００ＷのＲＦパワー、
１００〜２００ｍＴｏｒｒの圧力でエッチバックして除
去する。それから、新たに２００ÅのＴｉ膜、１０００
ÅのＴｉＮ膜、及び９０００ÅのＡｌ−Ｓｉ−Ｃｕ膜を
スパッタ法で堆積形成し、パターニングしてＴｉ膜９、
ＴｉＮ膜１０、およびＡｌ−Ｓｉ−Ｃｕ膜１１で構成さ
れる配線を形成する（図２（ｄ））。
【００３０】以上のようにして、Ｗプラグ配線が形成さ
れる。本製造方法によれば、第１の密着層であるＴｉ膜
及びＴｉＮ膜にクラックが生じていても、第２の密着層
により被覆されている。さらに、第２の密着層のＴｉＮ
膜を窒化により形成しているために密着層の膜質が改善
されてクラック修復能力が高く、高温窒化により膜応力
も改善される。存在する過剰のＷＦ6ガスは第２の密着
層のＳｉと反応することになる。従って、ＷＦ6ガスに
よる半導体基板のＳｉとの反応はなく、エンクローチメ
ントの発生はない。
れる。本製造方法によれば、第１の密着層であるＴｉ膜
及びＴｉＮ膜にクラックが生じていても、第２の密着層
により被覆されている。さらに、第２の密着層のＴｉＮ
膜を窒化により形成しているために密着層の膜質が改善
されてクラック修復能力が高く、高温窒化により膜応力
も改善される。存在する過剰のＷＦ6ガスは第２の密着
層のＳｉと反応することになる。従って、ＷＦ6ガスに
よる半導体基板のＳｉとの反応はなく、エンクローチメ
ントの発生はない。
【００３１】
【発明の効果】以上のようにして、本発明によれば、Ｗ
プラグ配線を形成する場合に第２の密着層として高温窒
化によるＴｉ膜・ＴｉＮ膜を使用することで、第１の密
着層にクラックが発生していても、第２の密着層により
被覆されているため、ＷＦ6ガスは半導体基板を侵食し
エンクローチメントを発生させることがない。従って、
配線の歩留や信頼性を向上させることのできる優れた半
導体装置およびその製造方法である。
プラグ配線を形成する場合に第２の密着層として高温窒
化によるＴｉ膜・ＴｉＮ膜を使用することで、第１の密
着層にクラックが発生していても、第２の密着層により
被覆されているため、ＷＦ6ガスは半導体基板を侵食し
エンクローチメントを発生させることがない。従って、
配線の歩留や信頼性を向上させることのできる優れた半
導体装置およびその製造方法である。
【図１】本発明における半導体装置の一実施例の断面図
【図２】本発明における半導体装置の製造方法の一実施
例の工程順の断面図
例の工程順の断面図
【図３】従来の半導体装置の断面図
【図４】従来の半導体装置の製造方法の工程順の断面図
１ 半導体基板 ２ 層間絶縁膜 ３ ｎ+拡散層 ４ Ｔｉ膜 ５ ＴｉＮ膜 ６ クラック ７ Ｔｉ膜 ８ ＴｉＮ膜 ９ Ｗプラグ １０ Ｔｉ膜 １１ ＴｉＮ膜 １２ Ａｌ−Ｓｉ−Ｃｕ膜
Claims (4)
- 【請求項１】 半導体基板と、前記半導体基板に形成さ
れたコンタクトホールと、前記コンタクトホール表面に
形成された第１の密着層と、前記第１の密着層上に形成
された第２の密着層と、前記第２の密着層上でかつ前記
コンタクトホール内に埋め込まれたＷ膜と、前記Ｗ膜上
を少なくとも覆った状態に形成されたバリアメタル層と
を有することを特徴とする半導体装置。 - 【請求項２】 半導体基板上に形成されたコンタクトホ
ール内に第１の密着層を形成する工程と、前記第１の密
着層上に第２の密着層を形成する工程と、前記第２の密
着層上にＷを堆積して前記コンタクトホールを埋め込む
工程と、前記Ｗと前記第２及び第１の密着層とをエッチ
ングして前記コンタクトホール内にのみ前記Ｗ及び前記
第１及び第２の密着層を残す工程と、前記コンタクトホ
ール内の前記Ｗ及び前記第１及び第２の密着層上にバリ
アメタルを堆積する工程とを備えたことを特徴とする半
導体装置の製造方法。 - 【請求項３】 第１及び第２の密着層はそれぞれＴｉと
ＴｉＮとで構成されることを特徴とする請求項２記載の
半導体装置の製造方法。 - 【請求項４】 第２の密着層を、スパッタ法によりＴｉ
を堆積した後、ＮＨ3雰囲気内で表面を窒化して形成す
ることを特徴とする請求項２記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4033071A JPH05234935A (ja) | 1992-02-20 | 1992-02-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4033071A JPH05234935A (ja) | 1992-02-20 | 1992-02-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05234935A true JPH05234935A (ja) | 1993-09-10 |
Family
ID=12376494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4033071A Pending JPH05234935A (ja) | 1992-02-20 | 1992-02-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05234935A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2942297A1 (de) * | 1979-10-19 | 1981-05-07 | Henkel Kgaa | Neue kupplerkomponenten fuer oxidationshaarfarben, deren herstellung sowie diese enthaltende haarfaerbemittel |
| JPH06244135A (ja) * | 1993-01-19 | 1994-09-02 | Internatl Business Mach Corp <Ibm> | コンタクトスタッドの積層構造及びその製造方法 |
| US5578872A (en) * | 1992-07-27 | 1996-11-26 | Sgs-Thomson Microelectronics, Inc. | Planar contact with a void |
| US5675186A (en) * | 1994-05-31 | 1997-10-07 | Advanced Micro Devices, Inc. | Construction that prevents the undercut of interconnect lines in plasma metal etch systems |
| US5686761A (en) * | 1995-06-06 | 1997-11-11 | Advanced Micro Devices, Inc. | Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology |
| KR20000004358A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 배선 구조 |
| KR100400031B1 (ko) * | 2001-01-17 | 2003-09-29 | 삼성전자주식회사 | 반도체 소자의 콘택 플러그 및 그 형성 방법 |
| JPWO2004097930A1 (ja) * | 2003-04-28 | 2006-07-13 | 富士通株式会社 | 半導体装置及びその製造方法 |
-
1992
- 1992-02-20 JP JP4033071A patent/JPH05234935A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2942297A1 (de) * | 1979-10-19 | 1981-05-07 | Henkel Kgaa | Neue kupplerkomponenten fuer oxidationshaarfarben, deren herstellung sowie diese enthaltende haarfaerbemittel |
| US5578872A (en) * | 1992-07-27 | 1996-11-26 | Sgs-Thomson Microelectronics, Inc. | Planar contact with a void |
| JPH06244135A (ja) * | 1993-01-19 | 1994-09-02 | Internatl Business Mach Corp <Ibm> | コンタクトスタッドの積層構造及びその製造方法 |
| US5675186A (en) * | 1994-05-31 | 1997-10-07 | Advanced Micro Devices, Inc. | Construction that prevents the undercut of interconnect lines in plasma metal etch systems |
| US5686761A (en) * | 1995-06-06 | 1997-11-11 | Advanced Micro Devices, Inc. | Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology |
| KR20000004358A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 배선 구조 |
| KR100400031B1 (ko) * | 2001-01-17 | 2003-09-29 | 삼성전자주식회사 | 반도체 소자의 콘택 플러그 및 그 형성 방법 |
| JPWO2004097930A1 (ja) * | 2003-04-28 | 2006-07-13 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US7492047B2 (en) | 2003-04-28 | 2009-02-17 | Fujitsu Limited | Semiconductor device and its manufacture method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215846B1 (ko) | 반도체장치의 배선형성방법 | |
| US5374591A (en) | Method of making a metal plug | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JPH05114578A (ja) | 半導体装置及びその製造方法 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| JP3070577B2 (ja) | 半導体装置の製造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| US20070026663A1 (en) | A semiconductor device and method for manufacturing the semiconductor device | |
| KR100223913B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
| KR100230032B1 (ko) | 다층배선 구조체 | |
| JP3335417B2 (ja) | タングステン薄膜の形成方法 | |
| KR100396684B1 (ko) | 반도체장치의금속배선형성방법 | |
| JPH06268077A (ja) | 半導体装置の製造方法 | |
| KR100235947B1 (ko) | 반도체 소자의 제조방법 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| KR100560292B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH05283363A (ja) | 半導体装置の製造方法 | |
| KR100552835B1 (ko) | 반도체소자의 금속 플러그 형성방법 | |
| KR100332131B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
| JPH09199591A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |