JPWO2004097930A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2004097930A1
JPWO2004097930A1 JP2004571296A JP2004571296A JPWO2004097930A1 JP WO2004097930 A1 JPWO2004097930 A1 JP WO2004097930A1 JP 2004571296 A JP2004571296 A JP 2004571296A JP 2004571296 A JP2004571296 A JP 2004571296A JP WO2004097930 A1 JPWO2004097930 A1 JP WO2004097930A1
Authority
JP
Japan
Prior art keywords
film
layer
interlayer insulating
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004571296A
Other languages
English (en)
Inventor
大川　成実
成実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2004097930A1 publication Critical patent/JPWO2004097930A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本発明は、層間絶縁膜を貫通する窓に埋め込まれて化学機械研磨により平坦化されたプラグ層と、前記層間絶縁膜上から前記プラグ層上に延在するように堆積されたＴｉ（チタン）膜と、前記Ｔｉ膜上に堆積されたＡｌ（アルミニウム）乃至Ｃｕ（銅）を含む配線層と、前記層間絶縁膜と前記Ｔｉ膜との間に形成され、水素を透過しない下敷膜とを備えることを特徴とする半導体装置に関する。

Description

本発明は、半導体装置及びその製造方法に関するものであり、特に、ＣＭＯＳイメージセンサである半導体装置及びその製造方法に関する。
イメージセンサとしては、ＣＭＯＳイメージセンサやＣＣＤイメージセンサが広く知られている。一般的にＣＭＯＳイメージセンサは、ＣＣＤイメージセンサと比べて画質が悪いものの消費電力が少なくサイズが小さいため、携帯電話機等に広く用いられている。
一般的にＣＭＯＳイメージセンサの単位ピクセルは、１個のフォトダイオードと３個又は４個のトランジスタにより構成される。図１Ａは、３トランジスタ型のＣＭＯＳイメージセンサ１００の単位ピクセル１１０を表し、図１Ｂは、４トランジスタ型のＣＭＯＳイメージセンサ１００の単位ピクセル１１０を表す。前者は、フォトダイオード（ＰＤ）１２０と、ソースフォロワトランジスタ（ＳＦ−ＴＲ）１３０と、セレクトトランジスタ（ＳＣＴ−ＴＲ）１４０と、リセットトランジスタ（ＲＳＴ−ＴＲ）１５０とを備え、後者はさらに、トランスファートランジスタ（ＴＦ−ＴＲ）１６０を備える。
ＰＤ１２０は光電変換により信号電荷を生成して、ＳＦ−ＴＲ１３０は信号電荷を信号電圧に変換する。ＳＣＴ−ＴＲ１４０は単位ピクセル１１０を選択するために使用されて、ＲＳＴ−ＴＲ１５０はＰＤ１２０をリセットするために使用されて、ＴＦ−ＴＲ１６０はＰＤ１２０からＳＦ−ＴＲ１３０に信号電荷を転送するために使用される。ＰＤ１２０はＲＳＴ−ＴＲ１５０を介してリセット電圧線１２５に接続されて、ＳＦ−ＴＲ１３０はＳＣＴ−ＴＲ１４０を介して信号電圧読出線１３５に接続される。ＳＣＴ−ＴＲ１４０はセレクト線１４５に接続されて、ＲＳＴ−ＴＲ１５０はリセット線１５５に接続されて、ＴＦ−ＴＲ１６０はトランスファー線１６５に接続される。
ところで、ＣＭＯＳイメージセンサでは、フォトダイオードとしてＮ＋Ｐ接合を使用するため、Ｓｉ／ＳｉＯ２酸化膜界面の界面準位にて発生する「ジャンクションリーク」を抑制する必要がある。そのため、Ｓｉ基板の表面付近にＰ＋シールド層を形成してＰ＋ＮＰ埋め込みダイオード構造にすることで、Ｓｉ／ＳｉＯ２酸化膜界面と空乏層とを分離して、ジャンクションリークを抑制することが多い。しかし、Ｓｉ／ＳｉＯ２酸化膜界面と空乏層とを完全に分離するのは困難であるという欠点がある。そのため、ウエハプロセスの最終段階にてＨ２アニールを実行することで、ウエハプロセスでのダメージにより発生したＳｉ／ＳｉＯ２酸化膜界面の界面準位を低減して、ジャンクションリークを抑制することが多い。しかし、Ｈ２アニールにはＣＭＯＳイメージセンサの配線構造に関する次のような欠点がある。
図２と図３は、ＣＭＯＳイメージセンサとその製造方法の従来例を表す要部断面図である。より詳細には、図２はＣＭＰ（化学機械研磨）を利用して多層配線構造を形成する従来例であり、図３はドライエッチバックを利用して多層配線構造を形成する従来例である。各図左は下から２層目以降の配線構造であり、各図右は下から１層目の配線構造であり、各図Ａ，Ｂ，Ｃの流れは配線構造を形成する工程の流れに相当する。
配線層材料としてＡｌ（アルミニウム）を使用する場合、図２Ｃや図３Ｃのように、下からＴｉ（チタン）膜６０／ＴｉＮ（チタンナイトライド）膜６５／Ａｌ（アルミニウム）配線層７０／Ｔｉ（チタン）膜８０／ＴｉＮ（チタンナイトライド）膜８５という配線構造（膜厚はこの順番に２０ｎｍ前後／５０ｎｍ前後／０．３〜１．０μｍ／５ｎｍ前後／１００ｎｍ前後）を採用することが多い。ＴｉによりＡｌの結晶配向性を制御することで、エレクトロマイグレーション等のストレスに対する耐性を向上させるためである。このような配線構造を形成する場合、図２Ａ，ＢのようにＣＭＰを利用してもよいし、図３Ａ，Ｂのようにドライエッチバックを利用してもよい。
ＣＭＰを利用する場合には、２層目以降なら図２Ａ左のように、下層配線構造２０上にＳｉＯ２層間絶縁膜３０を堆積させて、ＳｉＯ２層間絶縁膜３０を貫通するビアホール（窓）２１を形成して、ＳｉＯ２層間絶縁膜３０上にＴｉＮ（チタンナイトライド）膜４５（膜厚は５０ｎｍ前後）を堆積させて、ビアホール２１にＷ（タングステン）プラグ層５０を埋め込んで、図２Ｂ左のように、ＣＭＰによりＷプラグ層５０を平坦化する。１層目なら図２Ａ右のように、ピクセル等が作り込まれたＳｉ基板１０上にＳｉＯ２層間絶縁膜３０を堆積させて、ＳｉＯ２層間絶縁膜３０を貫通するコンタクトホール（窓）１１を形成して、ＳｉＯ２層間絶縁膜３０上にＴｉ（チタン）膜４０（膜厚は２０ｎｍ前後）を堆積させてからＴｉＮ（チタンナイトライド）膜４５（膜厚は５０ｎｍ前後）を堆積させて、コンタクトホール１１にＷ（タングステン）プラグ層５０を埋め込んで、図２Ｂ右のように、ＣＭＰによりＷプラグ層５０を平坦化する。
ＣＭＰを利用する場合には、２層目以降でも１層目でも図２Ｃのように、Ｔｉ膜６０の下面がＳｉＯ２層間絶縁膜３０に表出されることになる。このことが、Ｈ２アニールに悪影響を与えてしまう。すなわち、Ｈ２は各ＳｉＯ２層間絶縁膜を通過してＳｉ／ＳｉＯ２酸化膜界面に到達するはずなのであるが、途中のＳｉＯ２層間絶縁膜３０にてＴｉ膜６０に吸収されてしまうのである。そのため、Ｓｉ／ＳｉＯ２酸化膜界面の界面準位が十分に低減されず、ジャンクションリークが十分に抑制されないため、画質が悪くなるという欠点がある。この欠点は、Ｔｉ膜６０の下面の面積が大きくなるほど深刻である。
ＣＭＰに代えてドライエッチバックを利用する場合には、２層目以降なら図３Ｂ左のように、ＴｉＮ膜４５のＳｉＯ２層間絶縁膜３０上に堆積された部分４６がドライエッチバックにより除去されずに残存するため、Ｔｉ膜６０の下面がＳｉＯ２層間絶縁膜３０に表出されることはなくなる。しかし、１層目なら図３Ｂ右のように、Ｔｉ膜４０のＳｉＯ２層間絶縁膜３０上に堆積された部分４１もドライエッチバックにより除去されずに残存するため、Ｔｉ膜６０に代えてＴｉ膜４０の下面がＳｉＯ２層間絶縁膜３０に表出されることになる。そのためやはり、Ｓｉ／ＳｉＯ２酸化膜界面の界面準位が十分に低減されず、ジャンクションリークが十分に抑制されないため、画質が悪くなるという欠点がある。この欠点はやはり、Ｔｉ膜４０の下面の面積が大きくなるほど深刻である。さらに、２層目以降でも１層目でも図３Ｂのように、ドライエッチバックによりＷプラグ層５０のリセス５１が発生するという欠点がある。
なお、先行文献としては、▲１▼特許３０２１６８３号公報▲２▼特開平７−２６３５４６号公報▲３▼特開平８−２９３５５２号公報▲４▼特開平８−３４００４７号公報▲５▼特開平９−３２６４９０号公報▲６▼特開平１０−２２３９０号公報▲７▼特開２０００−２６０８６３号公報▲８▼特開２００２−５０５９５号公報が挙げられる。
本発明（第１の発明）は、化学機械研磨を利用して配線構造が形成される半導体装置に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することを目的とする。本発明（第１の発明）は、層間絶縁膜を貫通する窓に埋め込まれて化学機械研磨により平坦化されたプラグ層と、前記層間絶縁膜上から前記プラグ層上に延在するように堆積されたＴｉ（チタン）膜と、前記Ｔｉ膜上に堆積されたＡｌ（アルミニウム）乃至Ｃｕ（銅）を含む配線層と、前記層間絶縁膜と前記Ｔｉ膜との間に形成され、水素を透過しない下敷膜とを備えることを特徴とする半導体装置に関する。本発明（第１の発明）では、Ｔｉ膜に代えてＨ２（水素）を透過しない下敷膜の下面が層間絶縁膜に表出されるため、化学機械研磨を利用して配線構造が形成される半導体装置に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することが可能となる。
本発明（第２の発明）は、化学機械研磨を利用して配線構造が形成される半導体装置に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することを目的とする。本発明（第２の発明）は、前記第１の発明に関して、前記下敷膜は、ＴｉＮ（チタンナイトライド）膜又はＳｉＮ（シリコンナイトライド）膜であることを特徴とする半導体装置に関する。本発明（第２の発明）では、Ｔｉ膜に代えてＴｉＮ膜又はＳｉＮ膜の下面が層間絶縁膜に表出されるため、化学機械研磨を利用して配線構造が形成される半導体装置に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することが可能となる。
本発明（第３の発明）は、前記第１の発明に関して、前記下敷膜は、前記窓により貫通されたことを特徴とする半導体装置に関する。
本発明（第４の発明）は、前記第１の発明に関して、前記下敷膜は、前記窓と前記プラグ層との間に形成されたことを特徴とする半導体装置に関する。
本発明（第５の発明）は、前記第１の発明に関して、前記下敷膜は、前記プラグ層と前記Ｔｉ膜との間に形成されたことを特徴とする半導体装置に関する。
本発明（第６の発明）は、化学機械研磨を利用して配線構造が形成される半導体装置に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを更に抑制することを目的とする。本発明（第６の発明）は、前記第１乃至５のいずれか１の発明に関して、前記Ｔｉ膜の側面を覆うＴｉＮ（チタンナイトライド）サイドウォールを更に備えることを特徴とする半導体装置に関する。本発明（第６の発明）では、Ｔｉ膜の側面がＴｉＮサイドウォールで覆われるため、化学機械研磨を利用して配線構造が形成される半導体装置に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを更に抑制することが可能となる。
本発明（第７の発明）は、化学機械研磨を利用して配線構造が形成される半導体装置に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを更に抑制することを目的とする。本発明（第７の発明）は、前記第１乃至５のいずれか１の発明に関して、前記配線層は、多層配線構造における最上位配線層又は最下位配線層であることを特徴とする半導体装置に関する。本発明（第７の発明）では、Ｔｉ膜の下面の面積が大きくなる最上位配線層に関して、Ｔｉ膜に代えてＨ２（水素）を透過しない下敷膜の下面が層間絶縁膜に表出されるため、化学機械研磨を利用して配線構造が形成される半導体装置に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを更に抑制することが可能となる。
本発明（第８の発明）は、ドライエッチバックを利用して配線構造が形成される半導体装置に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することを目的とする。本発明（第８の発明）は、層間絶縁膜を貫通する窓に埋め込まれてドライエッチバックにより平坦化されたプラグ層と、前記層間絶縁膜と前記プラグ層との内の略前記プラグ層上のみに堆積されたＡｌ（アルミニウム）乃至Ｃｕ（銅）を含む配線層とを備え、前記配線層は、多層配線構造における最下位配線層であることを特徴とする半導体装置に関する。本発明（第８の発明）では、ドライエッチバックを利用して配線構造を形成する場合にネックとなる最下位配線層に関して、Ｔｉ膜の下面が層間絶縁膜に略表出されないようにすることができるため、ドライエッチバックを利用して配線構造が形成される半導体装置に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することが可能となる。
本発明（第９の発明）は、前記第１又は８の発明に関して、ＣＭＯＳイメージセンサであることを特徴とする半導体装置に関する。
本発明（第１０の発明）は、層間絶縁膜上に堆積されたＴａ（タンタル）膜又はＴａＮ（タンタルナイトライド）膜と、前記Ｔａ膜又は前記ＴａＮ膜上に堆積されたＣｕ（銅）を含む配線層とを備え、ＣＭＯＳイメージセンサであることを特徴とする半導体装置に関する。
本発明（第１１の発明）は、化学機械研磨を利用して配線構造を形成する半導体装置の製造方法に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することを目的とする。本発明（第１１の発明）は、層間絶縁膜を貫通する窓を形成する工程と、前記窓にプラグ層を埋め込む工程と、化学機械研磨により前記プラグ層を平坦化する工程と、前記層間絶縁膜上から前記プラグ層上に延在するようにＴｉ（チタン）膜を堆積させる工程と、前記Ｔｉ膜上にＡｌ（アルミニウム）乃至Ｃｕ（銅）を含む配線層を堆積させる工程と、前記層間絶縁膜と前記Ｔｉ膜との間に、水素を透過しない下敷膜を形成する工程とを備える特徴とする半導体装置の製造方法に関する。本発明（第１１の発明）では、Ｔｉ膜に代えてＨ２（水素）を透過しない下敷膜の下面が層間絶縁膜に表出されるため、化学機械研磨を利用して配線構造を形成する半導体装置の製造方法に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することが可能となる。
本発明（第１２の発明）は、化学機械研磨を利用して配線構造を形成する半導体装置の製造方法に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することを目的とする。本発明（第１２の発明）は、前記第１１の発明に関して、前記下敷膜は、ＴｉＮ（チタンナイトライド）膜又はＳｉＮ（シリコンナイトライド）膜であることを特徴とする半導体装置の製造方法に関する。本発明（第１２の発明）では、Ｔｉ膜に代えてＴｉＮ膜又はＳｉＮ膜の下面が層間絶縁膜に表出されるため、化学機械研磨を利用して配線構造を形成する半導体装置の製造方法に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することが可能となる。
本発明（第１３の発明）は、前記第１１の発明に関して、前記下敷膜は、前記窓により貫通されることを特徴とする半導体装置の製造方法に関する。
本発明（第１４の発明）は、前記第１１の発明に関して、前記下敷膜は、前記窓と前記プラグ層との間に形成されることを特徴とする半導体装置の製造方法に関する。
本発明（第１５の発明）は、前記第１１の発明に関して、前記下敷膜は、前記プラグ層と前記Ｔｉ膜との間に形成されることを特徴とする半導体装置の製造方法に関する。
本発明（第１６の発明）は、化学機械研磨を利用して配線構造を形成する半導体装置の製造方法に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを更に抑制することを目的とする。本発明（第１６の発明）は、前記第１１乃至１５のいずれか１の発明に関して、前記Ｔｉ膜の側面を覆うＴｉＮ（チタンナイトライド）サイドウォールを形成する工程を更に備えることを特徴とする半導体装置の製造方法に関する。本発明（第１６の発明）では、Ｔｉ膜の側面がＴｉＮサイドウォールで覆われるため、化学機械研磨を利用して配線構造を形成する半導体装置の製造方法に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを更に抑制することが可能となる。
本発明（第１７の発明）は、化学機械研磨を利用して配線構造を形成する半導体装置の製造方法に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを更に抑制することを目的とする。本発明（第１７の発明）は、前記第１１乃至１５のいずれか１の発明に関して、前記配線層は、多層配線構造における最上位配線層又は最下位配線層であることを特徴とする半導体装置の製造方法に関する。本発明（第１７の発明）では、Ｔｉ膜の下面の面積が大きくなる最上位配線層に関して、Ｔｉ膜に代えてＨ２（水素）を透過しない下敷膜の下面が層間絶縁膜に表出されるため、化学機械研磨を利用して配線構造を形成する半導体装置の製造方法に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを更に抑制することが可能となる。
本発明（第１８の発明）は、ドライエッチバックを利用して配線構造を形成する半導体装置の製造方法に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することを目的とする。本発明（第１８の発明）は、層間絶縁膜を貫通する窓を形成する工程と、前記窓にプラグ層を埋め込む工程と、ドライエッチバックにより前記プラグ層を平坦化する工程と、前記層間絶縁膜と前記プラグ層との内の略前記プラグ層上のみにＡｌ（アルミニウム）乃至Ｃｕ（銅）を含む配線層を堆積させる工程とを備え、前記配線層は、多層配線構造における最下位配線層であることを特徴とする半導体装置の製造方法に関する。本発明（第１８の発明）では、ドライエッチバックを利用して配線構造を形成する場合にネックとなる最下位配線層に関して、Ｔｉ膜の下面が層間絶縁膜に略表出されないようにすることができるため、ドライエッチバックを利用して配線構造を形成する半導体装置の製造方法に関して、Ｔｉ膜がＨ２アニールに悪影響を与えることを抑制することが可能となる。
本発明（第１９の発明）は、前記第１１又は１８の発明に関して、ＣＭＯＳイメージセンサの製造方法であることを特徴とする半導体装置の製造方法に関する。
本発明（第２０の発明）は、層間絶縁膜上にＴａ（タンタル）膜又はＴａＮ（タンタルナイトライド）膜を堆積させる工程と、前記Ｔａ膜又はＴａＮ膜上にＣｕ（銅）を含む配線層を堆積させる工程とを備え、ＣＭＯＳイメージセンサの製造方法であることを特徴とする半導体装置の製造方法に関する。
図１は、ＣＭＯＳイメージセンサの単位ピクセルを表す模式平面図と回路構成図である。
図２は、ＣＭＯＳイメージセンサとその製造方法の従来例（ＣＭＰ）を表す要部断面図である。
図３は、ＣＭＯＳイメージセンサとその製造方法の従来例（ドライエッチバック）を表す要部断面図である。
図４は、ＣＭＯＳイメージセンサとその製造方法の第１実施例を表す要部断面図である。
図５は、サイドウォールについて説明するための図である。
図６は、アライメントマークについて説明するための図である。
図７は、第１実施例に係るＣＭＯＳイメージセンサの上面図である。
図８は、第１実施例に係るＣＭＯＳイメージセンサの側面図である。
図９は、第１実施例に係るＣＭＯＳイメージセンサの側面図である。
図１０は、ＣＭＯＳイメージセンサとその製造方法の第２実施例を表す要部断面図である。
図１１は、ＣＭＯＳイメージセンサとその製造方法の第３実施例を表す要部断面図である。
図１２は、ＣＭＯＳイメージセンサとその製造方法の第４実施例を表す要部断面図である。
図１３は、第４実施例に係るＣＭＯＳイメージセンサの上面図である。
図１４は、第４実施例に係るＣＭＯＳイメージセンサの側面図である。
図１５は、ＣＭＯＳイメージセンサとその製造方法の第５変形例を表す要部断面図である。
図１６は、第５実施例に係るＣＭＯＳイメージセンサの側面図である。
（第１実施例）
図４は、ＣＭＯＳイメージセンサとその製造方法の第１実施例を表す要部断面図である。より詳細には、図４はＣＭＰ（化学機械研磨）を利用して多層配線構造を形成する実施例である。図４左は下から２層目以降の配線構造であり、図４右は下から１層目の配線構造であり、図４Ａ，Ｂ，Ｃの流れは配線構造を形成する工程の流れに相当する。
２層目以降に関しては、図４Ａ左のように、ＣＶＤにより下層配線構造２０上にＳｉＯ２層間絶縁膜３０を堆積させて、スパッタリングによりＳｉＯ２層間絶縁膜３０上に直に下敷膜５５（膜厚は１５０ｎｍ前後）を堆積させて、ＳｉＯ２層間絶縁膜３０と下敷膜５５とを貫通するビアホール（窓）２１を形成して、スパッタリングによりＳｉＯ２層間絶縁膜３０上に下敷膜５５を介してＴｉＮ（チタンナイトライド）膜４５（膜厚は５０ｎｍ前後）を堆積させて、ＣＶＤによりビアホール２１にＷ（タングステン）プラグ層５０を埋め込んで、図４Ｂ左のように、ＣＭＰによりＷプラグ層５０を平坦化する。下敷膜５５は、ビアホール２１により貫通されたことになる。
１層目に関しては、図４Ａ右のように、ＣＶＤによりピクセル等が作り込まれたＳｉ基板１０上にＳｉＯ２層間絶縁膜３０を堆積させて、スパッタリングによりＳｉＯ２層間絶縁膜３０上に直に下敷膜５５（膜厚は１５０ｎｍ前後）を堆積させて、ＳｉＯ２層間絶縁膜３０と下敷膜５５とを貫通するコンタクトホール（窓）１１を形成して、スパッタリングによりＳｉＯ２層間絶縁膜３０上に下敷膜５５を介してＴｉ（チタン）膜４０（膜厚は２０ｎｍ前後）を堆積させてからＴｉＮ（チタンナイトライド）膜４５（膜厚は５０ｎｍ前後）を堆積させて、ＣＶＤによりコンタクトホール１１にＷ（タングステン）プラグ層５０を埋め込んで、図４Ｂ右のように、ＣＭＰによりＷプラグ層５０を平坦化する。下敷膜５５は、コンタクトホール１１により貫通されたことになる。
２層目以降に関しても１層目に関しても、Ａｌ配線層７０の下敷きとなる膜である下敷膜５５は、Ｈ２（水素）を透過しない膜、ここではＴｉＮ（チタンナイトライド）膜又はＳｉＮ（シリコンナイトライド）膜である。１５０ｎｍ前後の下敷膜５５（これに加えて２０ｎｍ前後のＴｉ膜４０や５０ｎｍ前後のＴｉＮ膜４５）を堆積させることで、下敷膜５５のＳｉＯ２層間絶縁膜３０上に堆積された部分５６に関して、ＣＭＰにより５０ｎｍ前後の下敷膜５５を残存させつつＷプラグ層５０を平坦化することができる。膜厚減少分はオーバー研磨による。ちなみに、０．３〜０．４μｍのビアホール２１やコンタクトホール１１には４００ｎｍ前後のＷプラグ層５０を埋め込む必要があり、３０％前後のオーバー研磨により１００ｎｍ前後の下敷膜５５が除去される。よって、１５０ｎｍ前後の下敷膜５５を堆積させることで、下敷膜５５のＳｉＯ２層間絶縁膜３０上に堆積された部分５６に関して、ＣＭＰにより５０ｎｍ前後の下敷膜５５を残存させつつＷプラグ層５０を平坦化することができる。
２層目以降に関しても１層目に関しても、引き続いて図４Ｃのように、スパッタリングによりＳｉＯ２層間絶縁膜３０上からＷプラグ層５０上に延在するようにＴｉ（チタン）膜６０／ＴｉＮ（チタンナイトライド）膜６５／Ａｌ（アルミニウム）配線層７０／Ｔｉ（チタン）膜８０／ＴｉＮ（チタンナイトライド）膜８５（膜厚はこの順番に２０ｎｍ前後／５０ｎｍ前後／０．３〜１．０μｍ／５ｎｍ前後／１００ｎｍ前後）を下からこの順番に堆積させて、フォトエッチングにより配線をパターニングして、配線を覆うようにしてＣＶＤによりＳｉＯ２層間絶縁膜３０上にＳｉＯ２層間絶縁膜９０を堆積させる。Ａｌ配線層７０の材料としては、ここでは微量のＣｕ（銅）が添加されたＡｌ（アルミニウム）を使用する。
２層目以降に関しても１層目に関しても、図４Ｂのように、下敷膜５５のＳｉＯ２層間絶縁膜３０上に堆積された部分５６が残存しているため、図４Ｃのように、ＳｉＯ２層間絶縁膜３０とＴｉ膜６０との間に下敷膜５５を形成したことになる。このようにして、ＳｉＯ２層間絶縁膜３０とＴｉ膜６０との間に下敷膜５５を形成して、Ｔｉ膜６０の下面を下敷膜５５で覆うことにより、Ｔｉ膜６０に代えてＴｉＮ膜又はＳｉＮ膜である下敷膜５５の下面がＳｉＯ２層間絶縁膜３０に表出されて、Ｔｉ膜６０の下面がＳｉＯ２層間絶縁膜３０に表出されないため、Ｔｉ膜６０がＨ２アニールに悪影響を与えることが抑制される。さらには、ドライエッチバックではなくＣＭＰによりＷプラグ層５０を平坦化するため、Ｗプラグ層５０のリセス５１が回避される。
なお、２層目以降に関しても１層目に関しても、図５のように、スパッタリングによりＷプラグ層５０上にさらに上敷膜８６（膜厚は３０〜５０ｎｍ）を堆積させて、ＣＶＤとＲＩＥ（リアクティブ・イオン・エッチング）によりＡｌ配線層７０の側面にＴｉＮ（チタンナイトライド）サイドウォール８７を形成してから、ＳｉＯ２層間絶縁膜９０を堆積させてもよい。Ａｌ配線層７０の上敷きとなる膜である上敷膜８６は、ＳｉＮ（シリコンナイトライド）膜又はＳｉＯＮ（シリコンナイトライドオキサイド）膜であり、ＲＩＥによりＴｉＮ膜８５が除去されるのを防止している。
このようにして、Ｔｉ膜６０の下面を下敷膜５５で覆うことに加えて、Ｔｉ膜６０の側面をＴｉＮサイドウォール８７で覆うことにより、Ｔｉ膜６０の下面がＳｉＯ２層間絶縁膜３０に表出されないことに加えて、Ｔｉ膜６０の側面がＳｉＯ２層間絶縁膜９０に表出されないため、Ｔｉ膜６０がＨ２アニールに悪影響を与えることがさらに抑制される。さらには、Ｔｉ膜８０の側面をＴｉＮサイドウォール８７で覆うことにより、Ｔｉ膜８０がＨ２アニールに悪影響を与えることが抑制される。さらには、Ａｌ配線層７０の側面をＴｉＮサイドウォール８７で覆うことにより、ＣＭＯＳイメージセンサにとって不都合な反射光ノイズ（図９の矢印を参照）が抑制される。
また、２層目以降に関しては、図６のように、下敷膜５５を堆積させる前に、スクライブの下層配線構造２０とビアホール２１のアライメントマークのみ開口するレジストパターンを形成して、エッチングによりスクライブのアライメントマークの下層配線構造２０を露出させるようにしてもよい。これにより、フォトリソグラフィにおける下層配線構造２０とビアホール２１との位置合わせが容易になる。
以下、第１実施例に係るＣＭＯＳイメージセンサについて、上面図と側面図に基づいて説明する。
図７は、第１実施例に係るＣＭＯＳイメージセンサの上面図である。より詳細には、図７ＡはＳｉ基板１０の上面図であり、図７Ｂは１層目（最下位配線層）の配線構造の上面図であり、図７Ｃは２層目の配線構造の上面図であり、図７Ｄは３層目（最上位配線層）の配線構造の上面図である。
図７Ｂと図７Ｃと図７Ｄにはそれぞれ、Ａｌ配線層７０とＳｉＯ２層間絶縁膜９０とが図示されている。なお、これらを互いに区別するために、１層目に係るＡｌ配線層７０とＳｉＯ２層間絶縁膜９０には「添字Ａ」を、２層目に係るＡｌ配線層７０とＳｉＯ２層間絶縁膜９０には「添字Ｂ」を、３層目に係るＡｌ配線層７０とＳｉＯ２層間絶縁膜９０には「添字Ｃ」を添付した。
図７Ａには、図１にて図示したようなＰＤ１２０や、ＳＦ−ＴＲ１３０や、ＳＣＴ−ＴＲ１４０や、ＲＳＴ−ＴＲ１５０や、ＴＦ−ＴＲ１６０が図示されている。図７Ａには、図１にて図示したようなセレクト線１４５やトランスファー線１６５が、図７Ｂには、図１にて図示したようなリセット線１５５（Ａｌ配線層７０Ａの一部）が、図７Ｃには、図１にて図示したようなリセット電圧線１２５や信号電圧読出線１３５（Ａｌ配線層７０Ｂの一部）が図示されている。これらのことから理解されるように、このＣＭＯＳイメージセンサは４トランジスタ型である。図７Ａにはさらに、フローティングディフュージョン（ＦＤ）であるＷプラグ層５０ＦＤや、リセット電圧線用１２５のＷプラグ層５０１２５や、信号電圧読出線用１３５のＷプラグ層５０１３５が図示されている。
図８と図９は、第１実施例に係るＣＭＯＳイメージセンサの側面図である。より詳細には、図８は図７のＸ１Ｘ２断面図であり、図９は図７のＹ１Ｙ２断面図である。１層目と２層目と３層目の配線構造は、いずれも第１実施例として図４にて説明したような配線構造であるとする。
ところで、最上位配線層（３層目）の配線構造に関して考察するに、最上位配線層のＡｌ配線層７０の面積は他層のＡｌ配線層７０の面積と比べて大きくなることが多い。実際、図７乃至９にはそのように図示されている。そのため、最上位配線層のＴｉ膜６０の下面の面積は他層のＴｉ膜６０の下面の面積と比べて大きくなることが多い。したがって、最上位配線層のＴｉ膜６０は他層のＴｉ膜６０と比べてＨ２アニールにより悪影響を与えることが多い。そのため、特に最上位配線層に関して、第１実施例として図４にて説明したような配線構造を採用する利点は大きいと言える。
さらには、ＣＭＯＳイメージセンサにとって不都合な反射光ノイズの観点からすると、Ａｌ配線層７０を遮光層として使用するためにＡｌ配線層７０の面積が大きくなることが多い最上位配線層（３層目）や、フローティングディフュージョンであるＷプラグ層５０ＦＤに近接する最下位配線層（１層目）に関して、第１実施例として図４にて説明したような配線構造を採用する利点は大きいと言える。最下位配線層（１層目）に関しては特に、フローティングディフュージョン内に信号電荷を一定時間（数ｍｓ以上）保持する動作を行う場合に、利点が大きい。なお、図８と図９には、反射光の様子が矢印で図示されている。
（第２実施例）
図１０は、ＣＭＯＳイメージセンサとその製造方法の第２実施例を表す要部断面図である。より詳細には、図１０はＣＭＰ（化学機械研磨）を利用して多層配線構造を形成する実施例である。図１０は下から２層目以降の配線構造であり、図１０Ａ，Ｂ，Ｃの流れは配線構造を形成する工程の流れに相当する。
第２実施例は第１実施例の変形例であり、第１実施例との共通点については上記（第１実施例の欄）の通りであり、第１実施例との相違点については下記（第２実施例の欄）の通りである。
２層目以降に関しては、図４Ａ左のように、ＳｉＯ２層間絶縁膜３０を堆積させて、下敷膜５５を堆積させて、ビアホール２１を形成して、ＴｉＮ膜４５を堆積させて、Ｗプラグ層５０を埋め込んで、図４Ｂ左のように、Ｗプラグ層５０を平坦化する代わりに、図１０Ａのように、ＣＶＤにより下層配線構造２０上にＳｉＯ２層間絶縁膜３０を堆積させて、ＳｉＯ２層間絶縁膜３０を貫通するビアホール（窓）２１を形成して、スパッタリングによりＳｉＯ２層間絶縁膜３０上に直に下敷膜を兼ねるＴｉＮ（チタンナイトライド）膜４５（膜厚は２００ｎｍ前後）を堆積させて、ＣＶＤによりビアホール２１に下敷膜を兼ねるＴｉＮ膜４５を介してＷ（タングステン）プラグ層５０を埋め込んで、図１０Ｂのように、ＣＭＰによりＷプラグ層５０を平坦化する。下敷膜を兼ねるＴｉＮ膜４５は、ビアホール２１とＷプラグ層５０との間に形成されたことになる。
２層目以降に関しては、２００ｎｍ前後のＴｉＮ膜４５（下敷膜）を堆積させることで、ＴｉＮ膜４５（下敷膜）のＳｉＯ２層間絶縁膜３０上に堆積された部分４６に関して、ＣＭＰにより５０ｎｍ前後のＴｉＮ膜４５（下敷膜）を残存させつつＷプラグ層５０を平坦化することができる。第１実施例と同様である。
（第３実施例）
図１１は、ＣＭＯＳイメージセンサとその製造方法の第３実施例を表す要部断面図である。より詳細には、図１１はＣＭＰ（化学機械研磨）を利用して多層配線構造を形成する実施例である。図１１左は下から２層目以降の配線構造であり、図１０右は下から１層目の配線構造であり、図１１Ａ，Ｂ，Ｃの流れは配線構造を形成する工程の流れに相当する。
第３実施例は第１実施例の変形例であり、第１実施例との共通点については上記（第１実施例の欄）の通りであり、第１実施例との相違点については下記（第３実施例の欄）の通りである。
２層目以降に関しては、図４Ａ左のように、ＳｉＯ２層間絶縁膜３０を堆積させて、下敷膜５５を堆積させて、ビアホール２１を形成して、ＴｉＮ膜４５を堆積させて、Ｗプラグ層５０を埋め込んで、図４Ｂ左のように、Ｗプラグ層５０を平坦化する代わりに、図１１Ａ左のように、ＣＶＤにより下層配線構造２０上にＳｉＯ２層間絶縁膜３０を堆積させて、ＳｉＯ２層間絶縁膜３０を貫通するビアホール（窓）２１を形成して、スパッタリングによりＳｉＯ２層間絶縁膜３０上にＴｉＮ（チタンナイトライド）膜４５（膜厚は５０ｎｍ前後）を堆積させて、ＣＶＤによりビアホール２１にＷ（タングステン）プラグ層５０を埋め込んで、図１１Ｂ左のように、ＣＭＰによりＷプラグ層５０を平坦化する。
１層目に関しては、図４Ａ右のように、ＳｉＯ２層間絶縁膜３０を堆積させて、下敷膜５５を堆積させて、コンタクトホール１１を形成して、Ｔｉ膜４０を堆積させてからＴｉＮ膜４５を堆積させて、Ｗプラグ層５０を埋め込んで、図４Ｂ右のように、Ｗプラグ層５０を平坦化する代わりに、図１１Ａ右のように、ＣＶＤによりピクセル等が作り込まれたＳｉ基板１０上にＳｉＯ２層間絶縁膜３０を堆積させて、ＳｉＯ２層間絶縁膜３０を貫通するコンタクトホール（窓）１１を形成して、スパッタリングによりＳｉＯ２層間絶縁膜３０上にＴｉ（チタン）膜４０（膜厚は２０ｎｍ前後）を堆積させてからＴｉＮ（チタンナイトライド）膜４５（膜厚は５０ｎｍ前後）を堆積させて、ＣＶＤによりコンタクトホール１１にＷ（タングステン）プラグ層５０を埋め込んで、図１１Ｂ右のように、ＣＭＰによりＷプラグ層５０を平坦化する。
２層目以降に関しても１層目に関しても、引き続いて図１１Ｃのように、スパッタリングによりＳｉＯ２層間絶縁膜３０上からＷプラグ層５０上に延在するように直に下敷膜５５（膜厚は５０ｎｍ前後）を堆積させて、以下図４Ｃと同様にして、ＳｉＯ２層間絶縁膜３０上からＷプラグ層５０上に延在するように下敷膜５５を介してＴｉ（チタン）膜６０／ＴｉＮ（チタンナイトライド）膜６５／Ａｌ（アルミニウム）配線層７０／Ｔｉ（チタン）膜８０／ＴｉＮ（チタンナイトライド）膜８５を下からこの順番に堆積させて、ＳｉＯ２層間絶縁膜９０を堆積させる。下敷膜５５は、Ｗプラグ層５０とＴｉ膜６０との間に形成されたことになる。
２層目以降に関しても１層目に関しても、Ａｌ配線層７０の下敷きとなる膜である下敷膜５５は、Ｈ２（水素）を透過しない膜、ここではＴｉＮ（チタンナイトライド）膜である。２層目以降に関しても１層目に関しても、図１１Ｃのように、ＳｉＯ２層間絶縁膜３０とＴｉ膜６０との間に下敷膜５５を形成したことになる。第１実施例と同様である。
（第４実施例）
図１２は、ＣＭＯＳイメージセンサとその製造方法の第４実施例を表す要部断面図である。より詳細には、図１２はドライエッチバックを利用して多層配線構造を形成する実施例である。図１２左は下から２層目以降の配線構造であり、図１２右は下から１層目の配線構造であり、図１２Ａ，Ｂ，Ｃの流れは配線構造を形成する工程の流れに相当する。
２層目以降に関しては、図１２Ａ左のように、ＣＶＤにより下層配線構造２０上にＳｉＯ２層間絶縁膜３０を堆積させて、ＳｉＯ２層間絶縁膜３０を貫通するビアホール（窓）２１を形成して、スパッタリングによりＳｉＯ２層間絶縁膜３０上にＴｉＮ（チタンナイトライド）膜４５（膜厚は５０ｎｍ前後）を堆積させて、ＣＶＤによりビアホール２１にＷ（タングステン）プラグ層５０を埋め込んで、図１２Ｂ左のように、ドライエッチバックによりＷプラグ層５０を平坦化する。
１層目に関しては、図１２Ａ右のように、ＣＶＤによりピクセル等が作り込まれたＳｉ基板１０上にＳｉＯ２層間絶縁膜３０を堆積させて、ＳｉＯ２層間絶縁膜３０を貫通するコンタクトホール（窓）１１を形成して、スパッタリングによりＳｉＯ２層間絶縁膜３０上にＴｉ（チタン）膜４０（膜厚は２０ｎｍ前後）を堆積させてからＴｉＮ（チタンナイトライド）膜４５（膜厚は５０ｎｍ前後）を堆積させて、ＣＶＤによりコンタクトホール１１にＷ（タングステン）プラグ層５０を埋め込んで、図１２Ｂ右のように、ドライエッチバックによりＷプラグ層５０を平坦化する。
２層目以降に関しても１層目に関しても、引き続いて図１２Ｃのように、スパッタリングによりＳｉＯ２層間絶縁膜３０上からＷプラグ層５０上に延在するようにＴｉ（チタン）膜６０／ＴｉＮ（チタンナイトライド）膜６５／Ａｌ（アルミニウム）配線層７０／Ｔｉ（チタン）膜８０／ＴｉＮ（チタンナイトライド）膜８５（膜厚はこの順番に２０ｎｍ前後／５０ｎｍ前後／０．３〜１．０μｍ／５ｎｍ前後／１００ｎｍ前後）を下からこの順番に堆積させて、フォトエッチングにより配線をパターニングして、配線を覆うようにしてＣＶＤによりＳｉＯ２層間絶縁膜３０上にＳｉＯ２層間絶縁膜９０を堆積させる。Ａｌ配線層７０の材料としては、ここでは微量のＣｕ（銅）が添加されたＡｌ（アルミニウム）を使用する。
１層目に関しては、図１２Ｂ右のように、Ｔｉ膜４０の下面がＳｉＯ２層間絶縁膜３０に表出されることになる。しかし、図１２Ｃ右のように、Ａｌ配線層７０がＳｉＯ２層間絶縁膜３０とＷプラグ層５０との内の略Ｗプラグ層５０上のみに堆積されるようにすることで、Ｔｉ膜４０の下面がＳｉＯ２層間絶縁膜４０に略表出されないようにすることができる。そのため、Ｔｉ膜４０がＨ２アニールに悪影響を与えることが抑制される。
以下、第４実施例に係るＣＭＯＳイメージセンサについて、上面図と側面図に基づいて説明する。
図１３は、第４実施例に係るＣＭＯＳイメージセンサの上面図である。図１３は図７に相当するものであり、図１３ＡはＳｉ基板１０の上面図であり、図１３Ｂは１層目（最下位配線層）の配線構造の上面図であり、図１３Ｃは２層目の配線構造の上面図であり、図１３Ｄは３層目（最上位配線層）の配線構造の上面図である。ただし、図７のＣＭＯＳイメージセンサは４トランジスタ型であるのに対して、図１３のＣＭＯＳイメージセンサは３トランジスタ型である。
図１４は、第４実施例に係るＣＭＯＳイメージセンサの側面図である。図１３は図８や図９に相当するものであり、図１３のＺ１Ｚ２断面図である。１層目と２層目と３層目の配線構造は、いずれも第４実施例として図１２にて説明したような配線構造であるとする。
ところで、ここでは最下位配線層（１層目）については配線としての引き回しは行わない。これにより、最下位配線層のＡｌ配線層の面積を小さくすることができる。すなわち、図１２Ｃ右のように、Ａｌ配線層７０をＳｉＯ２層間絶縁膜３０とＷプラグ層５０との内の略Ｗプラグ層５０上のみに堆積させることが現実的に可能となる。この場合、より多層の配線層が必要となってＣＭＯＳイメージセンサのサイズが大型化しかねないため、４トランジスタ型と比べて３トランジスタ型に適していると言える。
（第５実施例）
図１５は、ＣＭＯＳイメージセンサとその製造方法の第５実施例を表す要部断面図である。より詳細には、図１５はＣＭＰ（化学機械研磨）を利用して多層配線構造を形成する実施例である。図１５左は下から２層目以降の配線構造であり、図１５右は下から１層目の配線構造であり、図１５Ａ，Ｂの流れは配線構造を形成する工程の流れ（ダマシン法）に相当する。
２層目以降に関しては、図１５Ａ左のように、下層配線構造２０上にＳｉＯ２層間絶縁膜３０とＳｉＯ２層間絶縁膜９０とを堆積させて、ＳｉＯ２層間絶縁膜９０を貫通する配線溝２７１とＳｉＯ２層間絶縁膜３０を貫通するビアホール（窓）２１とを形成して、ＳｉＯ２層間絶縁膜３０及びＳｉＯ２層間絶縁膜９０上にＴａ（タンタル）膜２６０を堆積させて、配線溝２７１とビアホール２１とにＴａ膜２６０を介してＣｕ（銅）配線層２７０を埋め込んで、図１５Ｂ左のように、ＣＭＰによりＣｕ配線層２７０を平坦化する。なお、Ｔａ膜２６０をＴａＮ（タンタルナイトライド）膜に置き換えてもよい。
１層目に関しては、図１５Ａ右のように、ピクセル等が作り込まれたＳｉ基板１０上にＳｉＯ２層間絶縁膜３０を堆積させて、ＳｉＯ２層間絶縁膜３０を貫通するコンタクトホール（窓）１１を形成して、ＳｉＯ２層間絶縁膜３０上にＴｉ（チタン）膜４０を堆積させてからＴｉＮ（チタンナイトライド）膜４５を堆積させて、コンタクトホール１１にＷ（タングステン）プラグ層５０を埋め込んで、ＣＭＰによりＷプラグ層５０を平坦化した後、ＳｉＯ２層間絶縁膜３０上にＳｉＯ２層間絶縁膜９０を堆積させて、ＳｉＯ２層間絶縁膜９０を貫通する配線溝２７１を形成して、ＳｉＯ２層間絶縁膜３０及びＳｉＯ２層間絶縁膜９０上にＴａ膜（タンタル）２６０を堆積させて、配線溝２７１にＣｕ（銅）配線層２７０を埋め込んで、図１５Ｂ右のように、ＣＭＰによりＣｕ配線層２７０を平坦化する。なお、Ｔａ膜２６０をＴａＮ（タンタルナイトライド）膜に置き換えてもよい。
２層目以降に関しても１層目に関しても、図１５Ｂのように、ＳｉＯ２層間絶縁膜３０上にＴａ膜２６０が堆積されて、Ｔａ膜２６０上にＣｕ配線層２７０が堆積される。これにより、Ｔａ膜２６０の下面がＳｉＯ２層間絶縁膜３０に表出されることになる。このように、Ｃｕ配線層は、Ｔｉ膜上の代わりにＴａ膜上に堆積されるのだが、Ｔｉ膜と比べてＴａ膜はＨ２吸蔵効果が小さい。そのため、Ｔｉ膜の下面がＳｉＯ２層間絶縁膜に表出される場合と比べて、Ｔａ膜の下面がＳｉＯ２層間絶縁膜に表出される場合はＨ２アニールに与える悪影響が小さい。したがって、ＣＭＯＳイメージセンサに適していると言える。これはＴａＮ膜でも同様である。
なお、図１６は、第５実施例に係るＣＭＯＳイメージセンサの側面図である。ただし、１層目と２層目の配線構造は第５実施例として図１５にて説明したような配線構造であるが、３層目の配線構造は第１実施例として図４にて説明したような配線構造である。このようにして、第１実施例から第５実施例までの２以上の配線構造を併用してもよい。
本発明は、具体的に開示された実施例に限定されるものではなく、クレームされた本発明の範囲から逸脱することなく、種々の変形例や実施例が考えられる。一例を挙げると、実施例では、３トランジスタ型及び４トランジスタ型のＣＭＯＳイメージセンサについて説明したが、本発明は、５トランジスタ型のＣＭＯＳイメージセンサについても適用することができる。なお、５トランジスタ型のＣＭＯＳイメージセンサの単位ピクセルは、フォトダイオードと、ソースフォロワトランジスタと、セレクトトランジスタと、リセットトランジスタと、トランスファートランジスタとに加えて、余剰電荷を除去するために使用されるオーバーフロードレイントランジスタを備える。

Claims (20)

  1. 層間絶縁膜を貫通する窓に埋め込まれて化学機械研磨により平坦化されたプラグ層と、前記層間絶縁膜上から前記プラグ層上に延在するように堆積されたＴｉ（チタン）膜と、前記Ｔｉ膜上に堆積されたＡｌ（アルミニウム）乃至Ｃｕ（銅）を含む配線層と、前記層間絶縁膜と前記Ｔｉ膜との間に形成され、水素を透過しない下敷膜とを備えることを特徴とする半導体装置。
  2. 前記下敷膜は、ＴｉＮ（チタンナイトライド）膜又はＳｉＮ（シリコンナイトライド）膜であることを特徴とするクレーム１に記載の半導体装置。
  3. 前記下敷膜は、前記窓により貫通されたことを特徴とするクレーム１に記載の半導体装置。
  4. 前記下敷膜は、前記窓と前記プラグ層との間に形成されたことを特徴とするクレーム１に記載の半導体装置。
  5. 前記下敷膜は、前記プラグ層と前記Ｔｉ膜との間に形成されたことを特徴とするクレーム１に記載の半導体装置。
  6. 前記Ｔｉ膜の側面を覆うＴｉＮ（チタンナイトライド）サイドウォールを更に備えることを特徴とするクレーム１乃至５のいずれか１に記載の半導体装置。
  7. 前記配線層は、多層配線構造における最上位配線層又は最下位配線層であることを特徴とするクレーム１乃至５のいずれか１に記載の半導体装置。
  8. 層間絶縁膜を貫通する窓に埋め込まれてドライエッチバックにより平坦化されたプラグ層と、前記層間絶縁膜と前記プラグ層との内の略前記プラグ層上のみに堆積されたＡｌ（アルミニウム）乃至Ｃｕ（銅）を含む配線層とを備え、
    前記配線層は、多層配線構造における最下位配線層であることを特徴とする半導体装置。
  9. ＣＭＯＳイメージセンサであることを特徴とするクレーム１又は８に記載の半導体装置。
  10. 層間絶縁膜上に堆積されたＴａ（タンタル）膜又はＴａＮ（タンタルナイトライド）膜と、前記Ｔａ膜又は前記ＴａＮ膜上に堆積されたＣｕ（銅）を含む配線層とを備え、
    ＣＭＯＳイメージセンサであることを特徴とする半導体装置。
  11. 層間絶縁膜を貫通する窓を形成する工程と、前記窓にプラグ層を埋め込む工程と、化学機械研磨により前記プラグ層を平坦化する工程と、前記層間絶縁膜上から前記プラグ層上に延在するようにＴｉ（チタン）膜を堆積させる工程と、前記Ｔｉ膜上にＡｌ（アルミニウム）乃至Ｃｕ（銅）を含む配線層を堆積させる工程と、前記層間絶縁膜と前記Ｔｉ膜との間に、水素を透過しない下敷膜を形成する工程とを備える特徴とする半導体装置の製造方法。
  12. 前記下敷膜は、ＴｉＮ（チタンナイトライド）膜又はＳｉＮ（シリコンナイトライド）膜であることを特徴とするクレーム１１に記載の半導体装置の製造方法。
  13. 前記下敷膜は、前記窓により貫通されることを特徴とするクレーム１１に記載の半導体装置の製造方法。
  14. 前記下敷膜は、前記窓と前記プラグ層との間に形成されることを特徴とするクレーム１１に記載の半導体装置の製造方法。
  15. 前記下敷膜は、前記プラグ層と前記Ｔｉ膜との間に形成されることを特徴とするクレーム１１に記載の半導体装置の製造方法。
  16. 前記Ｔｉ膜の側面を覆うＴｉＮ（チタンナイトライド）サイドウォールを形成する工程を更に備えることを特徴とするクレーム１１乃至１５のいずれか１に記載の半導体装置の製造方法。
  17. 前記配線層は、多層配線構造における最上位配線層又は最下位配線層であることを特徴とするクレーム１１乃至１５のいずれか１に記載の半導体装置の製造方法。
  18. 層間絶縁膜を貫通する窓を形成する工程と、前記窓にプラグ層を埋め込む工程と、ドライエッチバックにより前記プラグ層を平坦化する工程と、前記層間絶縁膜と前記プラグ層との内の略前記プラグ層上のみにＡｌ（アルミニウム）乃至Ｃｕ（銅）を含む配線層を堆積させる工程とを備え、
    前記配線層は、多層配線構造における最下位配線層であることを特徴とする半導体装置の製造方法。
  19. ＣＭＯＳイメージセンサの製造方法であることを特徴とするクレーム１１又は１８に記載の半導体装置の製造方法。
  20. 層間絶縁膜上にＴａ（タンタル）膜又はＴａＮ（タンタルナイトライド）膜を堆積させる工程と、前記Ｔａ膜又はＴａＮ膜上にＣｕ（銅）を含む配線層を堆積させる工程とを備え、
    ＣＭＯＳイメージセンサの製造方法であることを特徴とする半導体装置の製造方法。
JP2004571296A 2003-04-28 2003-04-28 半導体装置及びその製造方法 Pending JPWO2004097930A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/005456 WO2004097930A1 (ja) 2003-04-28 2003-04-28 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010020023A Division JP2010153884A (ja) 2010-02-01 2010-02-01 Ｃｍｏｓイメージセンサの製造方法及びｃｍｏｓイメージセンサ

Publications (1)

Publication Number Publication Date
JPWO2004097930A1 true JPWO2004097930A1 (ja) 2006-07-13

Family

ID=33398123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004571296A Pending JPWO2004097930A1 (ja) 2003-04-28 2003-04-28 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7492047B2 (ja)
JP (1) JPWO2004097930A1 (ja)
CN (1) CN100508162C (ja)
TW (1) TWI228793B (ja)
WO (1) WO2004097930A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011523789A (ja) * 2008-06-04 2011-08-18 イーストマン コダック カンパニー 改善された角度応答をもつ画像センサ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4677311B2 (ja) * 2005-09-14 2011-04-27 富士フイルム株式会社 Ｍｏｓ型固体撮像装置及びその製造方法
KR100790237B1 (ko) * 2005-12-29 2008-01-02 매그나칩 반도체 유한회사 이미지 센서의 금속배선 형성방법
KR100790816B1 (ko) * 2006-09-28 2008-01-02 삼성전자주식회사 반도체 메모리 디바이스의 배선 제조방법
FR2910703B1 (fr) * 2006-12-22 2009-03-20 St Microelectronics Sa Dispositif imageur dote d'un dernier niveau d'interconnexion a base de cuivre et d'aluminium
US20080217775A1 (en) * 2007-03-07 2008-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming contact plugs for eliminating tungsten seam issue
KR20090128900A (ko) * 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 Ｃｏｍｓ 이미지 센서의 제조방법
JP5538807B2 (ja) * 2009-10-13 2014-07-02 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
CN102237295B (zh) * 2010-04-28 2014-04-09 中国科学院微电子研究所 半导体结构制造方法
JP5296772B2 (ja) * 2010-12-24 2013-09-25 パナソニック株式会社 固体撮像装置及びその製造方法
CN103151299A (zh) * 2011-12-07 2013-06-12 北大方正集团有限公司 多层布线铝互连工艺方法、铝线互连通孔及半导体产品
JP6095268B2 (ja) 2012-02-24 2017-03-15 キヤノン株式会社 固体撮像装置、及び撮像システム
JP2017092499A (ja) * 2017-02-10 2017-05-25 キヤノン株式会社 固体撮像装置、及び撮像システム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114578A (ja) * 1991-10-22 1993-05-07 Matsushita Electron Corp 半導体装置及びその製造方法
JPH05234935A (ja) * 1992-02-20 1993-09-10 Matsushita Electron Corp 半導体装置及びその製造方法
JPH0629292A (ja) * 1992-07-07 1994-02-04 Seiko Epson Corp 半導体装置及びその製造方法
JPH07297136A (ja) * 1994-04-22 1995-11-10 Nec Corp 半導体装置の製造方法
JPH09232429A (ja) * 1996-02-28 1997-09-05 Nec Corp 多層配線半導体装置およびその製造方法
JPH1167907A (ja) * 1997-08-22 1999-03-09 Nec Corp 半導体装置およびその製造方法
JP2000323478A (ja) * 1999-05-13 2000-11-24 Asahi Kasei Microsystems Kk 半導体装置の配線構造
JP2001024059A (ja) * 1999-05-06 2001-01-26 Agilent Technol Inc 高架型集積回路センサ構造のパッシベーション用の改良型層間誘電体
JP2002217292A (ja) * 2001-01-23 2002-08-02 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326490A (ja) 1996-04-01 1997-12-16 Yamaha Corp 半導体装置の製法
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
JP3570153B2 (ja) * 1997-04-28 2004-09-29 ソニー株式会社 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置
US5990011A (en) * 1997-09-18 1999-11-23 Micron Technology, Inc. Titanium aluminum alloy wetting layer for improved aluminum filling of damescene trenches
JPH11271985A (ja) 1998-03-25 1999-10-08 Nagase Denshi Kagaku Kk レジスト剥離剤組成物及びその使用方法
JP3955386B2 (ja) * 1998-04-09 2007-08-08 富士通株式会社 半導体装置及びその製造方法
JP2000049115A (ja) * 1998-07-30 2000-02-18 Hitachi Ltd 半導体装置の製造方法
US6277737B1 (en) * 1998-09-02 2001-08-21 Micron Technology, Inc. Semiconductor processing methods and integrated circuitry
JP2000114376A (ja) * 1998-10-09 2000-04-21 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2000200838A (ja) * 1998-10-30 2000-07-18 Seiko Epson Corp 半導体記憶装置およびその製造方法
US6221780B1 (en) * 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
EP1107316A3 (en) * 1999-12-02 2004-05-19 Nikon Corporation Solid-state image sensor, production method of the same and digital camera
JP2001176875A (ja) * 1999-12-16 2001-06-29 Hitachi Ltd 半導体装置
KR100357183B1 (ko) 1999-12-31 2002-10-19 주식회사 하이닉스반도체 반도체 소자의 구리 박막 형성 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114578A (ja) * 1991-10-22 1993-05-07 Matsushita Electron Corp 半導体装置及びその製造方法
JPH05234935A (ja) * 1992-02-20 1993-09-10 Matsushita Electron Corp 半導体装置及びその製造方法
JPH0629292A (ja) * 1992-07-07 1994-02-04 Seiko Epson Corp 半導体装置及びその製造方法
JPH07297136A (ja) * 1994-04-22 1995-11-10 Nec Corp 半導体装置の製造方法
JPH09232429A (ja) * 1996-02-28 1997-09-05 Nec Corp 多層配線半導体装置およびその製造方法
JPH1167907A (ja) * 1997-08-22 1999-03-09 Nec Corp 半導体装置およびその製造方法
JP2001024059A (ja) * 1999-05-06 2001-01-26 Agilent Technol Inc 高架型集積回路センサ構造のパッシベーション用の改良型層間誘電体
JP2000323478A (ja) * 1999-05-13 2000-11-24 Asahi Kasei Microsystems Kk 半導体装置の配線構造
JP2002217292A (ja) * 2001-01-23 2002-08-02 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011523789A (ja) * 2008-06-04 2011-08-18 イーストマン コダック カンパニー 改善された角度応答をもつ画像センサ

Also Published As

Publication number Publication date
CN1701434A (zh) 2005-11-23
TW200423296A (en) 2004-11-01
US7492047B2 (en) 2009-02-17
TWI228793B (en) 2005-03-01
WO2004097930A1 (ja) 2004-11-11
US20050242402A1 (en) 2005-11-03
CN100508162C (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
US7492047B2 (en) Semiconductor device and its manufacture method
JP4432502B2 (ja) 半導体装置
US8212328B2 (en) Backside illuminated image sensor
US7196365B2 (en) Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same
JP5357441B2 (ja) 固体撮像装置の製造方法
US7393715B2 (en) Manufacturing method for image pickup apparatus
KR101573079B1 (ko) 고체 촬상 장치, 그 제조 방법 및 촬상 장치
US6635911B2 (en) Solid state image sensing device
US11177309B2 (en) Image sensor with pad structure
US11488998B2 (en) Semiconductor apparatus and equipment
JP6083572B2 (ja) 固体撮像装置及びその製造方法
US20110024864A1 (en) Semiconductor device and method for manufacturing the same
US9871072B2 (en) Photoelectric conversion device, image pickup system, and method for manufacturing photoelectric conversion device
JP4182393B2 (ja) 固体撮像素子及びその製造方法
JP5087888B2 (ja) 固体撮像装置及びその製造方法
KR100861873B1 (ko) 반도체 소자 및 그 제조방법
JP4916895B2 (ja) 半導体装置の製造方法および半導体装置
US20080054387A1 (en) Image Sensor and Method for Manufacturing the Same
JP2010153884A (ja) Ｃｍｏｓイメージセンサの製造方法及びｃｍｏｓイメージセンサ
JP2008199059A (ja) 固体撮像素子及びその製造方法
JP2010118661A (ja) イメージセンサー及び前記イメージセンサーの製造方法
TW201005933A (en) Image sensor and method for manufacturing the same
KR20070035206A (ko) 이미지 센서 및 그 제조방법
KR100790227B1 (ko) 반도체 장치 및 그 제조 방법
KR100824626B1 (ko) 씨모스 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330