JP5538807B2 - 光電変換装置、光電変換装置の製造方法、および撮像システム - Google Patents

光電変換装置、光電変換装置の製造方法、および撮像システム Download PDF

Info

Publication number
JP5538807B2
JP5538807B2 JP2009236432A JP2009236432A JP5538807B2 JP 5538807 B2 JP5538807 B2 JP 5538807B2 JP 2009236432 A JP2009236432 A JP 2009236432A JP 2009236432 A JP2009236432 A JP 2009236432A JP 5538807 B2 JP5538807 B2 JP 5538807B2
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
titanium layer
plug
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009236432A
Other languages
English (en)
Other versions
JP2011086674A (ja
JP2011086674A5 (ja
Inventor
秀臣 熊野
Original Assignee
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノン株式会社 filed Critical キヤノン株式会社
Priority to JP2009236432A priority Critical patent/JP5538807B2/ja
Publication of JP2011086674A publication Critical patent/JP2011086674A/ja
Publication of JP2011086674A5 publication Critical patent/JP2011086674A5/ja
Application granted granted Critical
Publication of JP5538807B2 publication Critical patent/JP5538807B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infra-red radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Description

本発明は光電変換装置に関し、特に有効画素領域とオプティカルブラック画素領域との暗電流の違いによる出力差を軽減するための技術に関する。

CCD型やCMOS型の光電変換装置は多くのデジタルスチルカメラやデジタルカムコーダに用いられている。特にCMOS型の光電変換装置は消費電力や多機能化の面で優位性があり、近年応用範囲が拡大している。

近年、光電変換装置においては画素の微細化が求められており、微細化プロセスとしてプラグ形成時には化学的機械研磨処理(CMP処理)が行われている。特許文献1の図1には、プラグ形成時にCMP処理を行った場合における、コンタクトの構成が記載されている。また、特許文献1では、オプティカルブラック画素領域と有効画素領域とで暗電流の差が生じることを課題として、バリアメタル層を窒化チタン層および窒化チタン層を含む層によって形成している。

また、非特許文献1には、エッチングやCVD等のプラズマプロセスにおいて発生する250〜350nmの紫外線がシリコンと酸化シリコン膜界面での界面準位を増加させ、暗電流の原因となっていることが記載されている。

特開2008−218755号公報

沖川満著、「固体撮像素子のための低損傷プラズマプロセス」、社団法人映像情報メディア学会技術報告、Vol.28、No.23、第19頁から第22頁

本発明者らは、オプティカルブラック画素領域と有効画素領域との暗電流の違いには、水素終端の影響だけではなく、エッチングやプラズマプロセスにおける250〜350nmの紫外線によるダメージが影響を与えていることを見いだした。

本発明は上記の課題に鑑みてなされたものであり、微細化プロセスがなされた場合においても、オプティカルブラック画素領域および有効画素領域との暗電流差を低減できる光電変換装置および撮像システムを提供することにある。

本発明の光電変換装置は、チタン層およびアルミニウムを主成分とする層が、ともに光電変換部の上を覆っているオプティカルブラック画素と、チタン層およびアルミニウムを主成分とする層が光電変換部の上を覆ってはいないが、それ以外の部分に存する有効画素とを有し、前記有効画素および前記オプティカルブラック画素は、絶縁膜と、前記絶縁膜中に形成されたプラグと、前記プラグより上に形成されたアルミニウムを主成分とする層と、前記アルミニウムを主成分とする層より上、または前記アルミニウムを主成分とする層と前記プラグとの間のいずれか一方に形成されたチタン層とを有し、前記チタン層の膜厚は5nm以上15nm以下であり、かつ、前記有効画素の前記チタン層の体積が、前記オプティカルブラック画素の前記チタン層の体積より少なくなるように、前記チタン層がパターニングされていることを特徴とする。
本発明の光電変換装置は、チタン層およびアルミニウムを主成分とする層が、ともに光電変換部の上を覆っているオプティカルブラック画素と、チタン層およびアルミニウムを主成分とする層が光電変換部の上を覆ってはいないが、それ以外の部分に存する有効画素とを有し、前記有効画素および前記オプティカルブラック画素は、絶縁膜と、前記絶縁膜中に形成されたプラグと、前記プラグより上に形成されたアルミニウムを主成分とする層と、前記アルミニウムを主成分とする層より上と、前記アルミニウムを主成分とする層と前記プラグの間の両方に形成されたチタン層を有し、前記チタン層の膜厚は合計で5nm以上15nm以下であり、かつ、前記有効画素の前記チタン層の合計体積が、前記オプティカルブラック画素の前記チタン層の合計体積より少なくなるように、前記チタン層がパターニングされていることを特徴とする。
本発明の光電変換装置の製造方法は、チタン層およびアルミニウムを主成分とする層が、ともに光電変換部の上を覆っているオプティカルブラック画素と、チタン層およびアルミニウムを主成分とする層が光電変換部の上を覆ってはいないが、それ以外の部分に存する有効画素とを有する光電変換装置の製造方法において、前記有効画素および前記オプティカルブラック画素を形成する領域に、絶縁膜を形成する工程と、前記絶縁膜中にプラグを形成する工程と、前記プラグの上に、5nm以上15nm以下の膜厚を有するチタン層を形成する工程と、前記チタン層より上に、アルミニウムを主成分とする層と形成する工程と、前記有効画素の前記チタン層の体積が、前記オプティカルブラック画素の前記チタン層の体積より少なくなるように、前記チタン層をパターニングする工程を有することを特徴する。
本発明の光電変換装置の製造方法は、チタン層およびアルミニウムを主成分とする層が、ともに光電変換部の上を覆っているオプティカルブラック画素と、チタン層およびアルミニウムを主成分とする層が光電変換部の上を覆ってはいないが、それ以外の部分に存する有効画素とを有する光電変換装置の製造方法において、前記有効画素および前記オプティカルブラック画素を形成する領域に、絶縁膜を形成する工程と、前記絶縁膜中にプラグを形成する工程と、前記プラグの上にアルミニウムを主成分とする層と形成する工程と、
前記アルミニウムを主成分とする層の上に5nm以上15nm以下の膜厚を有するチタン層を形成する工程と、前記有効画素の前記チタン層の体積が、前記オプティカルブラック画素の前記チタン層の体積より少なくなるように、前記チタン層をパターニングする工程を有することを特徴とする。
本発明の光電変換装置の製造方法は、チタン層およびアルミニウムを主成分とする層が、ともに光電変換部の上を覆っているオプティカルブラック画素と、チタン層およびアルミニウムを主成分とする層が光電変換部の上を覆ってはいないが、それ以外の部分に存する有効画素と、を有する光電変換装置の製造方法において、前記有効画素および前記オプティカルブラック画素を形成する領域に、絶縁膜を形成する工程と、前記絶縁膜中にプラグを形成する工程と、前記プラグの上に、第一のチタン層を形成する工程と、前記第一のチタン層より上にアルミニウムを主成分とする層と形成する工程と、前記アルミニウムを主成分とする層より上に前記第一のチタン層との合計膜厚が5nm以上15nm以下になるような第二のチタン層を形成する工程と、前記有効画素の前記チタン層の合計体積が、前記オプティカルブラック画素の前記チタン層の合計体積より少なくなるように、前記第一のチタン層および前記第二のチタン層をパターニングする工程を有することを特徴とする。

本発明によれば、微細化プロセスがなされた場合においても、オプティカルブラック画素領域および有効画素領域との暗電流差を低減できる光電変換装置および撮像システムを提供することが可能となる。

本発明の第1の実施形態に係る光電変換装置の構造を示す断面図および破線領域22の拡大断面図。 チタン膜の膜厚と暗電流の関係を示すプロット図。 光の消衰係数および透過強度を示すプロット図。 本発明の第1の実施形態に係る光電変換装置の変形構造を示す断面図。 撮像システムを説明するブロック図。

本発明に係る光電変換装置は、オプティカルブラック画素領域と有効画素領域とを有し、少なくともオプティカルブラック画素領域のプラグ上部に配される遮光膜の上部もしくは下部に、チタン膜が5〜15nmの厚みで配された光電変換装置である。このような構成によって、チタン膜の水素吸蔵効果による暗電流の増加とエッチングやプラズマプロセスによる暗電流の増加とを抑制することが可能となり、オプティカルブラック画素領域の暗電流を低減することが可能となる。

以下、実施形態を挙げて本発明を詳細に説明する。ここで、本発明は、これらの実施形態に限定されるものではなく、適宜変形が可能であり、複数の実施形態を組み合わせたものであってもよい。また、本明細書において、「上」、「下」とは、半導体基板においてデバイスが配される一主面を基準に、基板深部方向を「下」方向、これと逆方向を「上」方向とする。なお、材料基板である基板を「基板」と表現するが、このような材料基板が処理されて、例えば、1又は複数の半導体領域等が形成された状態の部材、又は、一連の製造工程の途中にある部材、又は、一連の製造工程を経た部材を基板と呼ぶこともできる。

(第1の実施形態)
本発明の第1の実施形態に係る光電変換装置を、図1を用いて説明する。図1(A)は、本発明の第1実施形態に係る光電変換装置の構造を示す断面図である。

図1(A)において、光電変換装置は、有効画素領域1とオプティカルブラック画素領域2とを備える。有効画素領域1は、光に応じた信号を発生するフォトダイオード(光電変換部)PDとPDの信号を出力するためのトランジスタ(例えば図示しない増幅MOSトランジスタ)を含む画素(単位画素)が複数配置されている。オプティカルブラック画素領域2は、黒階調の基準信号(黒基準信号)を読み出すため、画素の上部に遮光膜が配置されている。

有効画素領域1の画素と、オプティカルブラック画素領域2の画素とは、その基本的な構成は同様である。すなわち、画素(単位画素)は、半導体領域11、半導体領域12、転送MOSトランジスタ13、フローティングディフュージョン領域(以下、FD領域とする)14およびコンタクトプラグ15を備える。光電変換装置は、第1の配線層16、第1のビアプラグ17、第2の配線層18、第2のビアプラグ19、第3の配線層20およびパッシベーション膜(上部層)21を備える。更に、光電変換装置は、それぞれの配線および配線層を絶縁するための第1の絶縁膜25、第2の絶縁膜26、第3の絶縁膜27を有する。

ここで、半導体領域11は、第1導電型(例えば、P型)の半導体領域である。半導体領域12および半導体領域23は、第1導電型と反対導電型である第2導電型(例えば、N型)の半導体領域である。ここで、半導体領域11と半導体領域12とは、PN接合を形成し、光電変換部として機能するフォトダイオードPDを構成する。第2導電型の電荷がキャリアである場合、半導体領域12が電荷を蓄積する。

転送MOSトランジスタ13は、活性化させるための信号がゲートに供給された際に、フォトダイオードPDの半導体領域12に蓄積されていた電荷をFD領域14へ転送する。オプティカルブラック画素領域においても、転送MOSトランジスタ13は配されており、図1(A)では転送MOSトランジスタのゲート電極24が示されている。

FD領域14は、第2導電型の半導体領域であり、フォトダイオードPDから転送MOSトランジスタ13を介して電荷が転送される。FD領域14は、転送MOSトランジスタ13のドレイン領域としても機能する。コンタクトプラグ15は、FD領域14と第1の配線層16とを接続する。第1の配線層16は、第1のビアプラグ17を介して第2の配線層18に接続される。第2の配線層18は、第2のビアプラグ19を介して第3の配線層20に接続される。ここで、第3の配線層20(後述のコア層)は、遮光層として機能している。有効画素領域1では、フォトダイオードPDの上方の配線層20が開口されている。それに対して、オプティカルブラック画素領域2では、フォトダイオードPDの上方も配線層20に覆われている。この点で、有効画素領域1の画素とオプティカルブラック画素領域2の画素とが異なる。

パッシベーション膜21は、第3の配線層20の上面に沿って有効画素領域1およびオプティカルブラック画素領域2を延びている。パッシベーション膜21は、例えば、窒化シリコンで形成される。パッシベーション膜20は、水素を含むことが可能であり、熱処理時に水素を拡散して、シリコンとシリコン酸化膜界面の界面準位を低減することができる。すなわち、パッシベーション膜21は、水素終端化処理における水素供給層として機能する。パッシベーション膜21は、有効画素領域1とオプティカルブラック画素領域2との全面に形成されている。なお、パッシベーション膜21は、水素終端化処理後に除去してもよい。パッシベーション膜21を除去することにより、光路中の屈折率を合わせることが容易となり、光電変換部への光の入射率を向上させることが可能となる。

次に、第2のビアプラグ19および第3の配線層20の詳細構成を、図1(B)を用いて説明する。図1(B)は、図1の破線領域22の拡大断面図である。

第2のビアプラグ19は、第1のバリアメタル層19aおよびコア層19bを備え、第3の絶縁膜27に配される。第1のバリアメタル層19aは、チタン層31および窒化チタン層32を含む。チタン層31は、窒化チタン層32を覆うように形成される。チタン層(第1の材料層)31は、チタン(第1の材料)で形成される。窒化チタン層32は、コア層19bを覆うように形成される。窒化チタン層(第2の材料層)32は、窒化チタン(第2の材料)で形成される。コア層19bは、タングステン層33を含む。タングステン層33は、窒化チタン層32の凹み部分に埋め込んで形成される。タングステン層33は、タングステンで形成される。ここで、コア層19bであるタングステン層33の形成に際してCMP処理がなされる。よって、第2のビアプラグ19は、第1のバリアメタル層19aおよびコア層19bと第3の絶縁膜27とが同時に露出し、同一面を形成する(面一となる)。

このような第2のビアプラグ上に第3の配線層20が配される。第3の配線層20は、チタン層20aおよび第2のバリアメタル層20bおよびコア層20cを備える。チタン層20aは、チタン層34を含む。チタン層34は、チタンで形成される。チタン層34は窒化チタン層35の下面に沿って延びている。また、チタン層34は、第2のビアプラグ19と窒化チタン層35との間に形成される。チタン層34は、5nm以上15nm以下の膜厚を有し、250〜350nmの紫外線の吸収層として機能する。第2のバリアメタル層20bおよび20dは、窒化チタン層35および窒化チタン層37を含む。窒化チタン層35は、コア層20cの下面に沿って延びている。また、窒化チタン層35は、チタン層34とコア層20cとの間に形成される。窒化チタン層35は、窒化チタンで形成される。窒化チタン層37は、コア層20cの上に形成される。窒化チタン層37は、窒化チタンで形成される。コア層20cは、アルミニウム合金層36を含む。アルミニウム合金層36は、窒化チタン層35と窒化チタン層37の間に形成される。アルミニウム合金層36は、アルミニウムを主成分とするアルミニウム合金で形成される。

なお、有効画素領域1に配された第3の配線層20の下部にもチタンで形成された層が配されているが、チタンで形成された層を部分的に配さないことも可能である。

第3の配線層20を上記構造にすることで、オプティカルブラック画素領域にかかる250〜350nmの紫外線を効果的に吸収することができ、オプティカルブラック画素領域の暗電流を低減させることができる。以下にこの内容について詳細に説明する。

特許文献1にあるように、オプティカルブラック画素領域と有効画素領域の暗電流の差がチタン層の水素吸蔵効果に起因する場合には、オプティカルブラック画素領域のチタン層の膜厚を0にすればよい。しかし、本発明者らは、オプティカルブラック画素領域と有効画素領域の暗電流の差がチタン層の水素吸蔵効果だけではなく、エッチングやプラズマダメージによる暗電流の増加の影響も無視できないことを見出した。

図2は、チタン層20aの膜厚を変化させたときのオプティカルブラック画素領域と有効画素領域の暗電流の差を示している。チタン層の膜厚が10nm程度でオプティカルブラック画素領域と有効画素領域の暗電流差が極小値をとる。そして、5nmから15nm程度の間においては徐々に大きくなっていき、5nm以下もしくは15nm以上の膜厚において傾きが大きくなり、オプティカルブラック画素領域と有効画素領域の暗電流差が大きくなる。

ここで、図3は、チタン層の上面から光を照射したときの光の消衰係数と光の透過光強度を示している。このチタン層は、図1にて示したチタン層20aと同様のチタンからなる10nmの膜厚のチタン層である。図3の消衰係数に示されるように、チタン層は300nm程度の波長に対して光を吸収するピークを有し、対応する波長において透過光強度も最も小さな値を示す。つまり、透過光強度からチタン層は250nmから350nmの波長の光を通さないことが分かる。チタン層の上面から光を照射しても、250nmから350nm程度の光はチタン層下部に透過しにくい。

つまり、図2のような現象が生じるのは、図3に示したように、チタン層20aが250nmから350nmの紫外線に対して吸収を持つこととチタン層が水素吸蔵効果を有することに起因する。オプティカルブラック画素領域2は、有効画素領域1と異なり、チタン層を含む遮光層20にて覆われている。よって、チタン層20a形成以後のプラズマプロセス工程において発生する250nmから350nmの紫外線をチタン層20aが吸収するため、オプティカルブラック画素領域2における画素の暗電流を低減することができる。また、チタン層の水素吸蔵効果によって、チタン層20aの膜厚が15nm以上となると水素吸蔵効果の影響が大きくなり、チタン層20a形成後に界面準位を低減させるために行う水素終端化処理を阻害してしまうため暗電流が増加してしまうためである。よって、紫外線を効果的に吸収しつつ、水素終端化処理を効果的に行うためには、チタン層の膜厚が5nm以上であり15nm以下であることが望ましい。

なお、有効画素領域1においては遮光膜がないため、オプティカルブラック画素領域2と比べて250nmから350nmの紫外線による界面準位の増加が考えられる。しかし、チタン層の体積が少ないため、界面準位を低減させるために行う水素化処理の効果がオプティカルブラック画素領域よりも大きくなる。これにより、有効画素領域とオプティカルブラック画素領域との暗電流差を低減することが可能となり、良好な画質が得られる。

ここで、例えば、第2のビアプラグ19の上部にチタン層20aが配されていない場合においては、第2のビアプラグ19にチタン層が含まれていたとしても、ビアホールを埋め込むようにチタン層を形成する際に均一な膜厚で形成することが困難である。このような場合にはオプティカルブラック画素領域における暗電流にばらつきが生じてしまう可能性がある。従って、第3の配線層20に沿った平面に少なくとも5nm以上、15nm以下の膜厚の範囲でチタン層20aを配することで、オプティカルブラック画素領域における暗電流の低減を均一に行うことが可能となる。また、本実施形態において、チタン層20aは第3の配線層20のコア層cと同一のパターンを有する。同一のパターンとは、すなわち第3の配線層20に沿った平面において、同一の平面レイアウトを有する構成である。このような構成によって、オプティカルブラック画素領域における暗電流の低減を均一にすることが容易となる。

以上述べてきたように、本実施形態の構成によれば、チタン層の水素吸蔵効果およびプラズマダメージの抑制効果をバランスよく得ることが可能となり、有効画素領域とオプティカルブラック画素領域との暗電流差を低減できる。

(第1の実施形態の変形例)
本発明の第1実施形態に係る光電変換装置の変形例を図4(A)から図4(C)に示す。図4(A)から図4(C)は、図1(B)に対応する断面図であり、図1(B)と同様の機能を有するものは同じ符号を付し詳細な説明は省略する。

図1(B)ではチタン層34を窒化チタン層35の下面に設ける構成である。しかし、図4(A)では、チタン層34が窒化チタン層35の上面に配されている。そして、図4(B)の構成においては、チタン層34がアルミニウム合金層36の上面に配され、図4(C)では、チタン層34をアルミニウム合金層36の下面に、チタン層38をアルミニウム合金層36の上面に配している。チタン層34とチタン層38は合わせて5〜15nmとし、その膜厚比率は問わない。

図4に示したように、第3の配線層20の上面あるいは下面、あるいは両面にチタン層を合わせて5nm以上15nm以下の膜厚で配置することで、第1の実施形態と同様に有効画素領域とオプティカルブラック画素領域との暗電流差を低減することが可能となる。

その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

(撮像システムへの適用)
本発明の光電変換装置を撮像装置として撮像システムに適用した場合の一実施例について詳述する。撮像システムとして、デジタルスチルカメラやデジタルカムコーダなどがあげられる。図5に、撮像システムの例としてデジタルスチルカメラに光電変換装置を適用した場合のブロック図を示す。

図5において、501はレンズの保護のためのバリア、502は被写体の光学像を撮像装置504に結像させるレンズ、503はレンズ2を通った光量を可変するための絞りである。504は上述の各実施例で説明した撮像装置であって、レンズ502により結像された光学像を画像データとして変換する。ここで、撮像装置504の基板にはAD変換器が形成されているものとする。507は撮像装置504より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図5において、508は撮像装置504および信号処理部507に、各種タイミング信号を出力するタイミング発生部、509は各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部である。510は画像データを一時的に記憶する為のメモリ部、511は記録媒体に記録または読み出しを行うためのインターフェース部、512は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、513は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置504と、撮像装置から出力された撮像信号を処理する信号処理部507とを有すればよい。本実施例では、撮像装置504とAD変換器とが同一基板に形成されている形成を説明したが、撮像装置とAD変換器とが別の基板に設けられている場合であってもよい。また、撮像装置504と信号処理部507とが同一の基板上に形成されていてもよい。以上のように、本発明の光電変換装置を撮像システムに適用することが可能である。本発明の光電変換装置を撮像システムに適用することにより、低ノイズな画像の撮影が可能となる。

1 有効画素領域
2 オプティカルブラック画素領域
11 半導体基板
12 半導体領域
13 転送MOSトランジスタ
14 FD領域
15 コンタクトプラグ
16 第1の配線層
17 第1のビアプラグ
18 第2の配線層
19 第2のビアプラグ
20 第3の配線層
21 パッシベーション層
22 配線層とビアプラグの接続領域

Claims (11)

  1. チタン層およびアルミニウムを主成分とする層が、ともに光電変換部の上を覆っているオプティカルブラック画素と、
    チタン層およびアルミニウムを主成分とする層が光電変換部の上を覆ってはいないが、それ以外の部分に存する有効画素と、を有する光電変換装置において、
    前記有効画素および前記オプティカルブラック画素は、
    絶縁膜と、前記絶縁膜中に形成されたプラグと、
    前記プラグより上に形成されたアルミニウムを主成分とする層と、
    前記アルミニウムを主成分とする層より上、または前記アルミニウムを主成分とする層と前記プラグとの間のいずれか一方に形成されたチタン層とを有し、
    前記チタン層の膜厚は5nm以上15nm以下であり、かつ、
    前記有効画素の前記チタン層の体積が、前記オプティカルブラック画素の前記チタン層の体積より少なくなるように、前記チタン層がパターニングされていることを特徴とする光電変換装置。
  2. チタン層およびアルミニウムを主成分とする層が、ともに光電変換部の上を覆っているオプティカルブラック画素と、
    チタン層およびアルミニウムを主成分とする層が光電変換部の上を覆ってはいないが、それ以外の部分に存する有効画素と、を有する光電変換装置において、
    前記有効画素および前記オプティカルブラック画素は、
    絶縁膜と、前記絶縁膜中に形成されたプラグと、
    前記プラグより上に形成されたアルミニウムを主成分とする層と、
    前記アルミニウムを主成分とする層より上と、前記アルミニウムを主成分とする層と前記プラグの間の両方に形成されたチタン層を有し、
    前記チタン層の膜厚は合計で5nm以上15nm以下であり、かつ、
    前記有効画素の前記チタン層の合計体積が、前記オプティカルブラック画素の前記チタン層の合計体積より少なくなるように、前記チタン層がパターニングされていることを特徴とする光電変換装置。
  3. 前記プラグと前記絶縁膜はCMP処理がなされたことを特徴とする請求項1または2のいずれか1項に記載の光電変換装置。
  4. 前記プラグは、バリアメタル層を有し、前記プラグのコア層とバリアメタル層と前記絶縁膜とは同一面を形成することを特徴とする請求項1乃至のいずれか1項に記載の光電変換装置。
  5. 請求項1乃至のいずれか1項に記載の光電変換装置と、
    前記光電変換装置から出力された撮像信号を処理する信号処理部とを有した撮像システム。
  6. チタン層およびアルミニウムを主成分とする層が、ともに光電変換部の上を覆っているオプティカルブラック画素と、
    チタン層およびアルミニウムを主成分とする層が光電変換部の上を覆ってはいないが、それ以外の部分に存する有効画素と、を有する光電変換装置の製造方法において、
    前記有効画素および前記オプティカルブラック画素を形成する領域に、
    絶縁膜を形成する工程と、
    前記絶縁膜中にプラグを形成する工程と、
    前記プラグの上に、5nm以上15nm以下の膜厚を有するチタン層を形成する工程と、前記チタン層より上に、アルミニウムを主成分とする層と形成する工程と、
    前記有効画素の前記チタン層の体積が、前記オプティカルブラック画素の前記チタン層の体積より少なくなるように、前記チタン層をパターニングする工程を有することを特徴とする光電変換装置の製造方法。
  7. チタン層およびアルミニウムを主成分とする層が、ともに光電変換部の上を覆っているオプティカルブラック画素と、
    チタン層およびアルミニウムを主成分とする層が光電変換部の上を覆ってはいないが、それ以外の部分に存する有効画素と、を有する光電変換装置の製造方法において、
    前記有効画素および前記オプティカルブラック画素を形成する領域に、
    絶縁膜を形成する工程と、
    前記絶縁膜中にプラグを形成する工程と、
    前記プラグの上にアルミニウムを主成分とする層と形成する工程と、
    前記アルミニウムを主成分とする層の上に5nm以上15nm以下の膜厚を有するチタン層を形成する工程と、
    前記有効画素の前記チタン層の体積が、前記オプティカルブラック画素の前記チタン層の体積より少なくなるように、前記チタン層をパターニングする工程を有することを特徴とする光電変換装置の製造方法。
  8. チタン層およびアルミニウムを主成分とする層が、ともに光電変換部の上を覆っているオプティカルブラック画素と、
    チタン層およびアルミニウムを主成分とする層が光電変換部の上を覆ってはいないが、それ以外の部分に存する有効画素と、を有する光電変換装置の製造方法において、
    前記有効画素および前記オプティカルブラック画素を形成する領域に、
    絶縁膜を形成する工程と、
    前記絶縁膜中にプラグを形成する工程と、
    前記プラグの上に、第一のチタン層を形成する工程と、
    前記第一のチタン層より上にアルミニウムを主成分とする層と形成する工程と、
    前記アルミニウムを主成分とする層より上に前記第一のチタン層との合計膜厚が5nm以上15nm以下になるような第二のチタン層を形成する工程と、
    前記有効画素の前記チタン層の合計体積が、前記オプティカルブラック画素の前記チタン層の合計体積より少なくなるように、前記第一のチタン層および前記第二のチタン層をパターニングする工程を有することを特徴とする光電変換装置の製造方法。
  9. 前記チタン層を形成する工程の後に、前記有効画素と前記オプティカルブラック画素に対して水素終端化処理を行う工程を有することを特徴とする請求項6乃至8のいずれか1項に記載の光電変換装置の製造方法。
  10. 前記プラグを形成する工程は、前記プラグと前記絶縁膜に対してCMP処理を行う工程を含むことを特徴とする請求項乃至のいずれか1項に記載の光電変換装置の製造方法。
  11. 前記プラグは、バリアメタル層を有し、前記プラグのコア層とバリアメタル層と前記絶縁膜とは同一面を形成するように処理することを特徴とする請求項6乃至10のいずれか1項に記載の光電変換装置の製造方法。
JP2009236432A 2009-10-13 2009-10-13 光電変換装置、光電変換装置の製造方法、および撮像システム Active JP5538807B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009236432A JP5538807B2 (ja) 2009-10-13 2009-10-13 光電変換装置、光電変換装置の製造方法、および撮像システム

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009236432A JP5538807B2 (ja) 2009-10-13 2009-10-13 光電変換装置、光電変換装置の製造方法、および撮像システム
US12/893,006 US8471196B2 (en) 2009-10-13 2010-09-29 Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus having an optical black pixel region with a light shielding film and a titanium film above a plug
KR1020100098600A KR20110040693A (ko) 2009-10-13 2010-10-11 광전변환장치 및 이를 사용한 촬상 시스템
CN201010502907.XA CN102044551B (zh) 2009-10-13 2010-10-13 光电转换装置和使用光电转换装置的成像系统
KR1020140044295A KR101468434B1 (ko) 2009-10-13 2014-04-14 광전변환장치 및 이를 사용한 촬상 시스템

Publications (3)

Publication Number Publication Date
JP2011086674A JP2011086674A (ja) 2011-04-28
JP2011086674A5 JP2011086674A5 (ja) 2013-08-15
JP5538807B2 true JP5538807B2 (ja) 2014-07-02

Family

ID=43854086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009236432A Active JP5538807B2 (ja) 2009-10-13 2009-10-13 光電変換装置、光電変換装置の製造方法、および撮像システム

Country Status (4)

Country Link
US (1) US8471196B2 (ja)
JP (1) JP5538807B2 (ja)
KR (2) KR20110040693A (ja)
CN (1) CN102044551B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224773B2 (en) 2011-11-30 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal shielding layer in backside illumination image sensor chips and methods for forming the same
US9659991B2 (en) 2012-10-22 2017-05-23 Canon Kabushiki Kaisha Image capturing apparatus, manufacturing method thereof, and camera
US9508844B2 (en) * 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP2017092499A (ja) * 2017-02-10 2017-05-25 キヤノン株式会社 固体撮像装置、及び撮像システム
JP2018186137A (ja) * 2017-04-24 2018-11-22 キヤノン株式会社 固体撮像装置およびカメラ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289609A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2003229556A (ja) * 2002-02-04 2003-08-15 Sony Corp 固体撮像素子およびその製造方法
TWI228793B (en) * 2003-04-28 2005-03-01 Fujitsu Ltd Semiconductor device and manufacturing method thereof
KR100591753B1 (ko) 2003-05-30 2006-06-22 삼성전자주식회사 베리어 메탈의 형성방법 및 그 구조
JP4836409B2 (ja) * 2004-03-30 2011-12-14 オンセミコンダクター・トレーディング・リミテッド 光半導体集積回路装置
KR100745985B1 (ko) * 2004-06-28 2007-08-06 삼성전자주식회사 이미지 센서
US7935994B2 (en) 2005-02-24 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Light shield for CMOS imager
KR100790966B1 (ko) * 2005-06-20 2008-01-02 삼성전자주식회사 컬러 필터별 균일한 광감도를 갖는 cmos 이미지 센서
JP4193870B2 (ja) * 2006-05-09 2008-12-10 ソニー株式会社 固体撮像素子、撮像装置
JP2008218755A (ja) 2007-03-05 2008-09-18 Canon Inc 光電変換装置及び撮像システム
JP4302751B2 (ja) * 2007-03-29 2009-07-29 Okiセミコンダクタ宮城株式会社 半導体光センサ
JP4725614B2 (ja) 2008-01-24 2011-07-13 ソニー株式会社 固体撮像装置
JP2009194256A (ja) * 2008-02-15 2009-08-27 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
JP5302644B2 (ja) * 2008-12-03 2013-10-02 キヤノン株式会社 撮像装置、及び撮像システム
KR101545638B1 (ko) * 2008-12-17 2015-08-19 삼성전자 주식회사 이미지 센서 및 그 제조 방법, 이미지 센서를 포함하는 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20140053931A (ko) 2014-05-08
JP2011086674A (ja) 2011-04-28
CN102044551B (zh) 2016-08-03
KR20110040693A (ko) 2011-04-20
CN102044551A (zh) 2011-05-04
KR101468434B1 (ko) 2014-12-04
US20110084196A1 (en) 2011-04-14
US8471196B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
KR101819415B1 (ko) 고체 촬상 장치 및 전자 기기
US9741760B2 (en) Solid-state imaging device with suppression of color mixture, manufacturing method thereof, and electronic apparatus
US9373658B2 (en) Solid-state image pickup apparatus, image pickup system including solid-state image pickup apparatus, and method for manufacturing solid-state image pickup apparatus
US10158817B2 (en) Solid-state imaging apparatus and imaging system
KR20180108525A (ko) 고체 촬상 소자와 그 제조 방법, 고체 촬상 장치 및 촬상 장치
US9419045B2 (en) Solid-state imaging device and electronic instrument
US10306166B2 (en) Solid-state imaging device, manufacturing method thereof, camera, and electronic device
KR101931658B1 (ko) 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP5725239B2 (ja) 固体撮像装置の製造方法、及び、カメラ
US9881958B2 (en) Solid-state image pickup apparatus and image pickup system
US9385152B2 (en) Solid-state image pickup device and image pickup system
US20140035085A1 (en) Photoelectric conversion device and manufacturing method thereof
KR101899595B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
KR101358587B1 (ko) 고체 이미지 센서 및 촬상 시스템
US9036067B2 (en) Solid-state imaging device including a shielding film over a floating diffusion region, fabrication method and electronic apparatus
US8692303B2 (en) Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device
KR101333903B1 (ko) 고체 촬상 장치의 제조 방법
US8319867B2 (en) Solid-state imager device, drive method of solid-state imager device and camera apparatus
US7791158B2 (en) CMOS image sensor including an interlayer insulating layer and method of manufacturing the same
US7710477B2 (en) CMOS image sensors having pixel arrays with uniform light sensitivity
JP5564847B2 (ja) 固体撮像装置とその製造方法、及び電子機器
US7436012B2 (en) Solid state imaging apparatus and method for fabricating the same
JP5493461B2 (ja) 固体撮像装置、電子機器及び固体撮像装置の製造方法
JP6130221B2 (ja) 固体撮像装置、および電子機器
US8325254B2 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R151 Written notification of patent or utility model registration

Ref document number: 5538807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140430