JP4916895B2 - 半導体装置の製造方法および半導体装置 - Google Patents

Description

本発明は、半導体装置、なかでも画像入力装置として用いられる固体撮像装置およびその製造方法に関するものである。

半導体装置は、各種デバイスの高性能化と微細化とが進められている。そして、その製造方法では、配線工程の高速化と微細化を両立するために、多層化する配線構造や絶縁膜形成手法を改良することで対応している。

このような半導体デバイスのなかで、画像入力装置として使用されているＣＣＤ（Charge Coupled Device）イメージセンサや、非ＣＣＤ型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像素子を高性能化するためには、各画素のセンサ部への集光効率や光電効果効率を高くして感度を向上させることと、暗電流やランダムノイズ、固定パターンノイズを低く抑えることにより、Ｓ／Ｎ比を向上させることが必要である。

特にＣＭＯＳイメージセンサは、メモリやロジック等のＣＭＯＳ技術を流用して製造されているため、アルミニウムや銅を配線材料とした配線構造が用いられている。

ＣＭＯＳ技術で使用されている多層配線は、アルミニウムを配線材料として用いる場合、エレクトロマイグレーション耐性やストレスマイグレーション耐性等の信頼性を向上させるために、結晶性の制御を行うことが重要である。そのため、チタン（チタニウム）や窒化チタン等の高融点金属およびその化合物膜と積層して使用する構造を採用している。

また、銅を配線材料として用いる場合、アルミニウムを使用した場合と同様に信頼性を向上させることと、層間絶縁層中への銅の拡散を抑制する目的で、タンタルや窒化タンタル等の高融点金属およびその化合物と併用して配線が形成されている。

一方、イメージセンサの感度に大きな影響を与える暗電流は、シリコンと酸化シリコンの界面準位を低減することにより抑制可能であることがわかっている。そのためには、界面でのダングリングボンドを水素で終端させることが有効な手法であり、製造工程の途中や最後に、水素雰囲気中で熱処理が行われている。

しかしながら、ＣＭＯＳイメージセンサの多層配線工程に使用されているチタンやタンタルは、単体および化合物の状態でも、水素吸蔵能力を備えているため、界面準位低減を目的とした水素化処理を阻害してしまう。その結果として、ＣＭＯＳイメージセンサの暗電流低減を十分に行うことができず、画質の劣化を引き起こしていた。

本発明の半導体装置およびその製造方法に関連する先行技術文献情報としては次のものがある。

特開平１−２４５５２８号公報 特開平７−９４６９２号公報 特開２００３−２０４０５５号公報

特許文献１，２では、固体撮像素子の配線で使用されているチタン水素吸蔵による水素化処理阻害の対策として、水素化処理を行う前に３５０℃から５００℃の水素プラズマ雰囲気で１０分以上処理することで、チタンを水素過飽和にする方法が記載されている。しかしながら、この方法では、多層配線を形成する工程数の増加や専用の水素プラズマ処理装置が必要となる。

特許文献３では、チタンを使用せず、窒化タングステン膜を使用する方法が記載されている。しかしながら、この方法では、配線材料であるアルミニウムの配向性制御や、配線層間の絶縁層に形成した接続孔に埋め込まれるタングステンとの界面接触抵抗値の安定化および層間絶縁層との密着性の観点から、実現は困難である。

本発明は、従来の問題に鑑みてなされたもので、専用の水素供給装置や工程数を増加することなく水素化処理阻害対策を実現可能な半導体装置およびその製造方法を提供することを課題とするものである。

前記課題を解決するため、本発明の半導体装置の製造方法は、基板上に第１の絶縁層を形成する第１の絶縁層形成工程と、前記第１の絶縁層に前記基板上の回路と接続する導電部を有する接続孔を形成する導電路形成工程と、前記接続孔を含む前記第１の絶縁層上に、主配線金属と高融点金属または高融点金属化合物とからなる積層構造をなす配線層を形成する配線層形成工程と、前記配線層の表面を含む前記第１の絶縁層の表面を、モノシランガスを主反応ガスとした化学気相成長法により形成したＳｉＯ_２またはＳｉＮまたはＳｉＯＮからなる絶縁膜で被膜する成膜工程と、前記絶縁膜上に、前記配線層の凹凸を埋めて表面を平坦化した第２の絶縁層を形成する第２の絶縁層形成工程と、を有し、全ての絶縁層形成工程の後に、水素を含むガス雰囲気下で熱処理を行う水素化工程を更に有する構成としている。

この製造方法では、配線層形成工程の後に、その表面を、モノシランガスを主反応ガスとした化学気相成長法によりＳｉＯ _２ またはＳｉＮまたはＳｉＯＮからなる絶縁膜で被膜する成膜工程を実行するため、配線層を構成する水素吸蔵能力のある高融点金属または高融点金属化合物に水素成分を吸蔵させることができる。そのため、後工程で水素化工程を実行した際に、基板の水素化阻害を確実に防止できる。しかも、高融点金属または高融点金属化合物に水素成分を吸蔵させるために、大掛かりな専用装置は不要であるうえ、製造工数が増大することはない。

この製造方法では、前記成膜工程を３００℃以上４００℃以下の温度雰囲気で行うことが好ましい。

この製造方法によって製造された半導体装置は、基板上に形成した第１の絶縁層と、前記第１の絶縁層に設けた接続孔内に形成され、前記基板上の回路と接続するための導電部と、前記接続孔を含む前記第１の絶縁層上に設けられ、主配線金属と高融点金属または高融点金属化合物との積層構造をなす配線層と、前記配線層の表面を含む前記第１の絶縁層の表面に形成され、モノシランガスを主反応ガスとした化学気相成長法により形成したＳｉＯ_２またはＳｉＮまたはＳｉＯＮからなる絶縁膜と、前記絶縁膜上に形成され、前記配線層による凹凸を埋めて表面を平坦化した第２の絶縁層と、を有し、全ての絶縁層を形成した後に、水素を含むガス雰囲気下で熱処理して形成されたものである。

この半導体装置は、配線層をモノシランガス（ＳｉＨ _４ ）を主反応ガスとした化学気相成長法により形成した絶縁膜で被膜するため、モノシランガスが含有する水素成分を、配線層を構成する水素吸蔵能力のある高融点金属または高融点金属化合物に吸蔵させることができる。そのため、シリコンと酸化シリコンの界面順位の低減を目的として、後工程で水素化工程を実行した際に、基板の水素化が阻害されることを防止できる。

具体的には、この半導体装置は、前記回路として、複数の画素部と制御回路部とを設け、これら画素部と制御回路部とを接続する配線層を有する固体撮像装置である。

この半導体装置では、前記配線層は、前記主配線金属としてアルミニウムまたは銅を用い、その膜厚を１００ｎｍ以上１０００ｎｍ以下とすることが好ましい。このようにすれば、配線抵抗値が高すぎて使用できなかったり、微細加工が困難になったりすることを防止できる。

また、前記配線層は、前記高融点金属または高融点金属化合物がチタニウムを主成分としており、その膜厚を１０ｎｍ以上１００ｎｍ以下とすることが好ましい。

または、前記配線層は、前記高融点金属または高融点金属化合物がタンタルを主成分としており、その膜厚を５ｎｍ以上５０ｎｍ以下とすることが好ましい。

さらに、前記絶縁膜は、その膜厚を３０ｎｍ以上１０００ｎｍ以下とすることが好ましい。このようにすれば、十分にボイドを抑制することができる。

本発明の製造方法では、配線層の表面を、モノシランガスを主反応ガスとした化学気相成長法により形成した絶縁膜で被膜するため、配線層を構成する水素吸蔵能力のある高融点金属または高融点金属化合物に水素成分を吸蔵（含有）させることができる。そのため、基板の界面順位の低減を目的とした水素化阻害を確実に防止できる。しかも、大掛かりな専用装置は不要であるうえ、製造工数が増大することはない。また、製造された半導体装置は、暗電流を低減させることができるため、Ｓ／Ｎ比の向上や、画質の向上を図ることができる。

以下、本発明の実施の形態を図面に従って説明する。

図１は、本発明の実施形態に係る半導体装置である固体撮像装置１０を示す断面図である。この固体撮像装置１０は、画素部１２と周辺（制御）回路部１８とを備え、画素部１２に含まれるＭＯＳトランジスタと周辺回路部１８に含まれる複数のＭＯＳトランジスタとがＰ型シリコン基板からなる半導体基板１１上に形成されている。そして、本実施形態では、この半導体基板１１上に、回路を接続するための配線層２９，３４を積層形成したものである。

前記画素部１２は、半導体基板１１に対して２次元的にマトリクス状をなすように複数設けられたＭＯＳトランジスタからなる。具体的には、この画素部１２は、半導体基板１１上に形成したＰ型のウェル拡散層１３と、該ウェル拡散層１３上に形成したＮ型の第１ソース拡散層１４および第１ドレイン拡散層１５と、これらと隣接するように第１ゲート膜１６を介して実装された第１ゲート電極１７とを備えている。第１ソース拡散層１４は、光電変換を行うフォトセンサの役割をなし、入射光量に応じた電荷を蓄積する。そして、第１ゲート電極１７は、第１ソース拡散層１４に蓄積された電荷を第１ドレイン拡散層１５に移動させるスイッチの役割をなす。

前記周辺回路部１８は、リセットトランジスタ、増幅トランジスタ、および、選択トランジスタ等を構成するＭＯＳトランジスタからなる。この周辺回路部１８は、半導体基板１１上に形成したＮ型の第２ソース拡散層１９および第２ドレイン拡散層２０と、これらと隣接するように第２ゲート膜２１を介して実装された第２ゲート電極２２とを備えている。

前記画素部１２と周辺回路部１８との境界部分には、各素子１４，１５，１９，２０を分離するための酸化絶縁層２３（Shallow Trench Isolation）が形成されている。

前記半導体基板１１の表面には、ゲート電極１７，２２を覆うように酸化シリコン（ＳｉＯ_２）からなる第１絶縁膜２４が形成され、その表面に窒化シリコン（ＳｉＮ）からなるコンタクトエッチングストッパー膜２５が形成されている。そして、このコンタクトエッチングストッパー膜２５の表面には、酸化シリコン（ＳｉＯ_２）からなる第１層間絶縁層２６が形成されている。なお、この第１層間絶縁層２６は、ボロン（Ｂ）やリン（Ｐ）を含んだＳｉＯ_２（ＢＰＳＧ）膜やリン（Ｐ）を含んだＳｉＯ_２（ＰＳＧ）膜により構成してもよい。

これら第１絶縁膜２４、コンタクトエッチングストッパー膜２５および第１層間絶縁層２６には、第２ドレイン拡散層２０および第２ゲート電極２２に位置するように、第１層間絶縁層２６の表面から第１絶縁膜２４にかけて貫通する第１接続孔（コンタクトホール）２７が設けられている。この第１接続孔２７の内部には、窒化チタン膜、チタン積層膜、タングステン膜からなる第１導電部（タングステンプラグ）２８が設けられている。

また、第１層間絶縁層２６には、第１導電部２８を含む表面に平面視で所定パターン形状をなすように第１配線層２９が設けられている。この第１配線層２９は、半導体基板１１の側から第１積層金属膜２９ａ、第２積層金属膜２９ｂ、主配線金属膜２９ｃおよび第３積層金属膜２９ｄの順番で被膜することにより構成される。

そのうち、主配線金属膜２９ｃは、アルミニウム（Ａｌ）または銅（Ｃｕ）により形成されている。ここで、主配線金属膜２９ｃをアルミニウムで構成する場合の膜厚は、１００ｎｍ以上、より好ましくは１５０ｎｍ以上で、１０００ｎｍ以下とする。また、銅で構成する場合の膜厚は、１００ｎｍ以上１０００ｎｍ以下とする。この膜厚は、１００ｎｍ未満とすると配線抵抗値が高すぎて使用できず、１０００ｎｍを超えると微細加工の観点から使用が困難になるためである。

また、最下層の第１積層金属膜２９ａは、高融点金属であるチタン（チタニウム）またはタンタルにより形成されている。ここで、この第１積層金属膜２９ａは、主配線金属膜２９ｃによる配線の信頼性を決定付ける配向性の制御を行うために重要である。そのため、チタンを用いる場合には１０ｎｍ以上の膜厚で形成し、タンタルを用いる場合には５ｎｍ以上の膜厚で形成する。

さらに、主配線金属膜２９ｃの両面に位置する第２積層金属膜２９ｂおよび第３積層金属膜２９ｄは、高融点金属化合物であるチタンを主成分とした窒化チタン、または、タンタルを主成分とした窒化タンタルにより形成されている。そして、チタンを主成分とする場合の膜厚は、１０ｎｍ以上１００ｎｍ以下とする。また、タンタルを主成分とする場合の膜厚は、５ｎｍ以上５０ｎｍ以下とする。

ここで、主配線金属膜２９ｃとしてアルミニウムを用い、積層金属膜２９ａ，２９ｂ，２９ｄとしてチタンを主成分とした高融点金属または高融点金属化合物を用いる場合、主配線金属膜２９ｃの配向性を制御するための最低膜厚は１０ｎｍで、エッチング時間の観点から上限は１００ｎｍのためである。また、主配線金属膜２９ｃとして銅を用い、積層金属膜２９ａ，２９ｂ，２９ｄとしてタンタルを主成分とした高融点金属または高融点金属化合物を用いる場合、銅の拡散防止最低膜厚は５ｎｍで、化学的機械研磨（ＣＭＰ（Chemical Mechanical Polishing））の観点から上限は５０ｎｍのためである。勿論、主配線金属膜２９ｃとしてアルミニウムを用い、積層金属膜２９ａ，２９ｂ，２９ｄとしてタンタルを主成分とした高融点金属または高融点金属化合物を用いてもよく、主配線金属膜２９ｃとして銅を用い、積層金属膜２９ａ，２９ｂ，２９ｄとしてチタンを主成分とした高融点金属または高融点金属化合物を用いてもよい。

そして、第１配線層２９の表面を含む第１層間絶縁層２６の表面には、酸化シリコンからなる第２絶縁膜３０が被膜され、この第２絶縁膜３０の表面には、酸化シリコンからなる第２層間絶縁層３１が形成されている。これら第２絶縁膜３０および第２層間絶縁層３１には、第１配線層２９の所定部位に位置するように、第２層間絶縁層３１の表面から第２絶縁膜３０にかけて貫通する第２接続孔３２が設けられ、その内部に第１導電部２８と同様の第２導電部３３が設けられている。

さらに、第２層間絶縁層３１には、第２導電部３３を含む表面に平面視で所定パターン形状をなすように第２配線層３４が設けられている。この第２配線層３４は、第１配線層２９と同様に、半導体基板１１の側から第１積層金属膜３４ａ、第２積層金属膜３４ｂ、主配線金属膜３４ｃおよび第３積層金属膜３４ｄの順番で被膜することにより構成される。

そして、第２配線層３４の表面を含む第２層間絶縁層３１の表面には、酸化シリコンからなる第３絶縁膜３５が被膜され、この第３絶縁膜３５の表面には、酸化シリコンからなる第３層間絶縁層３６が形成されている。

次に、前記固体撮像装置１０の製造方法について具体的に説明する。

まず、図２（Ａ）に示すように、画素部１２および周辺回路部１８が形成された半導体基板１１の全面を第１絶縁膜２４およびコンタクトエッチングストッパー膜２５により被覆する第１成膜工程を行う。

ついで、コンタクトエッチングストッパー膜２５の表面に、酸化シリコンからなる第１層間絶縁層２６を形成する第１絶縁層形成工程を行う。この第１絶縁層形成工程は、珪酸エチル（ＴＥＯＳ（tetraethyl orthosilicate））を主反応ガスとした化学気相成長（ＣＶＤ（Chemical Vapor Deposition））法により行う。

ついで、第１層間絶縁層２６の表面に形成する第１配線層２９と、半導体基板１１の第２ドレイン拡散層２０および第２ゲート電極２２とを電気的に接続するために、対応位置に第１層間絶縁層２６から第１絶縁膜２４にかけて貫通する第１接続孔２７を形成し、この第１接続孔２７内に第１導電部２８を形成する第１導電路形成工程を行う。この第１導電路形成工程では、まず、フォトリソグラフィー技術とドライエッチング技術とにより、第２ドレイン拡散層２０および第２ゲート電極２２が露出するように第１接続孔２７を形成する。ついで、形成した第１接続孔２７内に、スパッタリング法により窒化チタンとチタン積層膜を形成した後、六フッ化タングステンガスを主成分としたＣＶＤ法により第１接続孔２７内と基板表面にタングステン膜を形成する。その後、ＣＭＰ法により、第１導電部２８を形成する。なお、窒化チタンとチタン積層膜の形成には、有機金属化合物を原料ガスとして使用したＣＶＤ法や四塩化チタン（ＴｉＣｌ_４）を原料ガスとして使用したＣＶＤ法を使用してもよい。また、第１導電部２８の形成には、六フッ化硫黄（ＳＦ_６）ガスを用いたドライエッチング法により第１接続孔２７内にタングステンを残すエッチバック法を使用してもよい。

ついで、第１導電部２８が形成された第１接続孔２７に電気的に接続するように、この第１接続孔２７を含む第１層間絶縁層２６上に第１配線層２９を形成する第１配線層形成工程を行う。この第１配線層形成工程は、まず、図２（Ｂ）に示すように、スパッタリング法により第１積層金属膜２９ａとしてチタン、第２積層金属膜２９ｂとして窒化チタン、主配線金属膜２９ｃとしてアルミニウムおよび第３積層金属膜２９ｄとして窒化チタンの順番で被膜して、板状第１配線層２９'を形成する。その後、フォトリソグラフィー技術とドライエッチング技術により、図２（Ｃ）に示すように、第１接続孔２７との対応位置を除く不要部分を除去して、第１接続孔２７を含む絶縁層２６上に予め設定したパターン形状の第１配線層２９を形成する。

次に、図３（Ａ）に示すように、第１配線層２９および該第１配線層２９が形成されていない第１層間絶縁層２６の表面を覆うように、第２絶縁膜３０を形成する第２成膜工程を行う。この第２成膜工程は、３００℃以上４００℃以下の温度で、モノシラン（ＳｉＨ_４）ガスを主反応ガスとして用いたプラズマＣＶＤ法により、３０ｎｍ以上１０００ｎｍ以下の膜厚で酸化シリコンを堆積させて第２絶縁膜３０を形成する。ここで、このプラズマＣＶＤ法を行う温度環境は、アルミニウムの再結晶化温度である４００℃以下で行う必要がある。また、キャップ膜としての第２絶縁膜３０は、成膜速度が速くボイド抑制の薄膜化の限界が３０ｎｍであり、ギャップフィルまで行う場合には１０００ｎｍで十分であるため、前記膜厚の範囲としている。なお、第２絶縁膜３０は、酸化シリコンの代わりに、モノシランガスを主反応ガスとして用いたプラズマＣＶＤ法により、同様の膜厚でＳｉＮ膜またはＳｉＯＮ膜により構成してもよい。

ついで、図３（Ｂ）に示すように、第１配線層２９の間の凹凸を埋めるために、この第１配線層２９の間を含む第２絶縁膜３０の表面に第２層間絶縁層３１を形成する第２絶縁層形成工程を行う。この第２絶縁層形成工程は、高密度プラズマＣＶＤまたはＴＥＯＳのような有機ソースを用いたプラズマＣＶＤにより、酸化シリコンを堆積させた後、ＣＭＰ法により表面の平坦化を行う。なお、この第２絶縁層形成工程は、前述とは異なるＣＶＤ膜を単層または積層させて形成してもよい。

ついで、図３（Ｃ）に示すように、第２層間絶縁層３１の表面に形成する第２配線層３４と、第１配線層２９の所定部位とを電気的に接続するために、対応位置に第２層間絶縁層３１から第２絶縁膜３０にかけて貫通する第２接続孔３２を形成し、この第２接続孔３２内に第２導電部３３を形成する第２導電路形成工程を行う。この第２導電路形成工程では、まず、フォトリソグラフィー技術とドライエッチング技術とにより、第１配線層２９の所定部位が露出するように第２接続孔３２を形成する。ついで、形成した第２接続孔３２内に、スパッタリング法により窒化チタンとチタン積層膜を形成した後、六フッ化タングステンガスを主成分としたＣＶＤ法により第２接続孔３２内と基板表面にタングステン膜を形成する。その後、ＣＭＰ法により、第２導電部３３を形成する。なお、窒化チタンとチタン積層膜の形成には、有機金属化合物を原料ガスとして使用したＣＶＤ法やＴｉＣｌ_４を原料ガスとして使用したＣＶＤ法を使用してもよい。また、第２導電部３３の形成には、ＳＦ_６ガスを用いたドライエッチング法により第２接続孔３２内にタングステンを残すエッチバック法を使用してもよい。

次に、第２導電部３３が形成された第２接続孔３２に電気的に接続するように、この第２接続孔３２を含む第２層間絶縁層３１上に第２配線層３４を形成する第２配線層形成工程を行う。この第２配線層形成工程は、まず、図４（Ａ）に示すように、スパッタリング法により第１積層金属膜３４ａとしてチタン、第２積層金属膜３４ｂとして窒化チタン、主配線金属膜３４ｃとしてアルミニウムおよび第３積層金属膜３４ｄとして窒化チタンの順番で被膜して、板状第２配線層３４'を形成する。その後、フォトリソグラフィー技術とドライエッチング技術により、図４（Ｂ）に示すように、第２接続孔３２との対応位置を除く不要部分を除去して、第２接続孔３２を含む絶縁層３１上に予め設定したパターン形状の第２配線層３４を形成する。

ついで、図４（Ｃ）に示すように、第２配線層３４および該第２配線層３４が形成されていない第２層間絶縁層３１の表面を覆うように、第３絶縁膜３５を形成する第３成膜工程を行う。この第３成膜工程は、３００℃以上４００℃以下の温度で、モノシランガスを主反応ガスとして用いたプラズマＣＶＤ法により、３０ｎｍ以上１０００ｎｍ以下の膜厚で酸化シリコンを堆積させて第３絶縁膜３５を形成する。

ついで、図１に示すように、第２配線層３４の間の凹凸を埋めるために、この第２配線層３４の間を含む第３絶縁膜３５の表面に第３層間絶縁層３６を形成する第３絶縁層形成工程を行う。この第３絶縁層形成工程は、高密度プラズマＣＶＤまたはＴＥＯＳのような有機ソースを用いたプラズマＣＶＤにより、酸化シリコンを堆積させた後、ＣＭＰ法により表面の平坦化を行う。なお、この第３絶縁層形成工程は、前述とは異なるＣＶＤ膜を単層または積層させて形成してもよい。

なお、本実施形態では、半導体基板１１上に設ける回路を２層２９，３４としているが、その積層数は、成膜工程から導電路形成工程を含む絶縁層形成工程を繰り返し行うことにより、希望に応じて変更が可能である。

最後に、３５０〜４５０℃の温度で、３０〜３００分程度で１００％水素の雰囲気、または、水素と窒素の混合ガス雰囲気下で熱処理を行う水素化工程を行う。

このように、本発明の固体撮像装置１０の製造方法では、水素吸蔵能力を有するチタンまたはタンタルからなる積層金属膜２９ａ，２９ｂ，２９ｄ，３４ａ，３４ｂ，３４ｄを有する配線層２９，３４を形成した後に、その表面を、モノシランガスを主反応ガスとした化学気相成長法によりＳｉＯ_２またはＳｉＮまたはＳｉＯＮからなる絶縁膜３０，３５で被膜する。そして、この際には、主反応ガスであるモノシランの分解と、亜酸化窒素中の酸素との結合により薄膜形成を行うため、成膜中に発生する水素成分を、積層金属膜２９ａ，２９ｂ，２９ｄ，３４ａ，３４ｂ，３４ｄに吸蔵させることができる。

そのため、後工程で水素化工程を実行した際に、界面準位低減を目的とした半導体基板１１の水素化阻害を確実に防止できる。しかも、チタンまたはタンタルに水素成分を吸蔵させるために、大掛かりな専用装置は不要であるうえ、製造工数が増大することはない。

そして、この製造方法によって製造した固体撮像装置１０は、図５に示すように、暗電流を十分に低減させることができる。その結果、Ｓ／Ｎ比の向上や、画質の向上を図ることができる。なお、従来品と本発明品とを比較した図５において、本発明品の固体撮像装置１０の第２および第３絶縁膜３０，３５を形成した際の成膜条件は、モノシラン／窒素／亜酸化窒素＝３０／２２００／７２０ｓｃｃｍ、ステージ温度：４００℃、圧力：７３３Ｐａ、Ｐｏｗｅｒ：１００Ｗである。

なお、本発明の固体撮像装置（半導体装置）およびその製造方法は、前記実施形態の構成に限定されるものではなく、種々の変更が可能である。

本発明の実施形態の半導体装置である固体撮像装置を示す断面図である。 （Ａ），（Ｂ），（Ｃ）は本実施形態の半導体装置の製造工程を示す断面図である。 （Ａ），（Ｂ），（Ｃ）は図２の続きの製造工程を示す断面図である。 （Ａ），（Ｂ），（Ｃ）は図３の続きの製造工程を示す断面図である。 本発明の半導体装置と従来の半導体装置との暗電流値の比較状態を示すグラフである。

符号の説明

１０…固体撮像装置（半導体装置）
１１…半導体基板
１２…画素部
１８…周辺（制御）回路部
２４…第１絶縁膜
２６…第１層間絶縁層
２７…第１接続孔
２８…第１導電部
２９…第１配線層
２９ａ…第１積層金属膜（高融点金属）
２９ｂ…第２積層金属膜（高融点金属化合物）
２９ｃ…主配線金属膜
２９ｄ…第３積層金属膜（高融点金属化合物）
３０…第２絶縁膜
３１…第２層間絶縁層
３２…第２接続孔
３３…第２導電部
３４…第２配線層
３４ａ…第１積層金属膜
３４ｂ…第２積層金属膜
３４ｃ…主配線金属膜
３４ｄ…第３積層金属膜
３５…第３絶縁膜
３６…第３層間絶縁層

Claims (8)

1. 基板上に第１の絶縁層を形成する第１の絶縁層形成工程と、
   前記第１の絶縁層に前記基板上の回路と接続する導電部を有する接続孔を形成する導電路形成工程と、
   前記接続孔を含む前記第１の絶縁層上に、主配線金属と高融点金属または高融点金属化合物とからなる積層構造をなす配線層を形成する配線層形成工程と、
   前記配線層の表面を含む前記第１の絶縁層の表面を、モノシランガスを主反応ガスとした化学気相成長法により形成したＳｉＯ_２またはＳｉＮまたはＳｉＯＮからなる絶縁膜で被膜する成膜工程と、
   前記絶縁膜上に、前記配線層の凹凸を埋めて表面を平坦化した第２の絶縁層を形成する第２の絶縁層形成工程と、
   を有し、全ての絶縁層形成工程の後に、水素を含むガス雰囲気下で熱処理を行う水素化工程を更に有する
   ことを特徴とする半導体装置の製造方法。
2. 前記成膜工程を３００℃以上４００℃以下の温度雰囲気で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 基板上に形成した第１の絶縁層と、
   前記第１の絶縁層に設けた接続孔内に形成され、前記基板上の回路と接続するための導電部と、
   前記接続孔を含む前記第１の絶縁層上に設けられ、主配線金属と高融点金属または高融点金属化合物との積層構造をなす配線層と、
   前記配線層の表面を含む前記第１の絶縁層の表面に形成され、モノシランガスを主反応ガスとした化学気相成長法により形成したＳｉＯ_２またはＳｉＮまたはＳｉＯＮからなる絶縁膜と、
   前記絶縁膜上に形成され、前記配線層による凹凸を埋めて表面を平坦化した第２の絶縁層と、
   を有し、全ての絶縁層を形成した後に、水素を含むガス雰囲気下で熱処理して形成されていることを特徴とする半導体装置。
4. 前記回路として、複数の画素部と制御回路部とを設け、これら画素部と制御回路部とを接続する配線層を有する固体撮像装置としたことを特徴とする請求項３に記載の半導体装置。
5. 前記配線層は、前記主配線金属としてアルミニウムまたは銅を用い、その膜厚を１００ｎｍ以上１０００ｎｍ以下としたことを特徴とする請求項３または請求項４に記載の半導体装置。
6. 前記配線層は、前記高融点金属または高融点金属化合物がチタニウムを主成分としており、その膜厚を１０ｎｍ以上１００ｎｍ以下としたことを特徴とする請求項３乃至請求項５のいずれか１項に記載の半導体装置。
7. 前記配線層は、前記高融点金属または高融点金属化合物がタンタルを主成分としており、その膜厚を５ｎｍ以上５０ｎｍ以下としたことを特徴とする請求項３乃至請求項５のいずれか１項に記載の半導体装置。
8. 前記絶縁膜は、その膜厚を３０ｎｍ以上１０００ｎｍ以下としたことを特徴とする請求項３乃至請求項７のいずれか１項に記載の半導体装置。

Images