KR101422387B1 - 차세대 cmos 이미지센서 제조방법 - Google Patents

차세대 cmos 이미지센서 제조방법 Download PDF

Info

Publication number
KR101422387B1
KR101422387B1 KR1020130005002A KR20130005002A KR101422387B1 KR 101422387 B1 KR101422387 B1 KR 101422387B1 KR 1020130005002 A KR1020130005002 A KR 1020130005002A KR 20130005002 A KR20130005002 A KR 20130005002A KR 101422387 B1 KR101422387 B1 KR 101422387B1
Authority
KR
South Korea
Prior art keywords
thin film
deposited
gas
wafer
deposition
Prior art date
Application number
KR1020130005002A
Other languages
English (en)
Inventor
최경근
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020130005002A priority Critical patent/KR101422387B1/ko
Application granted granted Critical
Publication of KR101422387B1 publication Critical patent/KR101422387B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 차세대 이미지센서 제조 관련 기술에 관한 것으로서, 더욱 상세하게는 300℃ 이하의 저온 공정으로 이미지센서의 wafer-level package(WLP) 성능을 향상시킬 수 있는 차세대 CMOS 이미지센서 제조방법에 관한 것이다.
본 발명에 따른 차세대 CMOS 이미지센서 제조방법은 센서부를 제조한 후 TSV 기술을 적용하여 WLP 공정을 수행하는 CMOS 이미지센서 제조방법에 있어서,
상기 TSV 기술로 형성된 비아홀에 의해 노출된 알루미늄 패드와 상기 비아홀 측면의 절연막 및 상기 CMOS 이미지센서의 웨이퍼 상부의 하드마스크에 무전해도금 NiB 박막을 증착하는 것을 특징으로 한다.

Description

차세대 CMOS 이미지센서 제조방법 {FABRICATION METHOD OF NEXT GENERATION CMOS IMAGE SENSORS}
본 발명은 차세대 이미지센서 제조 관련 기술에 관한 것으로서, 더욱 상세하게는 300℃ 이하의 저온 공정으로 이미지센서의 wafer-level package(WLP) 성능을 향상시킬 수 있는 차세대 CMOS 이미지센서 제조방법에 관한 것이다.
이미지센서는 광학 영상을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD: charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로 및 신호처리회로를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
상기 CMOS 이미지센서의 패키지 공정기술은 지금까지는 주로 와이어 본딩 기술을 적용(1세대 기술)하였으나, 저비용, 높은 폼팩터(form factor), 높은 신뢰성을 얻기 위해 WLCSP(Wafer Level Chip Scale Package) 공정기술(1.5세대 기술)을 거쳐, 최근 TSV(through Si Via) 기술을 적용한 TSV CMOS 이미지센서(2세대 기술)를 개발 중에 있다.
즉, 상기 1.5세대 기술로 구분되는 WLCSP 공정은 약 55도 기울어진 측벽에 배선 공정을 진행함으로써 측벽 배선의 산화 등의 문제로 신뢰성이 열화가 문제가 발생되었다.
그리하여 이러한 문제점을 해결하기 위해 TSV(through Si Via) 기술을 적용한 CMOS 이미지센서의 개발이 이루어지고 있다.
상기 TSV 기술은 실리콘 웨이퍼의 상면뿐만 아니라 그 내부에 비아홀(Via Hole)을 형성하여 실리콘 웨이퍼의 하면에도 입출력 단자를 만들 수 있도록 한다.
도 1은 종래 TSV 기술을 이용한 CMOS 이미지센서의 제조공정 나타낸 개략도로서, STMicroelectronics사가 발표한 종래의 WLP시에 TSV 기술을 이용한 CMOS 이미지센서의 제조공정 기술을 개략적으로 보여 준다.
상기 WLP(wafer-level package)는 각각의 다이를 잘라내지 않은 웨이퍼 상태로 패키징이 진행되는 기술로, 반도체에 있어서 조립공정을 획기적으로 개선한다.
차세대 CMOS 이미지센서의 제조공정에서 상기 WLP는 기존 패키지의 모든 장점을 유지하고 기능을 향상시키는 새로운 추세이다.
종래의 TSV 기술을 이용한 CMOS 이미지센서 제조기술은 도 1에서 알 수 있듯이 본더(bonder)를 이용해 CIS(CMOS Image Sensor) 웨이퍼(1)와 글라스(glass) 웨이퍼(2)를 접합한다.
이후 CIS 웨이퍼(1)를 얇게 박막화(thinning)한 후에 배선 공정을 하기 위해 TSV(through Si via) 공정을 거쳐 최종 패키지 공정을 수행한다.
이때 CMOS 이미지센서를 웨이퍼 레벨(wafer level)로 패키지하기 위해서 CIS 웨이퍼(1)와 글라스 웨이퍼(2)를 본더(bonder)로 접합한 후, CIS 웨이퍼(1)의 하면을 back 그라인딩(grinding)하여 약 100㎛ 두께로 얇게 형성한다.
이후 패터닝(patterning) 공정을 거쳐, Si Deep Etcher(식각장치)를 이용하여 보쉬(Bosch) 공정으로 비아홀(7)을 형성한다.
여기서 미설명 부호 3은 솔더볼(solder ball), 4는 알루미늄 패드, 5는 픽셀 영역(pixel area)이다.
도 2는 도 1에 의해 형성된 홀 단면을 보여주는 도면대용 사진으로서, 종래 물리적기상증착(PVD: Physical Vapor Deposition) 방법으로 증착된 홀 단면을 주사전자현미경(SEM)으로 관찰한 사진이다.
도 2에서 식각 후에 홀 측벽에는 스캘럽(scallop)이 형성되고 홀 바닥 측벽 모서리에 노치(notch)가 발생함을 알 수 있다.
이 스캘럽 또는 노치는 이후의 배선 공정에서 절연막, Cu 확산 방지막이나 시드층(seed layer)이 conformal하게 증착되기 어렵게 한다.
그리하여 절연막 특성 열화에 따른 누설전류 증가, 박막에 빈 공간(void) 형성, Cu 도금막 증착시 시드층의 연소(burning), 박막의 저항 증가, 전자이동(electro migration) 등 신뢰성 저하 문제를 유발하는 문제점이 있었다.
이와 같이 CMOS 이미지센서 제조공정은 센서부 제조 후에, 후속으로 WLP 공정을 수행하기 때문에, 이후의 공정 온도는 250~300℃ 이하로 유지할 필요가 있고, 후속 공정의 온도 증가 제한과 깊은 비아홀에 절연막과 배선막을 conformal하게 채우는 공정이 필요하다.
지금까지 저온 절연막으로 저온 화학적기상증착(CVD: Chemical Vapor Deposition) 방법에 의한 TEOS(Tetra-ethyl-ortho-silicate) 기체를 이용한 방법이나 습식(wet) 코팅 방법이 사용되었으나, 수십um~수백um 깊이의 비아홀을 conformal하게 채우지 못해 후속 공정에서 누설전류를 유발하는 문제점이 있었다.
또한, 비아홀 배선막으로 Cu 박막 및 확산방지막, 시드층이 필요한 바, 종래 확산방지막은 TiN, Ta, TaN 등이 대표적이며, 주로 PVD나 CVD 방법으로 증착한다.
그리고 Cu 배선막의 시드층으로는 PVD Cu 박막을 사용하고, Cu 배선막으로 전기도금막을 대부분 사용한다.
이때 TSV 공정에서 100um 이상의 깊은 홀을 conformal하게 채우는 기술이 필요하나. 기존 PVD 배선막에서의 낮은 층덮힘(step coverage)과 CVD 박막의 고온 공정에 의한 열적(thermal) 스트레스 등의 문제점 및 고종횡비(high aspect ratio)의 비아홀을 conformal하게 증착할 수 없는 문제점이 있었다.
등록번호 제10-0738653호(공고일자 2007년07월11일)
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, ZrO2, Al2O3 원자층증착(ALD: Atomic Layer Deposition) 박막을 측벽 절연막으로 사용함으로써 층덮힘이 우수하여 약 100nm 이하 낮은 두께로도 우수한 절연 및 내압 특성을 확보할 수 있고, 무전해 NiB 박막과 우수한 접합력을 유지할 수 있으며, 비저항이 낮고 층덮힘 특성이 우수한 무전해도금 NiB 박막을 TSV 공정의 배선막으로 이용함으로써 100um 이상의 깊은 홀을 conformal하게 채울 수 있으면서 비저항이 낮아 기존의 확산 방지막인 PVD, CVD TiN, Ta, TaN막 등을 대체할 수 있는 차세대 CMOS 이미지센서 제조방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 차세대 CMOS 이미지센서 제조방법은 센서부를 제조한 후 TSV 기술을 적용하여 WLP 공정을 수행하는 CMOS 이미지센서 제조방법에 있어서,
상기 TSV 기술로 형성된 비아홀에 의해 노출된 알루미늄 패드와 상기 비아홀 측면의 절연막 및 상기 CMOS 이미지센서의 웨이퍼 상부의 하드마스크에 무전해도금 NiB 박막을 증착하는 것을 특징으로 한다.
또한, 상기 절연막은 ALD ZrO2 박막이나, ALD Al2O3 박막을 비아홀 바닥과 측벽에 증착한 후, 비아홀 바닥을 전면 식각하는 공정에 의해 제조되는 것을 특징으로 한다.
또한, 상기 ALD ZrO2 박막이나, ALD Al2O3 박막을 200~300℃ 온도에서 5~50nm 두께로 증착하는 것을 특징으로 한다.
또한, 상기 절연막으로 ALD ZrO2 박막을 증착하는 경우 Zr 알킬아미드(alkylamido)-시클로펜타디에닐(cyclopentadienyl) 전구체(Cp-Zr)와 산소기체를 오존 발생기를 통해 발생한 오존 기체를 사용해, 증착압력 0.1torr~10torr이고 증착온도 200~300℃인 반응기에서 증착하는 것을 특징으로 한다.
또한, 상기 전구체는 Ar 기체를 사용해 30~100(sccm) 유량으로 10~20초 동안 흘려보내고, 퍼지 공정을 5~15초 수행(50~200sccm) 한 뒤에 오존 기체를 5~50(sccm) 유량으로 2~10초간 흘러 보낸 후에 최종 퍼지(50~300sccm)를 10~20초 동안 수행하는 것을 특징으로 한다.
또한, 상기 절연막으로 ALD Al2O3 박막을 증착하는 경우 증착온도 200~300℃, 증착압력 0.1torr~10torr에서 Al(OH)3 기체를 Al 소스 기체로, Ar 기체(300~500sccm)를 활용해 반응기에 피딩(feeding)하고, 이후 퍼지(purge) 후에 산소(O2) 기체를 1~5초 동안 100~600(sccm) 흘려보내 박막을 성장시킨 뒤 퍼지 공정을 5~15초간 Ar 기체를 이용해 실행하는 상술한 공정 조건의 사이클 공정을 통해 증착하는 것을 특징으로 한다.
또한, 상기 절연막의 상부층은 메탈 리치 박막으로 하여 무전해도금 NiB 박막 증착시 전자 공급층으로 작용하도록 하는 것을 특징으로 한다.
또한, 상기 ALD ZrO2, Al2O3 박막을 증착한 후 H2, N2 플라즈마 처리나 리모트 H2, N2 플라즈마 처리하는 것을 특징으로 한다.
또한, 상기 무전해도금 NiB 박막을 증착 후 리모트 H2 플라즈마 처리하는 것을 특징으로 한다.
그리고 상기 무전해도금 NiB 박막을 후속 공정에 증착되는 Cu 박막의 확산방지막이나 시드층으로 사용하는 것을 특징으로 한다.
상술한 과제의 해결 수단에 의하면, ZrO2, Al2O3 ALD 박막을 측벽 절연막으로 사용함으로써 층덮힘이 우수하여 약 100nm 이하 낮은 두께로도 우수한 절연 및 내압 특성을 확보할 수 있고 무전해 NiB 박막과 우수한 접합력을 유지할 수 있으며, 비저항이 낮고 층덮힘 특성이 우수한 무전해도금 NiB 박막을 TSV 공정의 배선막으로 이용함으로써 100um 이상의 깊은 홀을 conformal하게 채울 수 있으면서 기존의 확산 방지막인 PVD, CVD TiN, Ta, TaN막 등을 대체할 수 있다
또한, 상기한 박막을 CMOS 이미지센서 제조공정의 TSV를 이용한 WLP에 적용함으로써 저비용, 높은 폼팩터, 우수한 신뢰성을 얻을 수 있고 100℃ 이하의 저온 증착 공정이 가능하며, 깊은 비아홀의 deep RIE(Reactive Ion Etch)이나 ICP(Inductive Coupled Plasma) 공정에 의해 발생한 비아홀 측벽의 스캘럽이나 노치가 있어도, 비아홀에 conformal하게 증착할 수 있다.
그리하여 향후 차세대 CMOS 이미지센서 제조공정에 적용이 가능하고 신뢰성을 향상할 수 있다.
도 1은 종래 TSV 기술을 이용한 CMOS 이미지센서의 제조공정 나타낸 개략도이다.
도 2는 도 1에 의해 형성된 홀 단면을 보여주는 도면대용 사진이다.
도 3은 본 발명에 따른 CMOS 이미지센서의 제조공정을 나타내는 순서도이다.
도 4a 내지 도 4h는 도 3에 나타낸 제조공정별 도면이다.
이하 본 발명의 실시예에 대하여 첨부된 도면을 참고로 그 구성 및 작용을 설명하기로 한다.
도면들 중 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호들로 나타내고 있음에 유의해야 한다.
하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
WLP는 웨이퍼 상태에서 패키지 형태로 가공하여, 기존 패키지의 모든 장점을 유지하고 기능을 향상시키는 새로운 패키지의 추세로서, CMOS 이미지센서의 제조공정에 WLP를 적용함으로써 저비용, 높은 폼팩터 및 신뢰성을 얻을 수 있다.
도 3은 본 발명에 따른 CMOS 이미지센서의 제조공정을 나타내는 순서도이고, 도 4a 내지 도 4h는 도 3에 나타낸 제조공정별 도면이다.
센서부 제조 후에, 후속으로 WLP 공정을 수행하기 위해, 먼저 도 4a에 도시된 바와 같이 CIS(CMOS Image Sensor) 웨이퍼(11)의 상면에 댐(13)을 소정거리 이격되게 형성하고, 접착(Adhesive Bonding) 공정을 통해 상부의 글라스 웨이퍼(12)와 접합한다(S302).
이때 상기 댐(13)의 형성은 코팅(Coating)/노광(Expose)/현상(Development) 등의 공정을 통해 패터닝 후에 에폭시(Epoxy)를 프린팅 공정으로 형성한다.
그 뒤 도 4b에 도시된 바와 같이 배선 공정을 위해 접합된 두 장의 웨이퍼(11,12) 중, CIS 웨이퍼(11)를 백사이드 그라인더(Backside Grinder)와 폴리셔(Polisher) 장비를 이용해 박막화(Thinning)하여 약 100um 두께가 되도록 한다(S304).
이때 최종 남아있는 CIS 웨이퍼(11) 두께는 후속 패키지 공정 등을 고려해 결정되며, Si Deep etcher나 습식 식각 장비를 사용해 웨이퍼를 얇게 박막화한다.
이때 물리적인 손상층을 최소화하기 위해 Si Deep etcher나 습식 식각 장비를 사용해 Si 블랭켓(Blanket) 식각 공정을 수행한다.
도 4c는 도 4b에 의해 박막화된 소자의 단면으로, 도 4c의 마지막(last) 패드 박막을 중심으로 확대하여 최종 배선 공정에서의 알루미늄 패드(14)를 보여준다.
다음 도 4d 및 도 4e에 도시된 바와 같이 CIS 웨이퍼의 배선 공정을 위해 알루미늄 패드(14) 위의 CIS 웨이퍼(11)에 비아홀(17)을 형성한다(S306).
이를 위해 먼저 도 4d에서 부호 15는 하드마스크이고 16은 감광막으로, 저온(150℃) PECVD 산화막을 증착하여 하드마스크(15)로 사용하고, 그 상부에 감광막(16)을 형성한 후, 도 4e에서와 같이 CIS 웨이퍼(11)를 식각하여 하단의 알루미늄 패드(14)가 노출될 수 있도록 비아홀(17)을 형성한다.
다음 도 4f에서와 같이 비아홀(17) 절연을 위해 절연막(18)을 증착한다(S308).
이때 CMOS 이미지센서에 열적 영향을 최소화하기 위해 300℃ 이하에서 실리콘, NiB 박막과 접합력이 우수하고 내압 특성이 우수한 ALD ZrO2, Al2O3 박막 등의 ALD 메탈(metal) 산화물을 수nm~수십nm 두께로 전면 증착한다.
상기 절연막(18)으로 Al2O3 박막을 사용하는 경우, 증착온도 200~300℃, 증착압력 0.1torr~10torr에서 Al(OH)3 기체를 Al 소스 기체로, 약 0.5초 정도 Ar 기체(300~500sccm)를 활용해 반응기에 피딩(feeding)한다.
이후 약 10초간 퍼지(purge) 후에 산소(O2) 기체를 1~5초 동안 100~600(sccm)정도 흘려보내 박막을 성장시킨 뒤 퍼지 공정을 약 5~15초간 Ar 기체를 이용해 실행하는 상술한 공정 조건의 사이클 공정을 통해 원하는 두께 즉, 약5~50nm 정도 증착한 후에 전면 건식 식각하여 비아홀(17)의 측면에만 절연막(18)을 형성한다.
또한, 상기 절연막(18)으로 ZrO2 박막을 사용하는 경우 Zr 알킬아미드(alkylamido)-시클로펜타디에닐(cyclopentadienyl) 전구체(Cp-Zr)와 산소기체를 오존 발생기를 통해 발생한 오존 기체를 사용해, 증착압력 0.1torr~10torr이고 증착온도 200~300℃인 반응기에서 증착한다.
이때 전구체(precursor)는 Ar 기체를 사용해 30~100(sccm) 유량으로 10~20초 동안 흘려보내고, 퍼지 공정을 약 5~15초 수행(50~200(sccm)) 한 뒤에 오존 기체를 약 5~50(sccm) 유량으로 2~10초간 흘러 보낸 후에 최종 퍼지(50~300(sccm))를 약 10~20초 동안 수행하여 약 5~50nm 정도 증착하여 절연막(18)을 형성한다.
상기 반응기로 증착시 절연막(18)의 상부층(top) 즉 표면은 메탈 리치(metal rich) 박막으로 하여 이후 무전해도금 NiB 박막(19) 증착시 도금막 증착공정에서 전자를 받아들이는 전자 공급층(EIL: Electron Injection Layer)으로 작용하도록 하는 것이 바람직하다.
또한 절연막(18)으로 ALD ZrO2, Al2O3 박막을 증착한 후 박막 내 불순물 제거와 박막 특성 향상을 위해 300℃ 이하 온도에서 H2, N2 플라즈마 처리나 리모트(Remote) H2, N2 플라즈마 처리하는 것이 바람직하다.
아래의 표 1은 보고된 Al2O3 , ZrO2 박막의 내압(Breakdown Field) 특성을 정리한 표이다.
Figure 112013004500221-pat00001
표 1에 나타낸 바와 같이 절연 및 내압 특성이 좋아 약 100㎚ 이하의 낮은 두께에서도 우수한 절연 및 내압 특성을 확보할 수 있음을 알 수 있다.
다음 도 4g에서와 같이 비아홀(17) 바닥의 절연막(18)을 식각하는 바(S310), 후속 공정을 위해 에치 백(Etch back) 공정으로 고종횡비(High Aspect Ratio) 유전체 식각장치(Dielectric Etcher)를 이용하여 전면 식각하여, 비아홀(17) 측면의 절연막(18)만 남긴다.
그리고 도 4h에서와 같이 비아홀(17)에 의해 노출된 알루미늄 패드(14), 비아홀 측면의 절연막(17) 및 하드마스크(15)에 무전해도금 NiB 박막(19)을 증착하여 후속 공정에 증착되는 Cu 박막의 확산방지막이나 시드층으로 사용한다.
상기 무전해도금 NiB 박막(19)을 증착 후 박막내 불순물 제거와 막 특성 향상을 위해 300℃ 이하 온도에서 리모트(Remote) H2 플라즈마 처리하는 것이 바람직하다.
이후 종래와 같은 방식으로 배선 공정을 수행한다.
이상에서 본 발명에 대한 기술 사상을 첨부 도면과 함께 서술하였지만, 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술 분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
11: CIS 웨이퍼 12: 글라스 웨이퍼
13: 댐 14: 알루미늄 패드
15: 하드마스크 16: 감광막
17: 비아홀 18: 절연막
19: 무전해도금 NiB 박막

Claims (10)

  1. 센서부를 제조한 후 TSV(Through Si Via) 기술을 적용하여 WLP(wafer-level package) 공정을 수행하는 CMOS 이미지센서(CIS) 제조방법에 있어서,
    알루미늄 패드가 내부에 구비된 CIS 웨이퍼의 상면에 댐을 형성하고 상부의 글라스 웨이퍼에 접합하는 단계;
    상기 댐이 형성된 CIS 웨이퍼 반대면을 박막화하는 단계;
    하드마스크와 감광막을 형성한 후 식각하여 상기 알루미늄 패드 위의 CIS 웨이퍼에 비아홀을 형성하는 단계;
    ALD(Atomic Layer Deposition) ZrO2 박막이나, ALD Al2O3 박막을 상기 비아홀 바닥과 측벽에 증착한 후, 비아홀 바닥을 전면 식각하여 절연막을 형성하는 단계; 및
    상기 비아홀에 의해 노출된 알루미늄 패드와 상기 비아홀 측면의 절연막 및 상기 CIS 웨이퍼 상부의 하드마스크에 무전해도금 NiB 박막을 증착하는 단계; 를 포함하고,
    상기 절연막의 표면은 메탈 리치(metal rich) 박막으로 하여 무전해도금 NiB 박막 증착시 전자 공급층(EIL: Electron Injection Layer)으로 작용하도록 하는 것을 특징으로 하는 차세대 CMOS 이미지센서 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 ALD ZrO2 박막이나, ALD Al2O3 박막을 200~300℃ 온도에서 5~50nm 두께로 증착하는 것을 특징으로 하는 차세대 CMOS 이미지센서 제조방법.
  4. 제3항에 있어서,
    상기 절연막으로 ALD ZrO2 박막을 증착하는 경우 Zr 알킬아미드(alkylamido)-시클로펜타디에닐(cyclopentadienyl) 전구체(Cp-Zr)와 산소기체를 오존 발생기를 통해 발생한 오존 기체를 사용해, 증착압력 0.1torr~10torr이고 증착온도 200~300℃인 반응기에서 증착하는 것을 특징으로 하는 차세대 CMOS 이미지센서 제조방법.
  5. 제4항에 있어서,
    상기 전구체는 Ar 기체를 사용해 30~100(sccm) 유량으로 10~20초 동안 흘려보내고, 퍼지 공정을 5~15초 수행(50~200sccm) 한 뒤에 오존 기체를 5~50(sccm) 유량으로 2~10초간 흘러 보낸 후에 최종 퍼지(50~300sccm)를 10~20초 동안 수행하는 것을 특징으로 하는 차세대 CMOS 이미지센서 제조방법.
  6. 제3항에 있어서,
    상기 절연막으로 ALD Al2O3 박막을 증착하는 경우 증착온도 200~300℃, 증착압력 0.1torr~10torr에서 Al(OH)3 기체를 Al 소스 기체로, Ar 기체(300~500sccm)를 활용해 반응기에 피딩(feeding)하고, 이후 퍼지(purge) 후에 산소(O2) 기체를 1~5초 동안 100~600(sccm) 흘려보내 박막을 성장시킨 뒤 퍼지 공정을 5~15초간 Ar 기체를 이용해 실행하는 상술한 공정 조건의 사이클 공정을 통해 증착하는 것을 특징으로 하는 차세대 CMOS 이미지센서 제조방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 ALD ZrO2, Al2O3 박막을 증착한 후 H2, N2 플라즈마 처리나 리모트(Remote) H2, N2 플라즈마 처리하는 것을 특징으로 하는 차세대 CMOS 이미지센서 제조방법.
  9. 제1항에 있어서,
    상기 무전해도금 NiB 박막을 증착 후 리모트(Remote) H2 플라즈마 처리하는 것을 특징으로 하는 차세대 CMOS 이미지센서 제조방법.
  10. 제1항에 있어서,
    상기 무전해도금 NiB 박막을 후속 공정에 증착되는 Cu 박막의 확산방지막이나 시드층(seed layer)으로 사용하는 것을 특징으로 하는 차세대 CMOS 이미지센서 제조방법.
KR1020130005002A 2013-01-16 2013-01-16 차세대 cmos 이미지센서 제조방법 KR101422387B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130005002A KR101422387B1 (ko) 2013-01-16 2013-01-16 차세대 cmos 이미지센서 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130005002A KR101422387B1 (ko) 2013-01-16 2013-01-16 차세대 cmos 이미지센서 제조방법

Publications (1)

Publication Number Publication Date
KR101422387B1 true KR101422387B1 (ko) 2014-07-23

Family

ID=51742815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130005002A KR101422387B1 (ko) 2013-01-16 2013-01-16 차세대 cmos 이미지센서 제조방법

Country Status (1)

Country Link
KR (1) KR101422387B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600026A (zh) * 2015-01-30 2015-05-06 华进半导体封装先导技术研发中心有限公司 Cis产品tsv孔底部pad表面绝缘层的刻蚀方法
KR101727282B1 (ko) 2016-08-30 2017-04-26 건양테크(주) 내마모성 및 전기적 특성이 향상된 반도체 방열판 제조방법 및 그에 의한 반도체 방열판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120054994A (ko) * 2010-11-22 2012-05-31 에스케이하이닉스 주식회사 반도체 소자의 제조방법
KR20120118363A (ko) * 2011-04-18 2012-10-26 주식회사 제이엠엘 이미지 센서용 웨이퍼 레벨 패키지 및 그 제조방법
US20130009305A1 (en) * 2011-07-07 2013-01-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120054994A (ko) * 2010-11-22 2012-05-31 에스케이하이닉스 주식회사 반도체 소자의 제조방법
KR20120118363A (ko) * 2011-04-18 2012-10-26 주식회사 제이엠엘 이미지 센서용 웨이퍼 레벨 패키지 및 그 제조방법
US20130009305A1 (en) * 2011-07-07 2013-01-10 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600026A (zh) * 2015-01-30 2015-05-06 华进半导体封装先导技术研发中心有限公司 Cis产品tsv孔底部pad表面绝缘层的刻蚀方法
KR101727282B1 (ko) 2016-08-30 2017-04-26 건양테크(주) 내마모성 및 전기적 특성이 향상된 반도체 방열판 제조방법 및 그에 의한 반도체 방열판

Similar Documents

Publication Publication Date Title
US10985102B2 (en) Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US8169054B2 (en) Semiconductor device and method of manufacturing the same
TWI569313B (zh) 半導體裝置之製造方法
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
TWI550765B (zh) 半導體結構及其形成方法
CN101465332B (zh) 半导体芯片及其制造方法和半导体芯片堆叠封装
CN106449676A (zh) 半导体装置和电子设备
TW201616607A (zh) 半導體裝置與其形成方法
CN103377998A (zh) 用于后制作通孔的贯通孔的方法和装置
JP2012124484A (ja) 分離トレンチの形成方法
WO2007023950A1 (ja) 半導体装置の製造方法
TWI441281B (zh) 具有矽穿孔之雙重鑲嵌結構及其製造方法
US20160300794A1 (en) Stress Reduction Apparatus
KR101422387B1 (ko) 차세대 cmos 이미지센서 제조방법
TWI705527B (zh) 形成積體電路結構之方法、積體電路裝置、和積體電路結構
KR100771549B1 (ko) 반도체 소자의 금속컨택 형성방법
JP2008172056A (ja) 半導体装置およびその製造方法
JP5428151B2 (ja) 半導体装置の製造方法
TWI833184B (zh) 半導體裝置及其製造方法
CN102651346B (zh) 用于半导体器件的钝化层
JP2015133382A (ja) 半導体装置の製造方法
US7601633B2 (en) Semiconductor device and method for fabricating the same
US20100052169A1 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
KR20110076407A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6