CN103377998A - 用于后制作通孔的贯通孔的方法和装置 - Google Patents

用于后制作通孔的贯通孔的方法和装置 Download PDF

Info

Publication number
CN103377998A
CN103377998A CN201310105417XA CN201310105417A CN103377998A CN 103377998 A CN103377998 A CN 103377998A CN 201310105417X A CN201310105417X A CN 201310105417XA CN 201310105417 A CN201310105417 A CN 201310105417A CN 103377998 A CN103377998 A CN 103377998A
Authority
CN
China
Prior art keywords
wafer
oxide
hole
carrier wafer
active device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310105417XA
Other languages
English (en)
Inventor
陈思莹
陈保同
杨敦年
刘人诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201910725136.1A priority Critical patent/CN110491832A/zh
Publication of CN103377998A publication Critical patent/CN103377998A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了用于形成后制作通孔的贯通孔的方法。一种方法包括提供具有正面和相对的背面的有源器件晶圆，该正面包括设置在介电层中的导电互连材料；提供具有填充有氧化物的通孔的载具晶圆，该通孔从载具晶圆的第一表面延伸至载具晶圆的第二表面；将有源器件晶圆的正面接合至载具晶圆的第二表面；蚀刻载具晶圆的贯通孔中的氧化物以形成氧化物贯通孔；以及在氧化物贯通孔内沉积导电材料以形成导体，该导体延伸至有源器件晶圆并且与导电互连材料电接触。一种装置包括具有氧化物贯通孔的载具晶圆，该氧化物贯通孔延伸穿过载具晶圆到达与载具晶圆接合的有源器件晶圆。本发明还提供了用于后制作通孔的贯通孔的装置。

Description

用于后制作通孔的贯通孔的方法和装置
相关申请的交叉参考
本申请涉及并要求于2012年4月18日提交的名称为“用于BSI图像传感器和最终结构的后制作通孔TOV的制造方法(Fabrication Method ofVia-last TOV for BSI Image Sensor and Resulting Structures)”的第61/625,987号美国临时专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及半导体器件及其制造方法。
背景技术
在利用半导体晶圆形成用于三维(3D)布置的传统贯通孔(TV)(through-via)的工艺中，采用低温氧化以用薄氧化物层内衬硅贯通孔(TSV)从而将TSV与晶圆隔离。由于典型TSV的高纵横比，在晶圆中的通孔的底部处的沟槽拐角的应力会导致氧化物断裂，而且当随后形成金属时，可能形成金属挤压(诸如铜或Cu挤压)。这些断裂和挤压器件对会可靠性和性能产生不利影响。
在TV的特定应用中，在制造背照式(BSI)CMOS图像传感器(CIS)器件的过程中，载具晶圆可以是利用晶圆接合与有源器件晶圆接合的晶圆。例如，硅晶圆可能是有源器件晶圆并且可以具有形成在其中的许多集成电路，其中，集成电路均为CIS器件，每个集成电路具有光电二极管阵列。可以在形成在有源器件晶圆的正面上方的介电材料层中形成若干金属化层。
在有源器件晶圆的相对的背面上，对于背照式(BSI)图像传感器，允许光投射到BSI CIS器件的光电二极管上，并且滤色镜阵列(CFA)材料可以形成在有源器件晶圆的背面上方并且与光电二极管对准以形成彩色像素。微透镜(ML)材料可以布置在CFA材料上方以进一步增加光接收。玻璃层可以接合至有源器件晶圆的背面以保护CIS器件。用于CFA、ML的材料和结合材料尤其对高温工艺敏感。
为了完成这些BSI CIS器件，在晶圆级工艺中，诸如硅载具晶圆的载具晶圆可以接合在有源器件晶圆的上方。在传统方法中，TV可以蚀刻进入并穿过半导体载具晶圆，创建延伸穿过载具晶圆的通孔开口。这些TV可能被延伸以暴露最高金属化层形成在有源器件晶圆上方的一部分。铜导电材料或其他导体可以沉积在贯通孔中，而且这些导体创建延伸穿过载具晶圆的电路径。
在载具晶圆中形成TSV的硅蚀刻工艺以及产生的相关的热和机械应力可能导致有源器件晶圆的上介电层的断裂。可以在通孔中的衬里氧化物层中形成断裂。此外，在铜沉积工艺过程中，在这些断裂内会形成铜挤压。在载具晶圆中形成TSV期间所使用的这些工艺可能需要高温工艺。这些工艺中使用的高温会进一步创建有源器件晶圆中的器件和使用的其他材料的不期望的热应力。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种方法，包括：在载具晶圆中形成至少一个通孔；用氧化物填充所述至少一个通孔；将所述载具晶圆安装至第二晶圆；穿过填充所述至少一个通孔的所述氧化物蚀刻贯通孔，以形成氧化物贯通孔；以及用导体填充所述氧化物贯通孔。
该方法中，所述氧化物是高密度等离子体(HDP)氧化物。
该方法还包括减薄所述载具晶圆。
该方法中，在减薄步骤之前，所述至少一个通孔从所述载具晶圆的第一表面延伸到所述载具晶圆中但没有延伸至所述载具晶圆的第二表面。
该方法中，所述第二晶圆包括图像传感器。
该方法中，所述第二晶圆包括导电互连件，并且所述氧化物贯通孔进一步延伸以暴露所述导电互连件。
该方法中，所述导体填充所述氧化物贯通孔并与所述导电互连件电连接。
该方法中，所述导体包括铜。
该方法还包括形成位于所述载具晶圆上方并与所述导体电接触的外部端子。
该方法中，所述导体包括铜。
根据本发明的另一方面，提供了一种方法，包括：提供具有正面和相对的背面的有源器件晶圆，所述正面包括设置在介电层中的导电互连材料；提供具有填充有氧化物的贯通孔的载具晶圆，所述贯通孔从所述载具晶圆的第一表面延伸至所述载具晶圆的第二表面；将所述载具晶圆的所述第二表面接合至所述有源器件晶圆的所述正面；减薄所述载具晶圆的所述第一表面；蚀刻所述贯通孔中的氧化物以形成从所述载具晶圆的所述第一表面延伸到所述有源器件晶圆的所述介电层中的氧化物贯通孔，以暴露所述介电层中的所述导电互连材料的一部分；以及在所述氧化物贯通孔内沉积导体材料以形成与所述导电互连材料电接触的导体。
该方法中，所述有源器件晶圆还包括CMOS图像传感器。
该方法中，所述CMOS图像传感器是背照式CMOS图像传感器。
该方法中，沉积所述导体材料进一步包括沉积铜。
该方法还包括：在所述载具晶圆的所述第二表面上沉积所述导体材料；图案化所述载具晶圆的所述第二表面上的所述导体材料以形成与所述氧化物贯通孔中的所述导体材料连接的导线；以及形成与所述导线连接的外部连接件。
该方法中，形成所述外部连接件包括：形成位于所述载具晶圆的所述第二表面上方并覆盖所述导线的钝化材料；在所述钝化材料中图案化开口以暴露部分所述导线；以及在所述开口中形成所述外部连接件。
该方法中，形成所述外部连接件包括形成选自基本上由焊球、圆柱、柱、突出物、焊料凸块、接合引线所组成的组中的外部连接件。
根据本发明的又一方面，提供了一种装置，包括：有源器件晶圆，具有包括多个电器件的晶圆和设置在正面上的导电互连件；以及载具晶圆，被设置在所述有源器件晶圆的所述正面上方并且该晶圆接合至所述有源器件晶圆，所述载具晶圆还包括：贯通孔，延伸穿过所述载具晶圆并且具有在所述贯通孔内形成的氧化物材料；氧化物贯通孔，延伸穿过所述贯通孔中的所述氧化物材料，所述氧化物贯通孔延伸以暴露所述有源器件晶圆的所述导电互连件的一部分；导电材料，沉积在所述氧化物贯通孔中，所述导电材料与所述有源器件晶圆的所述导电互连件的暴露部分电接触；以及外部连接件，形成在所述载具晶圆的上方并且与所述导电材料电连接。
在该装置中，所述导电材料包括铜。
在该装置中，所述有源器件晶圆包括背照式CMOS图像传感器。
附图说明
为了更完全地理解本发明及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1以截面图示出是由实施例使用的BSI CIS示例性器件的有源器件晶圆；
图2以截面图示出处于中间工艺阶段的载具晶圆的实施例；
图3以截面图示出在其他工艺之后的图2的载具晶圆。
图4以截面图示出在CMP工艺之后的图3的载具晶圆；
图5以截面图示出在进一步的氧化物沉积工艺之后的图4的载具晶圆；
图6以截面图示出具有载具晶圆与有源器件晶圆接合以形成示例性接合晶圆结构的(诸如图5中)实施例，；
图7以截面图示出在晶圆减薄工艺之后的示出载具晶圆的图6的结构；
图8以截面图示出在通孔工艺之后的图7的接合晶圆结构；
图9以截面图示出在其他工艺之后的图8的接合晶圆结构；
图10以截面图示出实施例的完成的接合晶圆结构；
图11以截面图示出在其他工艺之后的图8的接合晶圆结构以示出可选实施例；以及
图12以截面图示出在可选实施例的其他工艺之后的图11的接合晶圆结构。
除非另有说明，否则不同附图中的相应标号和符号通常指相应的部件。绘制附图以清楚地示出实施例的相关方面而不必按比例绘制。
具体实施方式
下面，详细讨论本发明示例性实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出制造和使用本发明的具体方式，而不用于限制本发明和所附权利要求的范围。
如附图所示，示例性实施例提供用于改进诸如贯通孔(through vias)的互连件的可靠性的工艺，贯通孔包括硅贯通孔或衬底贯通孔、延伸穿过中介层的通孔等，所有的这些通孔在本文中通常都被称为TV。在特别适合实施例使用的一个应用中，BSI CIS器件形成在有源器件晶圆中。然而，利用接合晶圆的3D封装件不断增多，而且实施例的TV和方法适用于许多应用，在这些应用中具有贯通孔的载具晶圆或载具衬底以延伸至另一晶圆或衬底的方式被形成。如以下进一步提供的，阐述的实施例包括利用高密度等离子体氧化物(HDP Ox)工艺在载具晶圆上形成通孔。研磨或抛光步骤暴露贯通孔和HDP Ox的底部。稍后在HDP Ox中形成通孔开口。与现有方法硅贯通孔(TSV)不同，这里形成的贯通孔是氧化物贯通孔(TOV)。可以利用低温蚀刻工艺形成TOV，因此产生较低的热应力。因此，消除了传统TV方法中发现的氧化物断裂和金属挤压现象，从而提供完成的器件的提高的可靠性。
使用该阐述的实施例的有利特点可以包括：通孔蚀刻更简单；对有源器件晶圆中使用的材料的热冲击更小，例如，在BSI CIS应用的实例中，CFA/ML材料和接合材料上的热冲击变小；而且使用该实施例也使得通孔侧壁和拐角处的氧化物断裂的风险降低。
图1以截面图示出有源器件晶圆11。虽然本文用于阐述实施例的使用的实例将有源器件晶圆11描述为BSI CIS器件晶圆，但是这些实施例提供具有优势的通孔和3D晶圆组件，这些贯通孔和3D晶圆组件适用于其中载具晶圆与其他器件堆叠的晶圆和衬底中的贯通孔，而不将这些实施例限定于任何特定应用。
现在参考图1，示出了BSI CIS器件11。提供了衬底13，衬底13可以是硅晶圆或其他半导体晶圆。光电二极管23的阵列形成在衬底13的一部分中。外围电路可以包括诸如21和19的MOS晶体管，例如，诸如21和19的MOS晶体管可以是形成在掺杂阱中的P-MOS晶体管21和N-MOS晶体管19。示出了形成在掺杂阱区域21和19中的晶体管以及光电二极管23的上方的栅极导体29，该栅极导体29可以是多晶硅、掺杂的多晶硅或包含金属栅极材料的其他栅极材料并且具有形成在其上的侧壁绝缘体(未示出)。众所周知，光电二极管23的阵列可以包括某一存取晶体管(为了简明，未示出)，诸如3T或4T光电二极管阱中的电荷转移晶体管、读选择晶体管和复位晶体管。示出可以是浅沟槽隔离件(STI)或LOCOS隔离件的隔离区域33以提供光电二极管23与晶体管阱21和19之间的隔离，晶体管阱21和19也互相电隔离。
介电结构25位于晶圆13的正面上方，介电结构25可以包括多个层间和金属间介电层。这些层包括有源器件晶圆的所谓的BEOL(后道工序)层。BEOL层包括本领域公知的导电互连件。
介电结构25中的材料可以包括一种或多种电介质，诸如二氧化硅、氮化物、氧化物、氮氧化物和高-k电介质以及低-k电介质。诸如顶层导体31的导体形成在介电结构25的层中并且被分成诸如金属-1、金属-2等金属层的多个金属层。这些金属层通过介电结构25内的介电层电隔离并且可以通过例如以下的工艺形成：利用被图案化的介电材料形成沟槽，使用电化学喷镀(ECP)用诸如铜或铝铜合金的导电材料填充沟槽，然后利用CMP抛光去除每个金属层处的多余材料；重复该工艺以形成各种金属化层。可以使用双镶嵌和单镶嵌工艺在介电层中形成导体。
在晶圆13的背面上方形成CFA材料35。通过仅允许红光、绿光或蓝光穿过光电二极管23中的相应光电二极管，具有光电二极管的CFA创建BSI传感器11的光电二极管阵列中的彩色画面元素(像素)。微透镜(ML)器件37收集初始光并且将初始光聚焦在CFA和光电二极管上。例如，临时接合材料15设置在ML器件上方。玻璃衬底17接合在晶圆13的背部上方，以保护图像传感器光电二极管并且该玻璃衬底17完成BSI CIS器件11的背部部分。
完成有源器件晶圆13和形成CIS传感器11之后，需要进一步的工艺步骤来形成与该传感器的电连接。
应该注意，虽然BSI CIS传感器11用作阐述实施例的特定实例，但是这些实施例提供了可以由任何有源器件晶圆类型使用的3D晶圆接合结构。例如，数字信号处理器、包括易失性和非易失性存储器的存储器件、模拟处理器、RF电路、电阻器、电感器和电容器可以用于有源器件晶圆中，假设在3D封装布置中利用晶圆接合和贯通孔将有源器件晶圆连接至外部连接件，任何类型的器件都可以在有源器件晶圆中形成并利用这些实施例。
图2以截面图示出处于工艺的中间阶段的载具晶圆41的实施例。在实施例中，在载具晶圆41接合至图1的有源器件晶圆11之前，在一系列前道工序中制备该载具晶圆41。在图2中，光刻胶或硬掩模层43沉积在晶圆45的上方。利用光刻和蚀刻步骤对层43进行图案化，以形成与要在晶圆45中形成的通孔(如下文描述的)相对应的开口47。晶圆45可以是半导体晶圆，并且可以是硅晶圆，但是也可以使用锗、铟、砷化镓和用于半导体晶圆的其他材料。作为可选实施例，在晶圆接合中使用的其他载体材料(诸如玻璃和陶瓷)也可以用于晶圆45。
图3以截面图示出在一些其他工艺步骤之后的图2的载具晶圆41。在从图2的截面过渡到图3的截面的过程中，将光刻胶层43(参见图2)用作蚀刻掩模，利用诸如干蚀刻(包括等离子体蚀刻、RIE蚀刻等)的蚀刻工艺使通孔40延伸至晶圆45内。然后去除光刻胶层43。例如，可以使用高密度等离子体(HDP)工艺沉积填充通孔40并且覆盖晶圆45的表面的氧化物42。可以利用具有SiH4(硅烷)作为前体气体的等离子体反应物和利用提供沉积原子的氧来形成HDP氧化物。当与其他氧化物沉积相比较时，HDP氧化物是稠密的并且在相对较低的温度下形成。然而，这些实施例不限于用于氧化物层42的HDP氧化物；作为非限制性实例，可以使用的其他材料包括HARP(用于CVD的高纵横比工艺)、SACVD、BPSG氧化物。
图4以截面图示出在一些其他工艺步骤之后的图3所示的载具晶圆41。为了从图3的中间阶段过渡到图4所示的阶段，使用化学机械抛光(CMP)或诸如蚀刻的其他氧化物去除工艺从晶圆45的上表面去除部分氧化物42，如果使用CMP，也可以进一步平坦化晶圆45的上表面。然后，通孔40保持填充的氧化物42。载具晶圆的厚度t1可以在约400至约800微米的范围内。在非限制的示例性实例中，载具晶圆41在此阶段处可以具有约750微米的厚度t1。
图5以截面图示出在一些其他工艺步骤之后的图4所示的载具晶圆41。为了从图4的中间阶段过渡到图5示出的阶段，使用诸如CVD、PECVD或PVD沉积的氧化物沉积或热氧化物生长在晶圆45的上表面上方形成氧化物层44。例如，层44的厚度可以在0.1微米至1微米的范围内。如下文所述，当载具晶圆41可以与有源器件晶圆的表面上的氧化物层分子接合(图5未示出)时，在随后的氧化物与氧化物晶圆接合工艺中使用层44。氧化物层44具有暴露的表面，该暴露的表面相对平坦和光滑并且与晶圆接合技术兼容。
图6以另一截面图示出上述制备工艺完成之后并且已经实施氧化物与氧化物晶圆接合工艺之后的图5的载具晶圆41。与图5相比，现在示出了通过暴露的表面朝下旋转的载具晶圆41。为了简明，示出图6的截面，但是，例如也可以示出为载具晶圆位于有源器件晶圆的下方。目前载具晶圆41与有源器件晶圆11(参见图1)接合。利用氧化物与氧化物晶圆接合工艺以将载具晶圆41的氧化物层44接合至在有源器件晶圆11的晶圆13的正面上方所形成的氧化物层46。氧化物层46也可以是热生长的氧化物或可以在有源器件晶圆11的正面上方通过CVD、PECVD、PVD沉积该氧化物层46，而且氧化物层46的厚度可以在1微米至约2微米的范围内。为了形成晶圆接合，氧化物层44和46的表面可以通过例如等离子体工艺进行活化、或进行化学清洗，然后以物理接触方式进行放置。可以在室温或增加的温度下发生晶圆接合，并且可以在真空室中实施该晶圆接合。在一个实施例中，在晶圆接合工艺过程中，可以使用在约150℃至约450℃的范围内的温度。
在将载具晶圆41安装至有源器件晶圆11的过程中，通孔40与有源器件晶圆11中的顶层金属化部分31的特定部分对准。通孔40可以在随后的步骤(下文所述的)中用于形成垂直的氧化物贯通孔，该氧化物贯通孔建立载具晶圆41的上表面至有源器件晶圆11的部分金属化层的电连接。
图7以截面图示出在其他工艺步骤之后的图6所示的载具晶圆41和有源器件晶圆11。为了从图6的中间阶段过渡到图7所示的工艺阶段，对晶圆45的表面(目前是上表面)执行晶圆研磨或晶圆减薄操作以暴露通孔40，该晶圆研磨或晶圆减薄操作可以包括机械晶圆研磨、硅蚀刻、CMP或这些工艺的组合，从而形成延伸穿过晶圆45的贯通孔40。贯通孔40保持填充的HDP氧化材料42。
图8示出在其他工艺之后的载具晶圆41和有源器件晶圆11。光刻胶或硬掩模层53形成在载具晶圆41的暴露表面的上方。利用光刻和蚀刻工艺在光刻胶或硬掩模层53中形成开口55。利用开口55以及将光刻胶层53用作蚀刻掩模，将氧化物贯通孔(TOV)51形成在HDP氧化物42中并且延伸穿过氧化物层44和46以暴露有源器件晶圆11中的金属化结构31的最顶层的一部分。
用于形成TOV51的蚀刻工艺是氧化物蚀刻工艺并且可以通过RIE蚀刻来实施该蚀刻工艺，该蚀刻工艺尤其适合在HDP氧化物42中形成并延伸进入氧化物层44、46的窄通孔开口的高纵横比和各向异性特性。由于该蚀刻是氧化物蚀刻，所以可以在对有源器件晶圆11中的材料(例如，包括CFA和ML材料)具有相对较低的热影响的温度下实施该蚀刻。此外，TOV51蚀刻穿过HDP氧化物42并且该开口延伸进入另一氧化物层44，然后进入氧化物层46，使得整个蚀刻工艺是氧化物蚀刻。相比之下，在现有方法中，可比较的蚀刻是穿过载具晶圆进入下面的氧化物层的硅蚀刻，从而对氧化物产生额外的热应力。
由于在晶圆接合工艺之后形成通孔51，因此该工艺可以被认为是“后制作通孔”方法。
通过比较本文描述的实施例的方法和现有硅贯通孔蚀刻以及热氧化衬里形成，这些实施例的使用提供许多优点。现有方法中由于形成“拐角”应力而导致的问题在使用具有TOV的实施例时没有发生，因为在这些实施例中，HDP氧化物被用于将通孔中所形成的导体与载具晶圆隔离，而在现有方法中，作为低温热氧化物在高纵横比通孔中实施衬里氧化沉积，从而导致发生断裂的区域。通过利用这些实施例，HDP氧化物形成隔离层，因此不再实施该衬里氧化步骤。与现有方法的问题相比，使用这些实施例和TOV消除了热衬里氧化物及其带来的可靠性问题。
图9以截面图示出其他工艺步骤之后的图8的载具晶圆41和有源器件晶圆11。为了从图8过渡到图9，去除光刻胶层53，并且利用电化学喷镀(ECP)工艺在通孔51的侧壁和底部内形成铜(Cu)再分布层(RDL)57，该铜(Cu)再分布层(RDL)57延伸至晶圆45的暴露表面上。举例来说，RDL57可以是铜或铜合金之一，并且可以包括诸如氮化钛、氮化钽等的阻挡层和粘附层以防止铜离子扩散。本领域技术人员将认识到，可以在填充通孔51的铜或其他导体57形成之前或之后，在通孔中形成衬里、阻挡层、晶种层等。
RDL57在通孔51中通过HDP氧化物42与晶圆45隔离，因此不需要额外的绝缘体沉积来保持这种隔离。RDL57延伸至通孔51内并延伸至有源器件晶圆11中的金属化层31的暴露部分，并且形成从晶圆45的上表面，通过氧化物贯通孔51至金属化层31的电连接件。RDL57也形成为位于晶圆45的表面上，而且如图9所示，RDL57可以被图案化以在晶圆45的上表面上形成多条导线。因此，RDL57提供用于建立到达有源器件晶圆11中的金属化层31的外部电连接件的导线部分。
图10以另一截面图示出在其他工艺步骤之后的图9的载具晶圆41和有源器件晶圆11。在图10中，示出了在钝化材料61(诸如氮化硅)层或另一钝化材料层被沉积在RDL57上方之后的TOV51。钝化材料61覆盖通孔中的RDL57并且位于晶圆45的上表面上方。诸如63的开口形成在钝化材料61中，然后在开口中形成端子65。端子65可以是球栅阵列(BGA)端子，并且端子65形成与RD L57的多部分电接触的外部端子。BGA端子65在通孔51中的金属化层31处通过RDL57与有源器件晶圆11电连接。可以形成BGA端子65作为焊球或焊料凸块并且BGA端子65可以被沉积在RDL层57上，然后经受例如热回流工艺以完成BGA端子65。
在图9和10所示的示例性实施例工艺中，形成RDL57和BGA球65而不需要CMP工艺和镶嵌工艺，CMP工艺和镶嵌工艺通常用于图案化通孔上的铜或其他导体。
现在，图11和12示出可选的具体实施方式实例。在图11中，以截面图示出在其他工艺步骤之后的图9的结构。以内衬通孔51的方式形成诸如TaN(氮化钽)的阻挡层。示出了填充有诸如铜或合金的导体的通孔51，该导体通过ECP工艺形成，然后进行CMP工艺以去除过多的负担(overburden)并平坦化通孔51的表面。因此，该工艺类似于已知的用于在通孔内形成铜的镶嵌工艺。
图12示出在其他工艺步骤之后的图11的结构。在图12中，示出了在CMP工艺之后的填充有铜的通孔51。RDL层57由导体形成以在衬底上方形成导线。例如，该层可以是通过光刻和蚀刻图案化所形成的Al/Cu合金，以形成与通孔连接的导线。钝化层61形成在RDL层57的上方，在导线上形成开口并形成BGA球65以完成用于有源器件晶圆11的外部连接件。
图10和12的BGA端子65可以由基于铅的焊料或无铅焊料形成，并且例如，BGA端子65可以由包含银、锡、铜中的一种或多种的焊料形成。BGA端子形成导电端子并且可以不是球形的，可以使用诸如柱(pillars)、柱体(columns)、柱状物(studs)、柱堆叠(stacks of studs)的其他形状来形成可选实施例。BGA端子65可以包括保护涂层，例如，镍、金和钯以及诸如ENIG、ENEPIG的合金。在可选实施例中，可以用柱状物、柱、接合引线、凸块来代替球栅阵列端子65而且这些替换件可以是铜、金或包含焊料的其他导电材料。形状可以是柱体、柱状物、引线接合凸块或引线接合柱，提供用于将模块或集成电路安装至另一板或衬底的导电端子的任何形状可以用作端子。在一些实施例中，例如，引线接合柱形凸块的堆叠与铜或金导线一起使用作为BGA球65的可选实施例。
以上描述的和图2至图10所示的工艺可以在晶圆级工艺中实施，也就是说，载具晶圆41可以与如图7所示的有源器件晶圆11接合，而且可以以晶圆级实施包括形成TOV和形成导电RDL层、钝化层以及球栅阵列端子的随后步骤。可选地，在晶圆接合步骤之后，通过切割或锯切操作可以将器件分离为独立模块以形成集成电路模块，然后，可以完成独立的集成电路模块。由于规模和效益的经济考虑，越来越多地使用晶圆级工艺，然而，本文的实施例不限于晶圆级工艺实施例。
作为使用本文描述的实施例的优点，应该相信，就热预算和机械应力而言，在有源器件晶圆已经与该载具晶圆接合时，穿过HDP氧化物(或类似的氧化物)蚀刻TOV所需的工艺条件与现有方法中的蚀刻所需的热条件相比应力更小，例如载具晶圆的硅衬底蚀刻。另外，应该相信，在实施例的TOV内环绕导体的HDP氧化物还可以通过消除在现有方法中形成贯通孔(through-vias)时发现的氧化物断裂和导体挤压现象来改进可靠性。
在示例性实施例中，一种方法包括在载具晶圆中形成至少一个通孔；用氧化物填充该至少一个通孔；将该载具晶圆安装至第二晶圆；穿过填充该至少一个通孔的氧化物蚀刻通孔以形成氧化物贯通孔；以及用导体填充该氧化物贯通孔。在又一个实施例中，上述方法中的氧化物是高密度等离子体(HDP)氧化物。在另一个实施例中，该方法还包括减薄载具晶圆。在又一个实施例中，在上述方法中，在减薄步骤之前，该至少一个通孔从载具晶圆的第一表面延伸到载具晶圆中但没有延伸至载具晶圆的第二表面。在另一个实施例中，在上述方法中，第二晶圆包括图像传感器。在又一个实施例中，在上述方法中，第二晶圆包括导电互连件并且氧化物贯通孔进一步延伸以暴露导电互连件。在又一个实施例中，在上述方法中，导体填充氧化物贯通孔并且与导电互连件电连接。在又一些实施例中，导体是铜。在另一个实施例中，实施上述方法并且上述方法还包括形成位于载具晶圆上方并且与导体电接触的外部端子。在又一个实施例中，在上述方法中，导体是铜。
在另一些实施例中，一种方法包括提供具有正面和相对的背面的有源器件晶圆，该正面包括设置在介电层中的导电互连材料；提供具有填充有氧化物的通孔的载具晶圆，该通孔从载具晶圆的第一表面延伸至载具晶圆的第二表面；接合载具晶圆的第二表面和有源器件晶圆的正面；蚀刻通孔中的氧化物以形成氧化物贯通孔，该氧化物贯通孔从载具晶圆的第一表面延伸至有源器件晶圆的介电层内从而暴露介电层中的导电互连材料的一部分；以及在氧化物贯通孔内沉积导电材料以形成导体，该导体与导电互连材料电接触。
在又一个实施例中，在上述方法中，有源器件晶圆还包括CMOS图像传感器。在又一个实施例中，上述方法包括其中CMOS图像传感器是背照式图像传感器。在又一个实施例中，在上述方法中，该方法包括在载具晶圆的第二表面上沉积导电材料；图案化载具晶圆的第二表面上的导电材料以形成与氧化物贯通孔中的导电材料连接的导线；以及形成与导线连接的外部连接件。
在又一个实施例中，在上述方法中形成外部连接件包括形成位于载具晶圆的第二表面上方并覆盖导线的钝化材料；在钝化材料中图案化开口从而暴露部分导线；以及在开口中形成外部连接件。在又一个实施例中，上述方法包括其中沉积导电材料还包括沉积铜。在又一个实施例中，在上述方法中，该方法包括形成外部连接件，形成外部连接件包括形成选自基本上由焊球、柱体、柱、柱状物、焊料凸块、接合引线所组成的组的外部连接件。
在另一个实施例中，一种装置包括有源器件晶圆，该有源器件晶圆具有包括多个电器件的晶圆和设置在正面上的导电互连件；以及载具晶圆，该载具晶圆设置在有源器件晶圆的正面上方并且该晶圆与有源器件晶圆接合，该载具晶圆还包括：延伸穿过载具晶圆并且具有在通孔内形成的氧化物材料的通孔；延伸穿过通孔中的氧化物材料的氧化物贯通孔，该氧化物贯通孔延伸以暴露有源器件晶圆的导电互连件的一部分；沉积在氧化物贯通孔中的导电材料，该导电材料与有源器件晶圆的导电互连件的暴露部分电接触；以及形成在载具晶圆的上方并且与导电材料电连接的外部连接件。
在又一个实施例中，在上述装置中，导电材料是铜。在另一个实施例中，在上述装置中，有源器件晶圆包括背照式CMOS图像传感器。
虽然已经关于示例性实施例描述了本发明，但是不应该以限制的含义解释本说明书。在参考了本说明书的基础上，这些示例性实施例的各种变化和组合以及本发明的其他实施例对于本领域的技术人员是显而易见的。

Claims (10)

1.一种方法，包括：
在载具晶圆中形成至少一个通孔；
用氧化物填充所述至少一个通孔；
将所述载具晶圆安装至第二晶圆；
穿过填充所述至少一个通孔的所述氧化物蚀刻贯通孔，以形成氧化物贯通孔；以及
用导体填充所述氧化物贯通孔。
2.根据权利要求1所述的方法，其中，所述氧化物是高密度等离子体(HDP)氧化物。
3.根据权利要求1所述的方法，还包括减薄所述载具晶圆。
4.根据权利要求3所述的方法，在减薄步骤之前，所述至少一个通孔从所述载具晶圆的第一表面延伸到所述载具晶圆中但没有延伸至所述载具晶圆的第二表面。
5.根据权利要求1所述的方法，其中，所述第二晶圆包括图像传感器。
6.根据权利要求1所述的方法，其中，所述第二晶圆包括导电互连件，并且所述氧化物贯通孔进一步延伸以暴露所述导电互连件。
7.根据权利要求6所述的方法，其中，所述导体填充所述氧化物贯通孔并与所述导电互连件电连接。
8.根据权利要求7所述的方法，其中，所述导体包括铜。
9.一种方法，包括：
提供具有正面和相对的背面的有源器件晶圆，所述正面包括设置在介电层中的导电互连材料；
提供具有填充有氧化物的贯通孔的载具晶圆，所述贯通孔从所述载具晶圆的第一表面延伸至所述载具晶圆的第二表面；
将所述载具晶圆的所述第二表面接合至所述有源器件晶圆的所述正面；
减薄所述载具晶圆的所述第一表面；
蚀刻所述贯通孔中的氧化物以形成从所述载具晶圆的所述第一表面延伸到所述有源器件晶圆的所述介电层中的氧化物贯通孔，以暴露所述介电层中的所述导电互连材料的一部分；以及
在所述氧化物贯通孔内沉积导体材料以形成与所述导电互连材料电接触的导体。
10.一种装置，包括：
有源器件晶圆，具有包括多个电器件的晶圆和设置在正面上的导电互连件；以及
载具晶圆，被设置在所述有源器件晶圆的所述正面上方并且该晶圆接合至所述有源器件晶圆，所述载具晶圆还包括：
贯通孔，延伸穿过所述载具晶圆并且具有在所述贯通孔内形成的氧化物材料；
氧化物贯通孔，延伸穿过所述贯通孔中的所述氧化物材料，所述氧化物贯通孔延伸以暴露所述有源器件晶圆的所述导电互连件的一部分；
导电材料，沉积在所述氧化物贯通孔中，所述导电材料与所述有源器件晶圆的所述导电互连件的暴露部分电接触；以及
外部连接件，形成在所述载具晶圆的上方并且与所述导电材料电连接。
CN201310105417XA 2012-04-18 2013-03-28 用于后制作通孔的贯通孔的方法和装置 Pending CN103377998A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910725136.1A CN110491832A (zh) 2012-04-18 2013-03-28 用于后制作通孔的贯通孔的方法和装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261625987P 2012-04-18 2012-04-18
US61/625,987 2012-04-18
US13/678,371 2012-11-15
US13/678,371 US10269863B2 (en) 2012-04-18 2012-11-15 Methods and apparatus for via last through-vias

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910725136.1A Division CN110491832A (zh) 2012-04-18 2013-03-28 用于后制作通孔的贯通孔的方法和装置

Publications (1)

Publication Number Publication Date
CN103377998A true CN103377998A (zh) 2013-10-30

Family

ID=49379326

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910725136.1A Pending CN110491832A (zh) 2012-04-18 2013-03-28 用于后制作通孔的贯通孔的方法和装置
CN201310105417XA Pending CN103377998A (zh) 2012-04-18 2013-03-28 用于后制作通孔的贯通孔的方法和装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910725136.1A Pending CN110491832A (zh) 2012-04-18 2013-03-28 用于后制作通孔的贯通孔的方法和装置

Country Status (4)

Country Link
US (3) US10269863B2 (zh)
KR (1) KR101431372B1 (zh)
CN (2) CN110491832A (zh)
TW (1) TWI596702B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576675A (zh) * 2015-01-05 2015-04-29 武汉新芯集成电路制造有限公司 一种背照式图像传感器的制备方法
CN104616997A (zh) * 2015-01-05 2015-05-13 武汉新芯集成电路制造有限公司 背照式图像传感器的制备方法
CN105529341A (zh) * 2014-10-15 2016-04-27 全视科技有限公司 制作多晶片图像传感器的方法
CN108766893A (zh) * 2018-05-31 2018-11-06 德淮半导体有限公司 半导体装置及其制造方法
CN110223997A (zh) * 2019-06-20 2019-09-10 德淮半导体有限公司 堆叠式图像传感器及其形成方法
CN110783265A (zh) * 2019-11-05 2020-02-11 武汉新芯集成电路制造有限公司 一种半导体器件及其制作方法
CN111312719B (zh) * 2020-02-27 2021-08-13 长江存储科技有限责任公司 半导体结构及其制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US8921901B1 (en) * 2013-06-10 2014-12-30 United Microelectronics Corp. Stacked CMOS image sensor and signal processor wafer structure
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US9349767B2 (en) * 2014-04-16 2016-05-24 Semiconductor Components Industries, Llc Image sensors with through-oxide via structures
TWI542263B (zh) * 2014-07-31 2016-07-11 恆勁科技股份有限公司 中介基板及其製法
TWI692859B (zh) 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
US9978791B2 (en) 2015-07-31 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd Image sensor and method for manufacturing the same
JP6725231B2 (ja) * 2015-10-06 2020-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
US10410981B2 (en) * 2015-12-31 2019-09-10 International Business Machines Corporation Effective medium semiconductor cavities for RF applications
FR3069371B1 (fr) * 2017-07-19 2019-08-30 Stmicroelectronics (Crolles 2) Sas Dispositif electronique capteur d'images
KR102430496B1 (ko) 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법
US10510794B2 (en) * 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor
US11536800B2 (en) 2017-12-22 2022-12-27 Hrl Laboratories, Llc Method and apparatus to increase radar range
US11527482B2 (en) 2017-12-22 2022-12-13 Hrl Laboratories, Llc Hybrid integrated circuit architecture
CN111480230A (zh) 2017-12-22 2020-07-31 Hrl实验有限公司 混合集成电路结构
CN108417594B (zh) * 2018-02-27 2020-11-27 上海集成电路研发中心有限公司 一种背照式cmos图像传感器结构的互联工艺方法
CN111656511A (zh) * 2018-04-04 2020-09-11 松下知识产权经营株式会社 电子设备
US10957537B2 (en) * 2018-11-12 2021-03-23 Hrl Laboratories, Llc Methods to design and uniformly co-fabricate small vias and large cavities through a substrate
JP7022174B2 (ja) * 2020-06-25 2022-02-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
US11217525B1 (en) * 2020-07-01 2022-01-04 Nanya Technology Corporation Semiconductor structure and method of forming the same
US11972970B1 (en) 2020-09-01 2024-04-30 Hrl Laboratories, Llc Singulation process for chiplets
KR20220046786A (ko) 2020-10-08 2022-04-15 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치를 포함하는 비휘발성 메모리 시스템
KR20220058682A (ko) 2020-10-29 2022-05-10 삼성전자주식회사 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1338775A (zh) * 2000-08-04 2002-03-06 精工爱普生株式会社 半导体装置及其制造方法、电路基板以及电子装置
US20100193964A1 (en) * 2009-02-03 2010-08-05 International Business Machines Corporation method of making 3d integrated circuits and structures formed thereby
CN102130045A (zh) * 2010-12-31 2011-07-20 上海集成电路研发中心有限公司 通孔加工方法
CN102403328A (zh) * 2010-09-13 2012-04-04 美商豪威科技股份有限公司 具有改良噪声屏蔽的图像传感器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2604939C3 (de) * 1976-02-09 1978-07-27 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Herstellen von wenigstens einem Durchgangsloch insbesondere einer Düse für Tintenstrahldrucker
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
JP3722367B2 (ja) * 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
US6716737B2 (en) * 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US20040087213A1 (en) * 2002-08-16 2004-05-06 Chi-Lei Kao Plug used for connection with a usb receptacle
JP3696208B2 (ja) * 2003-01-22 2005-09-14 株式会社東芝 半導体装置
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
US7268410B1 (en) * 2005-01-24 2007-09-11 National Semiconductor Corporation Integrated switching voltage regulator using copper process technology
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
DE102005029784A1 (de) 2005-06-24 2007-01-11 Siemens Ag Elektronikbaugruppe und Verfahren zur Herstellung einer Elektronikbaugruppe
US7342272B2 (en) * 2005-08-31 2008-03-11 Micron Technology, Inc. Flash memory with recessed floating gate
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
KR100830581B1 (ko) * 2006-11-06 2008-05-22 삼성전자주식회사 관통전극을 구비한 반도체 소자 및 그 형성방법
US8569876B2 (en) * 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
US8076744B2 (en) * 2007-01-25 2011-12-13 Chien-Hung Liu Photosensitizing chip package and manufacturing method thereof
KR100881199B1 (ko) 2007-07-02 2009-02-05 삼성전자주식회사 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
DE202007012632U1 (de) * 2007-09-10 2008-01-03 GEOTEX Holland-Moritz GbR (vertretungsberechtigter Gesellschafter: Herr Jan Holland-Moritz, 36466 Dermbach) Geomatte
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
US7791174B2 (en) * 2008-03-07 2010-09-07 Advanced Inquiry Systems, Inc. Wafer translator having a silicon core isolated from signal paths by a ground plane
JP2009277883A (ja) * 2008-05-14 2009-11-26 Sharp Corp 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
KR20090128899A (ko) 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
JP5356742B2 (ja) * 2008-07-10 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置、半導体装置の製造方法および半導体パッケージの製造方法
JP2010040621A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
KR20100020718A (ko) * 2008-08-13 2010-02-23 삼성전자주식회사 반도체 칩, 그 스택 구조 및 이들의 제조 방법
US8278152B2 (en) 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
WO2010109746A1 (ja) * 2009-03-27 2010-09-30 パナソニック株式会社 半導体装置及びその製造方法
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US8525345B2 (en) * 2010-03-11 2013-09-03 Yu-Lin Yen Chip package and method for forming the same
US8791575B2 (en) * 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8598695B2 (en) * 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
TWI459485B (zh) * 2011-01-17 2014-11-01 Xintec Inc 晶片封裝體的形成方法
JP2012227328A (ja) 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1338775A (zh) * 2000-08-04 2002-03-06 精工爱普生株式会社 半导体装置及其制造方法、电路基板以及电子装置
US20100193964A1 (en) * 2009-02-03 2010-08-05 International Business Machines Corporation method of making 3d integrated circuits and structures formed thereby
CN102403328A (zh) * 2010-09-13 2012-04-04 美商豪威科技股份有限公司 具有改良噪声屏蔽的图像传感器
CN102130045A (zh) * 2010-12-31 2011-07-20 上海集成电路研发中心有限公司 通孔加工方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105529341A (zh) * 2014-10-15 2016-04-27 全视科技有限公司 制作多晶片图像传感器的方法
CN104576675A (zh) * 2015-01-05 2015-04-29 武汉新芯集成电路制造有限公司 一种背照式图像传感器的制备方法
CN104616997A (zh) * 2015-01-05 2015-05-13 武汉新芯集成电路制造有限公司 背照式图像传感器的制备方法
CN108766893A (zh) * 2018-05-31 2018-11-06 德淮半导体有限公司 半导体装置及其制造方法
CN110223997A (zh) * 2019-06-20 2019-09-10 德淮半导体有限公司 堆叠式图像传感器及其形成方法
CN110783265A (zh) * 2019-11-05 2020-02-11 武汉新芯集成电路制造有限公司 一种半导体器件及其制作方法
CN111312719B (zh) * 2020-02-27 2021-08-13 长江存储科技有限责任公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
US11600653B2 (en) 2023-03-07
TWI596702B (zh) 2017-08-21
KR101431372B1 (ko) 2014-08-19
TW201349390A (zh) 2013-12-01
CN110491832A (zh) 2019-11-22
US20130277789A1 (en) 2013-10-24
US11978758B2 (en) 2024-05-07
US20190237505A1 (en) 2019-08-01
KR20130117329A (ko) 2013-10-25
US20210159264A1 (en) 2021-05-27
US10269863B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
US11978758B2 (en) Methods and apparatus for via last through-vias
US11817470B2 (en) Stacked substrate structure with inter-tier interconnection
US11532661B2 (en) 3DIC seal ring structure and methods of forming same
US10090352B2 (en) Manufacturing method for semiconductor device and semiconductor device
US8772072B2 (en) Backside illuminated image sensor
CN106298718B (zh) 集成电路、前照式传感器、背照式传感器和三维集成电路
TWI509783B (zh) 半導體裝置及其形成方法
CN104733435B (zh) 3dic互连装置和方法
US9054081B2 (en) Semiconductor device having through-substrate via with insulating portion
KR101341586B1 (ko) 반도체 집적 회로 장치 및 이의 제조 방법
TWI806300B (zh) 金屬柵格的製造方法、背照式影像感測器及其製造方法
US10978655B2 (en) Semiconductor devices
KR100938951B1 (ko) 후면 조사 이미지 센서 및 그 제조방법
KR100938723B1 (ko) 후면 조사 이미지 센서 및 그 제조방법
TW202042383A (zh) 影像感測器及其形成方法
CN109103169B (zh) 半导体器件
US8697483B2 (en) Method of forming contact and semiconductor device manufactured by using the method
US20130264618A1 (en) Method for manufacturing backside-illuminated image sensor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20131030

RJ01 Rejection of invention patent application after publication