JP2009277883A - 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器 - Google Patents

電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器 Download PDF

Info

Publication number
JP2009277883A
JP2009277883A JP2008127767A JP2008127767A JP2009277883A JP 2009277883 A JP2009277883 A JP 2009277883A JP 2008127767 A JP2008127767 A JP 2008127767A JP 2008127767 A JP2008127767 A JP 2008127767A JP 2009277883 A JP2009277883 A JP 2009277883A
Authority
JP
Japan
Prior art keywords
electronic element
element wafer
groove
wafer module
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008127767A
Other languages
English (en)
Inventor
Toru Ida
徹 井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008127767A priority Critical patent/JP2009277883A/ja
Priority to US12/387,433 priority patent/US20090283311A1/en
Priority to CNA2009101408479A priority patent/CN101582416A/zh
Publication of JP2009277883A publication Critical patent/JP2009277883A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】信頼性、特に耐湿性の高い貫通電極とする。
【解決手段】隣接する電子素子間のダイシング領域４に沿って電子素子ウエハ１の裏面から電子素子ウエハ１を貫通したダイシング用の溝５が形成されており、電子素子ウエハ１の裏面の半導体層と金属配線１２とを絶縁するための絶縁膜８が、貫通孔７を含む電子素子ウエハ１の裏面側に形成されていると共に、ダイシング用の溝５内の少なくとも側壁側に形成されている。これによって、信頼性、特に耐湿性の高い貫通電極とすることができる。
【選択図】図１

Description

本発明は、複数の電子素子が設けられた電子素子ウェハの表面と支持基板とが貼り合わされた電子素子ウェハモジュールおよび、この電子素子ウェハモジュールの製造方法、この電子素子ウェハモジュールが電子素子毎に切断されて個片化された電子素子モジュール、この電子素子モジュールを画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ装置、ファクシミリ装置、カメラ付き携帯電話装置などの電子情報機器に関する。
近年、ますます、複数の基板（例えば半導体基板、ガラス基板およびレンズ基板など）を積層した電子素子ウェハモジュールから切断して個片化したカメラモジュール（センサモジュール）などの電子素子モジュールの小型化・薄型化の要求が高まっている。それゆえ、複数の基板を積層することにより実装密度を高める手法が広く行なわれている。また、イメージセンサーではワイヤボンディングによるパッケージ底面積の平面方向の広がりを抑制してリアルチップサイズパッケージを実現するものとして、電子素子モジュールのチップ表面に形成された電極パッドから、半導体基板（電子素子ウェハ）を貫通し、半導体基板の裏面にまで配線接続するための貫通電極の形成技術が注目されている。これについて特許文献１，２に示している。
特許文献１には、貫通電極を有するＢＧＡ （Ball Grid Array）型の半導体装置およびその製造方法が開示されている。特許文献１では、半導体基板の裏面から、半導体基板（）の表面に形成されたパッド電極に達する貫通電極および配線層を形成した後、半導体基板と支持基板を貼り合わせ、最後に半導体基板と支持基板を電子素子毎（半導体装置毎）に切断して、複数の半導体チップに分離している。
以下に、図２８を用いて、貫通電極の形成後、半導体基板を分割して複数の半導体チップに個片化する方法を具体的に説明する。
図２８は、特許文献１に開示されている従来の貫通電極を備えた半導体ウェハモジュールの電極部付近およびダイシング領域の縦断面図である。
図２８に示すように、通常、半導体基板（半導体ウェハ）１０１の基板表面（下面）には絶縁膜１０２が形成されており、その上に金属配線層１０３が形成されている。この金属配線層１０３には半導体装置の信号入出力を行うための電極パッドが形成されている。貫通電極はこの電極パッドの領域に形成される。さらに、金属配線層１０３上に、酸化膜や窒化膜からなる保護膜となっている接着層１０４が形成されている。その接着層１０４上には、半導体基板１０１を補強するための支持基板１０５(例えばガラス基板)が貼り合わされている。
この半導体基板１０１において、金属配線層１０３からなる電極パッド直下には貫通孔が形成され、この貫通孔の側面および底面の一部と、半導体基板１０１の基板裏面とを覆うように絶縁膜１０６が形成されている。また、貫通孔の底面の電極パッドから半導体基板１０１の裏面にかけて導電層１０７が形成され、貫通孔内の導電層１０７が貫通電極１０７ａとして機能する。半導体基板１０１の裏面は保護膜１０８によって導電層１０７および貫通電極１０７ａが被覆されて保護され、外部接続端子１０９のみが開口されている。これによって、半導体基板１０１の裏面における導電層１０７は、外部接続端子１０９と電気的に接続される。その結果、半導体基板１０１の表面に存在する電極パッド（金属配線１０３）と、裏面に存在する外部接続端子１０９とは、導電層１０７によって導通している。最後に、ダイシングライン領域の半導体基板１０１および支持板１０５を複数の半導体チップに分割して個片化する。
一方、携帯電話装置に代表される小型のカメラモジュールにおいても、更なる小型・薄型化の要求が高まっている。例えば、貫通電極の製造方法と貫通電極とを適用した固体撮像素子が特許文献２に開示されている。
特許文献２では、表面側中央部分に撮像領域が形成され、その周辺部分に電極パッドが形成された複数の固体撮像素子が配設された電子素子ウェハ（半導体基板；例えばシリコンウェハ）の表面側に支持基板としてガラス基板を接着する。次に、シリコンウェハの裏面から電極パッドに到着するビアホールを形成すると同時に、ダイシングラインの中心に沿って延び、かつシリコンウェハの裏面からシリコンウェハを貫通する溝を形成する。その後、加熱処理を伴う工程を含む各種工程により、緩衝層、配線層、ソルダーマスク、ハンダボールをシリコンウェハの裏面に形成する。最後に、ダイシングにより、支持基板に支持されたシリコンウェハを固体撮像素子毎の個々のシリコンチップに分割している。
以上のように、貫通電極を備えた半導体装置、および貫通電極形成プロセスは、メモリだけでなく固体撮像素子など幅広いデバイスの小型・薄型化を実現するために注目されている。特許文献１、２共に、最後に電子素子ウェハ（半導体基板）を分割して電子素子毎に個片化する工程が含まれている。
図２９は、特許文献２に開示されている従来の貫通電極を備えた電子素子ウェハモジュールの電極部付近およびダイシング領域の縦断面図である。
図２９に示すように、電子素子ウェハモジュールから電子素子モジュールを切断して製造する場合、貫通孔２０１（＝ビアホール）と同時に、ダイシングラインに沿って溝２０２が形成される。その後、貫通孔２０１上の絶縁膜２０３が溝２０２の側壁にも形成される。
最後に、ダイシングライン領域に沿って分割して複数の電子素子モジュールに個片化する。図２９では、電子素子ウェハとしてのシリコンウェハ２０４の裏面からパッド電極２０５に到着するビアホール２０１を形成すると同時に、ダイシングライン中心ＤＳに沿って延び、かつシリコンウェハ２０４の裏面からシリコンウェハ２０４を貫通する溝２０２を形成するため、樹脂接着層２０６とガラス基板２０７を切断することによって電子素子モジュール毎に個片化する。
特開２００６−３２６９９号公報 特開２００５−２３５８５９号公報
しかしながら、上記従来の技術では、最後に半導体基板と支持基板の両方または支持基板を切断して半導体装置（電子素子）毎に個片化する必要があり、支持基板と半導体基板の金属配線を含む断面が露出するという問題がある。そのために信頼性、具体的には耐湿性が良好な貫通電極を有する半導体チップを製造するのが非常に困難であるという問題を有していた。
特許文献１では、貫通電極１０７ａを有する半導体装置（電子素子毎）毎に個片化するのに、半導体基板（半導体ウェハ）１０１と支持基板１０５の両方を切断して個片化する必要があり、半導体基板１０１用のダイシングブレードと支持基板１０５用のダイシングブレードを用いて別々に切断する必要がある。例えば、支持基板１０５がガラス基板で構成されている場合には、半導体基板１０１とガラス基板（支持基板１０５）を同じブレードで切断するのは非常に困難である。さらに、半導体基板１０１と支持基板１０５の断面に金属配線層１０３が露出するという問題もあり、ダイシングに手間がかかると共に、耐湿性が良好な半導体装置（電子素子モジュール）を実現するのが困難である。
特許文献２では、電子素子ウェハ（半導体基板）であるシリコンウェハ２０４の裏面からパッド電極２０５に到着するビアホール２０１を形成すると同時に、ダイシングライン中心ＤＳに沿って延び、かつシリコンウェハ２０４の裏面からシリコンウェハ２０４を貫通する溝２０２を形成する。このため、上記特許文献１による方法と比較して、支持基板であるガラス基板２０７だけを切断することによって電子素子モジュール毎に個片化が可能となるため、手間が低減されるというメリットがある。しかし、上記特許文献１による方法と同様に、シリコンウェハ２０４とガラス基板２０７の断面、特に、ビアホール２０１を埋め込んでいる導体に接続された金属配線層２０８が露出するという問題がある。したがって、上記特許文献１による方法と同様に、耐湿性が良好な電子素子モジュールを実現するのが困難であるという問題を有する。
以上のように、貫通孔を有する半導体装置を個片化するためには、半導体基板と支持基板の両方または支持基板を切断することが必要であり、どちらの方法でも、半導体基板と支持基板の接着断面中に金属配線層が露出して腐食したり、表面の水分によってリークしたりする虞がある。
本発明は、上記従来の問題を解決するもので、信頼性、特に耐湿性の高い貫通電極とすることができる電子素子ウェハモジュールおよびその製造方法、この電子素子ウェハモジュールを個片化した電子素子モジュール、この電子素子モジュールを画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。
本発明の電子素子ウェハモジュールは、複数の電子素子が表面側に配設され、該電子素子毎に、両面を貫通する貫通孔を通して該表面側の配線または端子部（配線・端子部）と導通された配線が裏面に設けられた電子素子ウエハと、該電子素子ウエハの表面側に対向して樹脂接着層により接着された支持基板とを有する電子素子ウエハモジュールにおいて、
隣接する電子素子間のダイシングラインに沿って該電子素子ウエハの裏面から該電子素子ウエハを貫通したダイシング用の溝が形成されており、該裏面の半導体層と該配線とを絶縁するための絶縁膜が、該貫通孔を含む該電子素子ウエハの裏面に形成されていると共に、該溝内の少なくとも側壁に形成されているものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の電子素子ウェハモジュールにおける電子素子の周辺部に前記配線または端子部として電極パッドが配設され、該電極パッドが、前記貫通孔を通して前記裏面の配線に接続されている。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける絶縁膜は、前記電子素子の周辺部に配設された電極パッドと前記配線または外部接続用端子とを導通させるための前記貫通孔内の導電層と該貫通孔の内壁とを絶縁している。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける裏面保護膜が少なくとも前記裏面の貫通孔および前記配線上に形成されている。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける溝の底面は、前記絶縁膜が被覆されているかまたは取り除かれている。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける溝の底面は、前記支持基板上または該支持基板中に位置している。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける裏面保護膜は、前記溝の側壁および底面のうちの少なくとも該側壁を被覆している。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける裏面保護膜は、前記溝の内部を埋め込んでいる。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける支持基板は、透明部材として透明樹脂基板または透明ガラス基板である。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける絶縁膜は、感光性樹脂膜、Ｓｉ酸化膜、ボロンまたはリン含有酸化膜、Ｓｉ酸窒化膜、Ｓｉ窒化膜、またはこれらのうちの少なくとも２種類からなる積層膜、あるいは電着材料によって形成される膜である。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける感光性樹脂膜は、ポリイミド樹脂、エポキシ樹脂またはアクリル樹脂である。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける電着材料は、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、ポリアミン樹脂またはポリカルボン酸樹脂である。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおいて、前記配線または端子部と前記電子素子ウエハの表面の半導体層とを絶縁するための絶縁膜が別途設けられ、当該絶縁膜は、Ｓｉ酸化膜、ボロンまたはリン含有酸化膜、Ｓｉ酸窒化膜、Ｓｉ窒化膜、または、これらのうちの少なくとも２種類からなる積層膜である。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける裏面保護膜は、感光性樹脂膜からなっている。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける感光性樹脂膜は、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、またはこれらのうちの少なくとも２種類からなる混合樹脂である。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける電子素子は、被写体からの画像光を光電変換して撮像する複数の受光部を有する撮像素子である。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける電子素子は、出射光を発生させるための発光素子および入射光を受光するための受光素子を有している。
本発明の電子素子ウェハモジュールの製造方法は、複数の電子素子が形成された電子素子ウエハの表面側に対向して、樹脂接着層により支持基板を貼り合せる工程と、該電子素子ウエハの両面を貫通する貫通孔を該電子素子毎に形成すると共に、隣接する電子素子間のダイシングラインに沿って該電子素子ウエハの裏面から該電子素子ウエハを貫通するダイシング用の溝を形成する貫通孔・溝形成工程と、該貫通孔および該溝を含む該電子素子ウエハの裏面上に絶縁膜を形成する絶縁膜形成工程と、該貫通孔を通して電子素子ウエハの表面側の配線または端子部と導通する配線層を該絶縁膜上に形成する配線層形成工程とを有するものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の電子素子ウェハモジュールの製造方法における少なくとも前記配線層および前記貫通孔上に裏面保護膜を形成する裏面保護膜形成工程を更に有する。
さらに、好ましくは、本発明の電子素子ウェハモジュールの製造方法における絶縁膜形成工程後に、前記溝の底面上の絶縁膜を除去する絶縁膜除去工程を更に有する。
さらに、好ましくは、本発明の電子素子ウェハモジュールの製造方法における貫通孔・溝形成工程は、前記溝の底面が前記支持基板上または該支持基板中に位置するように該溝を形成する。
さらに、好ましくは、本発明の電子素子ウェハモジュールの製造方法における裏面保護膜形成工程は、前記裏面保護膜を、前記貫通孔を埋め込むと共に、前記溝上に形成するかまたは該溝上を除く領域に形成する。
さらに、好ましくは、本発明の電子素子ウェハモジュールの製造方法における裏面保護膜形成工程は、前記裏面保護膜を、前記貫通孔および前記溝内を埋め込むように形成する。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける複数の電子素子のそれぞれに対応するように前記透明部材上に接着固定された一または、積層された複数枚のウエハ状光学装置を更に有する。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける一または、積層された複数枚のウエハ状光学装置がレンズモジュールであって、前記電子素子が撮像素子である。
さらに、好ましくは、本発明の電子素子ウェハモジュールにおける一または、積層された複数枚のウエハ状光学装置はプリズムモジュールおよびホログラム素子モジュールのいずれかであり、前記電子素子が発光素子および受光素子である。
本発明の電子素子モジュールは、本発明の上記電子素子ウエハモジュールから、一または所定数の電子素子毎に切断されて個片化されたものであり、そのことにより上記目的が達成される。
本発明の電子情報機器は、本発明の上記電子素子ウエハモジュールから切断された電子素子モジュールをセンサモジュールとして撮像部に用いたものであり、そのことにより上記目的が達成される。
本発明の電子情報機器は、本発明の上記電子素子ウエハモジュールから切断された電子素子モジュールを情報記録再生部に用いたものであり、そのことにより上記目的が達成される。
上記構成により、その作用効果を説明する。
本発明においては、ダイシングライン領域の溝で分離される溝側壁は、絶縁膜および／または裏面保護膜によって覆われているので、電子素子ウェハや支持基板としてのガラス基板、それらの接着樹脂層が直接外部に露出することがない。つまり、電子素子ウェハや支持基板としてのガラス基板と、半導体基板とガラス基板を貼り合わせる接着樹脂層が露出して、外部の湿気が接着樹脂層から電子素子ウェハ内に侵入して内部の金属配線をリークさせたり金属配線を腐食させたりすることがなくなる。また、上記構成によれば、ガラス基板のみを切断して個片化が可能となるので、電子素子ウェハモジュールの個片化工程を簡便化することが可能となる。
本発明では、半導体基板である電子素子ウェハに支持基板が貼りあわせられていることにより、電子素子ウェハの強度を増すことが可能となる。その結果、厚さの薄い電子素子ウェハを提供することが可能となる。例えば、研磨などによって半導体基板である電子素子ウェハを薄くする場合、ある程度まで研磨が進むと電子素子ウェハの強度が低下するので、それ以上は研磨することができなくなるが、支持基板を貼り合わせることによって電子素子ウェハの強度が増し、更に研磨を進めることができる。その結果、薄い電子素子ウェハを提供することが可能となる。電子素子ウェハが薄いと多くの利点がある。例えば、電子素子ウェハが厚いと、電子素子ウェハに貫通孔を形成する際、エッチング時間が長くなることでコストアップにつながると共に、貫通孔の形状をコントロールすることが困難となるが、電子素子ウェハを薄くすることにより、上記問題を容易に回避することが可能となる。
支持基板を通して、光が画素領域（撮像領域）に効率よく照射されることが必要である。したがって、本発明の電子素子をＣＭＯＳ固体撮像素子またはＣＣＤ固体撮像素子として構成した場合、上記支持基板は、画素領域への光の照射を妨げることなく透明度が高く、電子素子ウェハを補強することが必要である。
以上のように、ダイシングライン領域の溝で分離される溝側壁は、絶縁膜および／または裏面保護膜によって覆われているので、電子素子ウェハや支持基板としてのガラス基板、それらの接着樹脂層が直接外部に露出することがない。つまり、電子素子ウェハや支持基板としてのガラス基板と、半導体基板とガラス基板を貼り合わせる接着樹脂層が露出して、外部の湿気が接着樹脂層から電子素子ウェハ内に侵入して内部の金属配線をリークさせたり金属配線を腐食させたりすることがなくなる。
貫通孔と同時に形成される、ダイシングライン領域の溝で分離される半導体装置側壁は、第二絶縁膜、又は第二絶縁膜と裏面保護膜の両方によって覆われており、半導体基板、ガラス基板、及び半導体基板とガラス基板の接着樹脂層が直接外部に露出することがない様に絶縁することができる。つまり、半導体基板とガラス基板と半導体基板とガラス基板の接着樹脂層が露出して、外部の湿気が半導体基板内に侵入してリークや腐食を生ずるということがない。また、上記構成によれば、ガラス基板のみを切断して個片化が可能となるので、半導体装置の個片化工程を簡便化することが可能となる。信頼性、特に耐湿性の高い貫通電極とすることができる
以下に、本発明の電子素子ウェハモジュールおよびその製造方法の実施形態１〜１２および、この電子素子ウェハモジュールから個片化されさらにレンズ基板を組み合わせた電子素子モジュールの実施形態１３、この電子素子モジュールを画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態１４について図面を参照しながら詳細に説明する。
（実施形態１）
図１は、本発明の実施形態１に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図１に示すように、本実施形態１の電子素子ウェハモジュール２０は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４に沿って裏面側から電子素子ウェハ１を貫通し、表面側の支持基板としてのガラス基板２に至る溝５が形成される。この溝５は、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された配線または端子部としての電極パッド６（端子部としてのパッドの他に配線部でもよい）に接続するための貫通孔７と同時に形成される。この溝５の側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。この溝５の底面では絶縁膜８が除去されている。電子素子ウェハ１の裏面側の保護膜９はダイシング領域４で除去されており、保護膜９はダイシングラインエッジに沿って裏面の端縁部まで被覆されている。この溝５の底面ではガラス基板２の表面が露出している。
本実施形態１の電子素子ウェハモジュール２０の製造方法について、図２（ａ）〜図２（ｉ）を用いて詳細に説明する。
図２（ａ）〜図２（ｉ）は、本実施形態１の電子素子ウェハモジュール２０を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図２（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
まず、図２（ａ）に示すように、電子素子ウェハ１の表面上に、接着樹脂層３を用いて支持基板としてのガラス基板２が貼り合わされる。
次に、図２（ｂ）に示すように、貫通孔７、ダイシング用の溝５を形成するためのレジスト膜１１となるレジスト膜材料が塗布またはラミネートされる。このレジスト膜材料に対してフォトリソ工程にて露光、現像を行い、後の工程において貫通孔７およびダイシング用の溝５を形成するためのレジスト膜１１として開口部がパターン形成される。
上記電子素子ウェハ１の厚さは、特に限定するものではないが、裏面研磨などによって５０μｍ〜３００μｍに調節されていることが好ましい。これは、電子素子ウェハ１が厚過ぎると、後工程で電子素子ウェハ１に貫通孔７を形成する際に、貫通孔７が深くなりエッチング時間が長くなって処理能力が低下すると共に、コストアップを招くことや、貫通孔７の形状をコントロールすることが困難になるためである。このために、電子素子ウェハ１の厚さをある程度薄くすることで、エッチングの深さを浅くしている。また逆に、電子素子ウェハ１の厚さが薄過ぎると、破損の危険性が上昇したり、反りが発生しやすくなるなど、後工程での取り扱いが難しくなる。したがって、上記電子素子ウェハ１の厚さは、５０μｍ〜３００μｍに調節されていることが好ましい。
図２（ｂ）で上述したように、電子素子ウェハ１の裏面（研磨面）にレジスト膜材料を塗布し、表面の電極パッド６に対応した位置を開口するようにレジスト膜１１の露光・現像を行って、レジスト膜１１としてパターン形成する。このレジスト膜１１は、電子素子ウェハ１に貫通孔５、ダイシング用の溝５を形成するためのドライエッチングにおいて、マスクとして機能する。なお、上記レジスト膜１１の形成方法は、特に限定されず、適宜公知の方法を用いることができる。また、上記レジスト膜１１の原料も特に限定されず、適宜公知のレジスト膜を用いることができる。
その後、図２（ｃ）に示すように、レジスト膜１１をマスクとして、電子素子ウェハ１をドライエッチングして貫通孔７、ダイシング用の溝５を形成する。ドライエッチングによって、電子素子ウェハ１および電極パッド６直下の絶縁膜１０もエッチングされて、電極パッド６の裏面が露出する。なお、エッチング後は、図２（ｄ）に示すように、上記レジスト膜１１は剥離されて除去される。
続いて、図２（ｅ）に示すように、電子素子ウェハ１の裏面および貫通孔７、ダイシング用の溝５の側壁およびその底面を被覆するように、電子素子ウェハ１の裏面上に絶縁膜８を形成する。この絶縁膜８は、プラズマＣＶＤ膜が望ましい。または、ポリイミド、エポキシ樹脂、アクリル樹脂であることが好ましい。
さらに、図２（ｆ）に示すように、上記絶縁膜８を反応性イオンエッチング装置を用いてエッチングし、電子素子ウェハ１の裏面、貫通孔７およびダイシング用の溝５の側壁における絶縁膜８は、後工程で形成する金属配線の絶縁性を保持できるように残し、貫通孔７の底面部の絶縁膜８は、後工程で形成する金属配線層１２と電極パッド６との導通を取るために除去するようにエッチングを行う。この場合、電子素子ウェハ１の裏面に形成される絶縁膜８の膜厚は、貫通孔７の底面およびダイシング用の溝５の底面に形成される絶縁膜厚に比べて十分厚いために、貫通孔７や溝５の各底面の絶縁膜８をエッチング除去しても、電子素子ウェハ１の裏面の絶縁膜８の残膜は十分に厚く、電子素子ウェハ１と金属配線層１２との間の絶縁性は十分に保たれる。
貫通孔７の底面の電極パッド６下の酸化膜（絶縁膜１０）、および裏面の絶縁膜８を、表面の電極パッド６と裏面の配線層１２との導通を取るため、Ｃ４Ｆ８、Ｃ２Ｆ６、ＣＦ４、ＣＨＦ３などのフロロカーボンガスを用いてエッチング除去する。
その後、図示していないが、電子素子ウェハ１の裏面にバリアメタル層、および電解メッキのためのシードメタル層が形成される。上記バリアメタル層およびシードメタル層の形成方法は特に限定されず、適宜公知の方法によって形成され得る。例えば、スパッタ法またはＣＶＤ法などによって形成することができる。
次に、図２（ｇ）に示すように、電極パッド６の裏面と、その後に形成される外部接続端子とを電気的に接続する再配線パターンとして機能する金属配線層１２（導電配線層）が、図示しないシードメタル層上に形成される。金属配線層１２の形成方法は、特に限定されず、適宜公知の方法を用いることができる。例えば、電解銅メッキなどによって形成することができる。但し、ダイシング用の溝５については、電極パッド６は形成されていないため、導通を取る必要が全くなく、ここでは金属配線層１２は形成されない。
上記金属配線層１２の具体的な形成方法としては、まず、電子素子ウェハ１の裏面にレジスト膜材料を塗布し、当該レジスト膜材料を通常のフォトリソ工程にて露光・現像することによって、再配線パターンに対応したレジスト膜の所定パターンが形成される。なお、貫通孔７、ダイシング用の溝５が設けられた電子素子ウェハ１に対して、液状のレジスト膜材料を塗布することが困難である場合には、レジスト膜材料としてフィルム状レジスト膜材料などを用いることもできる。続いて、上記シードメタル層を陰極として電解銅メッキを行うことによって、上記レジスト膜材料の開口部分に当たる再配線パターンの膜厚が増加し、金属配線層１２が形成される。このとき、金属配線層１２の膜厚は、特に限定されない。例えば、後工程で外部入出力端子として半田バンプを搭載するためには、膜厚は１０μｍであることが好ましい。その後、レジスト膜材料が除去されると共に、不要なシードメタル層とバリアメタル層とが、エッチングによって除去される。なお、フォトリソ工程によって再配線パターンを形成する工程と、電解銅メッキを行う工程とは、行う順番を逆にすることもできる。即ち、まず、電子素子ウェハ１の裏面全面に形成されたシードメタル層上に、電解銅メッキなどによって導電配線層が形成される。次に、再配線パターンのレジスト膜材料を残し、かつ再配線パターン以外のレジスト膜材料が除去されるように、レジスト膜材料を通常のフォトリソ工程にて露光・現像することによって、再配線パターンが形成される。その後、不要な銅メッキ層、シードメタル層およびバリアメタル層がエッチングによって除去される。
続いて、図２（ｈ）に示すように、電子素子ウェハ１の裏面全体に感光性樹脂膜によって保護膜９が形成される。上記感光性樹脂膜としては特に限定されず、適宜公知の感光性樹脂膜を用いることができる。本実施形態１では、この保護膜９は、貫通孔７の開口部内を埋め込むように形成される。次に、後述する外部接続端子の形成部およびダイシング用の溝５上については、この保護膜９が被覆しないように開口する。当該保護膜９の開口部の形成方法は、特に限定されず、適宜公知の方法によって形成することができる。例えば、フォトリソ工程において露光・現像することによって、この開口部を形成することができる。
次に、図２（ｉ）に示すように、上記外部接続端子が位置する保護膜９の開口領域に、外部入力端子となるはんだバンプ１３を形成する。
その後、ダイシング領域４の溝５に沿って、電子素子ウェハ１およびガラス基板２の複合体（電子素子ウェハモジュール）のうち、ガラス基板２だけをダイシングブレードでダイシングすることによって、個別の半導体チップ（電子素子モジュール）に個片化することができる。本実施形態１では、個片化された個別の半導体チップ（電子素子モジュール）において、ダイシング領域４の溝５の側壁が絶縁膜８で被覆されているため、信頼性、特に耐湿性が優れた半導体チップ（電子素子モジュール）を完成させることができる。
（実施形態２）
以下に、本実施形態２の電子素子ウェハモジュール２１について説明する。なお、本実施形態２において説明する以外の構成は、上記実施形態１の場合と同様である。また、説明の便宜上、上記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付してその説明を省略する。
図３は、本発明の実施形態２に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図３に示すように、本実施形態２の電子素子ウェハモジュール２１は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４に沿って裏面側から電子素子ウェハ１を貫通し、表面側の支持基板としてのガラス基板２に至る溝５が形成される。この溝５は、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された電極パッド６に接続するための貫通孔７と同時に形成される。この溝５の側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。この溝５の底面は、上記実施形態１では絶縁膜８が除去されていたが、本実施形態２では溝５の底面の絶縁膜８が除去されていないことによって絶縁膜８の被覆性を良好にしている点が上記実施形態１、２の場合と異なっている。ダイシング領域４の裏面側の保護膜９は除去されており、この保護膜９はダイシングラインエッジに沿って裏面端縁部まで被覆されている。
本実施形態２の電子素子ウェハモジュール２１の製造方法について、図４（ａ）〜図４（ｊ）を用いて詳細に説明する。
図４（ａ）〜図４（ｊ）は、本実施形態２の電子素子ウェハモジュール２１を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図４（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
まず、図４（ａ）に示すように、電子素子ウェハ１の表面上に、接着樹脂層３を用いて支持基板としてのガラス基板２が貼り合わせられる。
次に、図４（ｂ）に示すように、貫通孔７、ダイシング用の溝５を形成するためのレジスト膜１１となるレジスト膜材料が塗布またはラミネートされる。このレジスト膜材料に対してフォトリソ工程にて露光、現像を行い、後の工程において貫通孔７および溝５を形成するためのレジスト膜１１として開口部がパターン形成される。
以下、図４（ｃ）の工程から、図４（ｅ）の工程まで、上記実施形態１（図２）の場合と同様である。したがって、これらの工程についての説明は、ここでは省略する。
図４（ｅ）に示すように、電子素子ウェハ１の裏面および貫通孔７、ダイシング用の溝５の側壁およびその底面を被覆するように、電子素子ウェハ１の裏面上に絶縁膜８を形成する。この絶縁膜８は、プラズマＣＶＤ膜が望ましい。または、ポリイミド、エポキシ樹脂、アクリル樹脂であることが好ましい。
さらに、図４（ｆ）に示すように、貫通孔７の底面の絶縁膜８を除去し、ダイシング用の溝５の底面の絶縁膜８を除去しないためのレジスト膜１４となるレジスト膜材料を塗布またはラミネートする。これにフォトリソ工程にて露光、現像を行い、貫通孔７のみレジスト膜材料を開口するようにパターンニングする。この後、貫通孔７の底面を被覆している絶縁膜８を反応性イオンエッチング装置を用いてエッチング除去する。但し、ダイシング用の溝５上はレジスト膜１４で覆われているため、ダイシング用の溝５の底面の絶縁膜８は除去されない。このとき、上記実施形態１の場合と同様に、電子素子ウェハ１の裏面に形成される絶縁膜８の膜厚は貫通孔７の底面およびダイシング用の溝５の底面に形成される絶縁膜８の膜厚に比べて十分厚いために、貫通孔７の底面の絶縁膜８をエッチング除去しても、電子素子ウェハ１の裏面の絶縁膜８の残膜は十分厚く、電子素子ウェハ１の金属配線層１２との間の絶縁性は十分に保たれる。
続いて、レジスト膜１４を除去後、ここでは図示していないが、電子素子ウェハ１の裏面に、バリアメタル層および電解メッキのためのシードメタル層を形成する。上記バリアメタル層およびシードメタル層の形成方法は特に限定されず、適宜公知の方法によって形成され得る。上記バリアメタル層およびシードメタル層は、例えばスパッタ法またはＣＶＤ法などによっても形成することができる。
以下、図４（ｇ）〜図４（ｊ）は、図２（ｆ）〜図２（ｉ）の場合と同様である。したがって、これらの各工程についての説明についてはここでは省略する。
その後、ダイシング領域４の溝５に沿って、電子素子ウェハ１およびガラス基板２の複合体（電子素子ウェハモジュール）のうち、ガラス基板２だけをダイシングブレードでダイシングすることによって、個別の半導体チップ（電子素子モジュール）に個片化することができる。本実施形態２では、個片化された個別の半導体チップ（電子素子モジュール）において、ダイシング領域４の溝５の側壁が絶縁膜８で被覆されているため、信頼性、特に耐湿性が優れた半導体チップ（電子素子モジュール）を完成させることができる。
（実施形態３）
以下に、本実施形態３の電子素子ウェハモジュール２２について説明する。なお、本実施形態３において説明する以外の構成は、上記実施形態１の場合と同様である。また、説明の便宜上、上記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付してその説明を省略する。
図５は、本発明の実施形態３に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図５に示すように、本実施形態３の電子素子ウェハモジュール２２は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４の溝５Ａに沿って裏面側から電子素子ウェハ１を貫通して、表面側の支持基板としてのガラス基板２の表面部に至る溝５Ａが形成されている。この溝５Ａは、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された電極パッド６に接続するための貫通孔７と同時に形成される。この溝５Ａの側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。この溝５Ａの底面（ガラス基板２の溝の底面）は絶縁膜８が除去されている。ダイシング領域４の裏面側の保護膜９は除去されており、この保護膜９はダイシングラインエッジに沿って裏面端縁部まで被覆されている。要するに、本実施形態３では、この溝５Ａが電子素子ウェハ１を貫通した後に支持基板としてのガラス基板２まで達し、エッチングを追加してガラス基板２に浅い溝（凹部）が形成されており、溝５Ａの底面はガラス基板２の基板中に位置して絶縁膜８の被覆性を良好にしている点が上記実施形態１、２の場合と異なっている。
本実施形態３の電子素子ウェハモジュール２２の製造方法について、図６（ａ）〜図６（ｋ）を用いて詳細に説明する。
図６（ａ）〜図６（ｋ）は、本実施形態３の電子素子ウェハモジュール２２を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図６（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
まず、図６（ａ）に示すように、電子素子ウェハ１の表面上に、接着樹脂層３を用いて支持基板としてのガラス基板２が貼り合わされる。
次に、図６（ｂ）に示すように、貫通孔７、ダイシング用の溝５を形成するためのレジスト膜１１となるレジスト膜材料が塗布またはラミネートされる。このレジスト膜材料に対してフォトリソ工程にて露光、現像を行い、後の工程において貫通孔７および溝５を形成するためのレジスト膜１１として開口がパターン形成される。
さらに、図６（ｃ）に示すように、レジスト膜１１をマスクとして、電子素子ウェハ１をドライエッチングして貫通孔７およびダイシング用の溝５を形成する。
その後、図６（ｄ）に示すように、ドライエッチングによって、ダイシング用の溝５の底面、および電極パッド６の直下の絶縁膜１０もエッチングされて、ダイシング用の溝５の底面のガラス基板２および電極パッド６の裏面がそれぞれ露出する。
続いて、図６（ｅ）に示すように、貫通孔７およびダイシング用の溝５上を覆うようにレジスト膜材料を塗布またはラミネートする。上記レジスト膜材料に対してフォトリソ工程にて露光、現像を行って、レジスト膜１５として、ダイシング用の溝５を深さ方向に更にエッチングするための開口部をパターン形成する。
さらに、図６（ｆ）に示すように、レジスト膜１５をマスクとして反応性イオンエッチング装置を用いてエッチングし、溝５の底面がガラス基板２中に位置するまで所定深さだけ掘り下げる。但し、貫通孔７はレジスト膜１５で覆われているため、電極パッド６のメタル層までエッチングが進行することがないように考慮されている。なお、支持基板としては、ここではガラス基板２としている。
さらに、レジスト膜１５を除去後、図６（ｇ）に示すように、半導体基板である電子素子ウェハ１の裏面や、貫通孔７およびダイシング用の溝５Ａの各側壁、底面上を被覆するように絶縁膜８を形成する。この絶縁膜８は、プラズマＣＶＤ膜が望ましい。または、ポリイミド、エポキシ樹脂、アクリル樹脂であることが好ましい。
さらに、図６（ｈ）に示すように、反応性イオンエッチング装置を用いて絶縁膜８をエッチングする。この場合、電子素子ウェハ１の裏面や、貫通孔７およびダイシング用の溝５の各側壁における絶縁膜８は、後工程で形成する導電配線（金属配線層）と電子素子ウェハ１との電気的絶縁性を保持できるように残し、貫通孔７の底面の絶縁膜８は、後工程で形成する金属配線層と電極パッド６との導通を取るために除去するようにエッチングを行う。電子素子ウェハ１の裏面に形成される絶縁膜８の膜厚は、貫通孔７の底面およびダイシング用の溝５Ａの底面にそれぞれ形成される絶縁膜厚に比べて十分厚いために、貫通孔７の底面の絶縁膜８をエッチング除去しても、電子素子ウェハ１の裏面の絶縁膜８の残膜は十分厚く、電子素子ウェハ１と金属配線層１２の間の絶縁性は十分に保たれる。
さらに、電子素子ウェハ１の裏面にバリアメタル層および電解メッキのためのシードメタル層が形成される。上記バリアメタル層およびシードメタル層の形成方法は特に限定されず、適宜公知の方法によって形成され得る。例えば、スパッタ法またはＣＶＤ法などによって形成することができる。
以下、図６（ｉ）〜図６（ｋ）は、上記実施形態１の図２（ｇ）〜図２（ｉ）の場合と同様である。したがって、これらの各工程についての説明は、ここでは省略することにする。
この後、ダイシング用の溝５Ａに沿って、電子素子ウェハモジュール２２をダイシングすることによって、個別の半導体チップ（電子素子モジュール）に個片化することができる。本実施形態３では、ダイシングライン溝（ダイシング用の溝５）の側壁が絶縁膜８で被覆されると共に、溝５Ａの底面が支持基板のガラス基板２中に位置するため、上記実施形態１の場合よりも絶縁膜８の被覆性が優れており、信頼性、特に耐湿性がより優れた電子素子モジュール（半導体装置）が完成する。
（実施形態４）
以下に、本実施形態４の電子素子ウェハモジュール２３について説明する。なお、本実施形態４において説明する以外の構成は、上記実施形態１の場合と同様である。また、説明の便宜上、上記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付してその説明を省略する。
図７は、本発明の実施形態４に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図７に示すように、本実施形態４の電子素子ウェハモジュール２３は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４の溝５Ａに沿って裏面側から電子素子ウェハ１を貫通して、表面側の支持基板としてのガラス基板２の表面部に至る溝５Ａが形成されている。この溝５Ａは、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された電極パッド６に接続するための貫通孔７と同時に形成される。この溝５Ａの側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。この溝５Ａの底面（ガラス基板２の溝の底面）も絶縁膜８で被覆されている。ダイシング領域４の裏面側の保護膜９は除去されており、この保護膜９はダイシングラインエッジに沿って裏面端縁部まで被覆されている。要するに、本実施形態４では、この溝５Ａが電子素子ウェハ１を貫通した後に支持基板としてのガラス基板２まで達し、さらに、エッチングを追加してガラス基板２に浅い溝が形成されており、溝５Ａの底面はガラス基板２の基板中に位置してこの底面にも絶縁膜８が形成されて絶縁膜８の被覆性を良好にしている点が上記実施形態１〜３の場合と異なっている。
本実施形態４の電子素子ウェハモジュール２３の製造方法について、図８（ａ）〜図８（ｍ）を用いて詳細に説明する。
図８（ａ）〜図８（ｍ）は、本実施形態４の電子素子ウェハモジュール２３を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図８（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
まず、図８（ａ）に示すように、電子素子ウェハ１の表面上に、接着樹脂層３を用いて支持基板としてのガラス基板２が貼り合わされる。
次に、図８（ｂ）に示すように、貫通孔７、ダイシング用の溝５を形成するためのレジスト膜１１となるレジスト膜材料が塗布またはラミネートされる。このレジスト膜材料に対してフォトリソ工程にて露光、現像を行い、後の工程において貫通孔７および溝５を形成するためのレジスト膜１１として開口がパターン形成される。
その後の図８（ｃ）〜図８（ｇ）は、上記実施形態３の図６（ｃ）〜図６（ｇ）の場合と同様であるので、ここではその説明を省略する。
図８（ｈ）に示すように、貫通孔７およびダイシング用の溝５Ａ上を覆うようにレジスト膜材料を塗布またはラミネートする。このレジスト膜材料に対してフォトリソ工程にて露光、現像を行い、レジスト膜１６として、貫通孔７の底面の絶縁膜８をエッチング除去するための開口をパターン形成する。
続いて、図８（ｉ）に示すように、貫通孔７の底面を被覆する絶縁膜８を、反応性イオンエッチング装置を用いてエッチング除去する。但し、ダイシング用の溝５Ａ上はレジスト膜１６で覆われるため、ダイシング用の溝５Ａの底面の絶縁膜８は除去されない。このとき、上記実施形態１の場合と同様に、電子素子ウェハ１の裏面に形成される絶縁膜８の膜厚は貫通孔７の底面および溝５Ａの底面に形成される絶縁膜８の膜厚に比べて十分厚いために、貫通孔７の底面の絶縁膜８をエッチング除去しても、電子素子ウェハ１の裏面の絶縁膜８の残膜は十分厚く、これによって、電子素子ウェハ１と金属配線の間の絶縁性は十分に保たれる。
さらに、レジスト膜１６を除去後、電子素子ウェハ１の裏面にバリアメタル層および電解メッキのためのシードメタル層が形成される（図示せず）。上記バリアメタル層およびシードメタル層の形成方法は特に限定されず、適宜公知の方法によって形成され得る。例えば、スパッタ法またはＣＶＤ法などによって形成することができる。
以下、図８（ｋ）〜図８（ｍ）は、上記実施形態３の図６（ｉ）〜図６（ｋ）の場合と同様である。したがって、これらの各工程についての説明は、ここでは省略することとする。
この後、ダイシング用の溝５Ａに沿って、電子素子ウェハモジュール２３をダイシングすることによって、個別の半導体チップ（電子素子モジュール）に個片化することができる。本実施形態４では、ダイシングライン溝（ダイシング用の溝５Ａ）の側壁および底面が絶縁膜８で被覆されると共に、溝５Ａの底面が支持基板のガラス基板２中に位置するため、上記実施形態３の場合よりも絶縁膜８の被覆性が優れており、信頼性、特に耐湿性がより優れた電子素子モジュール（半導体装置）が完成する。
（実施形態５）
以下に、本実施形態５の電子素子ウェハモジュール２４について説明する。なお、本実施形態５において説明する以外の構成は、上記実施形態１の場合と同様である。また、説明の便宜上、上記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付してその説明を省略する。
図９は、本発明の実施形態５に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図９に示すように、本実施形態５の電子素子ウェハモジュール２４は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４の溝５に沿って裏面側から電子素子ウェハ１を貫通して、表面側の支持基板としてのガラス基板２の表面部に至る溝５が形成されている。この溝５は、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された電極パッド６に接続するための貫通孔７と同時に形成される。この溝５の側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。溝５の底面は、電子素子ウェハ１の絶縁膜８は除去されている。ダイシング領域４の裏面側の保護膜９は、溝５の側壁および底面上を被覆して、ガラス基板２の表面と接している。要するに、本実施形態５では、この溝５が電子素子ウェハ１を貫通して、溝５の底面はガラス基板２の表面に位置し、絶縁膜８および保護膜９の２層構造により溝５の側壁が被覆されて溝５の側壁の被覆性を良好にしている点が上記実施形態１の場合と異なっている。
本実施形態５の電子素子ウェハモジュール２４の製造方法について、図１０（ａ）〜図１０（ｉ）を用いて詳細に説明する。
図１０（ａ）〜図１０（ｉ）は、本実施形態５の電子素子ウェハモジュール２３を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図１０（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
まず、図１０（ａ）に示すように、電子素子ウェハ１の表面上に、接着樹脂層３を用いて支持基板としてのガラス基板２が貼り合わされる。
次に、図１０（ｂ）に示すように、貫通孔７、ダイシング用の溝５を形成するためのレジスト膜１１となるレジスト膜材料が塗布またはラミネートされる。このレジスト膜材料に対してフォトリソ工程にて露光、現像を行い、後の工程において貫通孔７および溝５を形成するためのレジスト膜１１として開口がパターン形成される。
その後の図１０（ｃ）〜図１０（ｇ）は、上記実施形態１の図２（ｃ）〜図２（ｇ）の場合と同様であるので、ここではその説明を省略する。
図１０（ｈ）に示すように、電子素子ウェハ１の裏面側に保護膜９Ａが形成される。保護膜９Ａを形成する際に、一般のレジストコータではダイシングラインの溝５の側壁および底面にレジストをコートすることは困難であるため、いわゆるスプレイコータが用いられる。図１０（ｈ）では、ダイシングライン領域４の保護膜９Ａは、溝５の側壁および底面にレジスト厚がおおよそ同等な状態で形成されており、貫通孔７の領域は保護膜９Ａによって埋め込まれている。貫通孔７の側壁および底面が表面とおおよそ同等の膜厚で形成されていても、なんら支障はない。
最後に、図１０（ｉ）に示すように、外部接続電極としてのはんだバンプ１３を、金属配線層１２が露出した保護膜９Ａの開口部上に形成する。
この後、ダイシング用の溝５に沿って、電子素子ウェハモジュール２４をダイシングすることによって、個別の半導体チップ（電子素子モジュール）に個片化することができる。本実施形態５では、ダイシングライン溝（ダイシング用の溝５）の側壁が絶縁膜８および保護膜９Ａの両方で被覆されるため、上記実施形態１の場合よりも溝５の側壁の被覆性が優れており、信頼性、特に耐湿性がより優れた電子素子モジュール（半導体装置）が完成する。
（実施形態６）
以下に、本実施形態６の電子素子ウェハモジュール２５について説明する。なお、本実施形態６において説明する以外の構成は、上記実施形態１の場合と同様である。また、説明の便宜上、上記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付してその説明を省略する。
図１１は、本発明の実施形態６に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図１１に示すように、本実施形態６の電子素子ウェハモジュール２５は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４に沿って裏面側から電子素子ウェハ１を貫通し、表面側の支持基板としてのガラス基板２に至る溝５が形成される。この溝５は、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された電極パッド６に接続するための貫通孔７と同時に形成される。この溝５の側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。この溝５の底面は、上記実施形態１、５では絶縁膜８が除去されていたが、本実施形態６では、上記実施形態２の場合と同様に、溝５の底面の絶縁膜８が除去されていない。ダイシング領域４の裏面側の保護膜９Ａは、溝５の側壁および底面上を被覆している。要するに、本実施形態６では、この溝５が電子素子ウェハ１を貫通して、溝５の底面はガラス基板２の表面に位置し、絶縁膜８および保護膜９Ａの２層構造により溝５の側壁および底面が共に被覆されて溝５の側壁の被覆性をより良好にしている点が上記実施形態２、５の場合と異なっている。
本実施形態６の電子素子ウェハモジュール２５の製造方法について、図１２（ａ）〜図１２（ｊ）を用いて詳細に説明する。
図１２（ａ）〜図１２（ｊ）は、本実施形態６の電子素子ウェハモジュール２５を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図１２（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
まず、図１２（ａ）に示すように、電子素子ウェハ１の表面上に、接着樹脂層３を用いて支持基板としてのガラス基板２が貼り合わせられる。
次に、図１２（ｂ）に示すように、貫通孔７、ダイシング用の溝５を形成するためのレジスト膜１１となるレジスト膜材料が塗布またはラミネートされる。このレジスト膜材料に対してフォトリソ工程にて露光、現像を行い、後の工程において貫通孔７および溝５を形成するためのレジスト膜１１として開口部がパターン形成される。
その後の図１２（ａ）〜図１２（ｈ）は、上記実施形態２の図１２（ｃ）〜図１２（ｈ）の場合と同様であるので、ここでは説明を省略する。
レジスト膜１４を除去後、半導体基板である電子素子ウェハ１の裏面にバリアメタル層および電解メッキのためのシードメタル層が形成される（図示せず）。上記バリアメタル層およびシードメタル層の形成方法は特に限定されず、適宜公知の方法によって形成され得る。例えば、スパッタ法またはＣＶＤ法などによって形成することができる。
図１２（ｉ）に示すように、電子素子ウェハ１の裏面側に保護膜９Ａが形成される。この保護膜９Ａを形成する際に、一般のレジストコータではダイシングラインの溝５の側壁および底面にレジストをコートすることは困難であるため、いわゆるスプレイコータが用いられる。図１２（ｉ）では、ダイシングライン領域４の保護膜９Ａは、溝５の側壁および底面にレジスト厚がおおよそ同等な状態で形成されており、貫通孔７の領域は保護膜９Ａによって埋め込まれている。貫通孔７の側壁および底面が表面とおおよそ同等の膜厚で形成されていても、なんら支障はない。
最後に、図１２（ｉ）に示すように、外部接続電極としてのはんだバンプ１３を、金属配線層１２が露出した保護膜９Ａの開口部上に形成する。
この後、ダイシング用の溝５に沿って、電子素子ウェハモジュール２５をダイシングすることによって、個別の半導体チップ（電子素子モジュール）に個片化することができる。本実施形態６では、ダイシングライン溝（ダイシング用の溝５）の側壁および底面が絶縁膜８および保護膜９Ａの両方で被覆されるため、上記実施形態２、５の場合よりも溝５の側壁の被覆性が優れており、信頼性、特に耐湿性がより優れた電子素子モジュール（半導体装置）が完成する。
（実施形態７）
以下に、本実施形態７の電子素子ウェハモジュール２６について説明する。なお、本実施形態７において説明する以外の構成は、上記実施形態１の場合と同様である。また、説明の便宜上、上記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付してその説明を省略する。
図１３は、本発明の実施形態７に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図１３に示すように、本実施形態７の電子素子ウェハモジュール２６は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４の溝５Ａに沿って裏面側から電子素子ウェハ１を貫通して、表面側の支持基板としてのガラス基板２の表面部に至る溝５Ａが形成されている。この溝５Ａは、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された電極パッド６に接続するための貫通孔７と同時に形成される。この溝５Ａの側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。この溝５Ａの底面（ガラス基板２の浅い溝の底面）は絶縁膜８が除去されている。ダイシング領域４の裏面側の保護膜９Ａは、溝５Ａの側壁および底面上を被覆している。要するに、本実施形態７では、この溝５Ａが電子素子ウェハ１を貫通した後に支持基板としてのガラス基板２まで達し、さらに、エッチングを追加してガラス基板２に浅い溝（凹部）が形成されており、溝５Ａの底面はガラス基板２の基板中に位置して、絶縁膜８および保護膜９Ａの２層構造により溝５Ａの側壁が共に被覆されて溝５Ａの側壁の被覆性をより良好にしている点が上記実施形態３の場合と異なっている。
本実施形態７の電子素子ウェハモジュール２６の製造方法について、図１４（ａ）〜図１４（ｋ）を用いて詳細に説明する。
図１４（ａ）〜図１４（ｋ）は、本実施形態７の電子素子ウェハモジュール２６を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図１４（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
まず、図１４（ａ）に示すように、電子素子ウェハ１の表面上に、接着樹脂層３を用いて支持基板としてのガラス基板２が貼り合わされる。
次に、図１４（ｂ）に示すように、貫通孔７、ダイシング用の溝５を形成するためのレジスト膜１１となるレジスト膜材料が塗布またはラミネートされる。このレジスト膜材料に対してフォトリソ工程にて露光、現像を行い、後の工程において貫通孔７および溝５を形成するためのレジスト膜１１として開口がパターン形成される。
その後の図１４（ｃ）〜図１４（ｉ）は、上記実施形態３の図６（ｃ）〜図６（ｉ）の場合と同様であるので、ここでは説明を省略する。
さらに、図１４（ｊ）に示すように、ダイシング用の溝５Ａに沿って、電子素子ウェハモジュール２６をダイシングすることによって、個別の半導体チップ（電子素子モジュール）に個片化することができる。本実施形態７では、ダイシングライン溝（ダイシング用の溝５）の側壁が絶縁膜８および保護膜９Ａの両方で被覆されており、ダイシング用の溝５Ａがガラス基板２にまで掘り込まれているため、上記実施形態３の場合よりも溝５Ａの側壁の被覆性が優れており、信頼性、特に耐湿性がより優れた電子素子モジュール（半導体装置）が完成する。なお、ダイシングライン領域の保護膜９Ａは、溝５Ａの側壁および底面にレジスト厚がおおよそ同等な状態で形成されており、貫通孔７の領域は埋め込まれている。貫通孔７の側壁および底面がその裏面側とおおよそ同等の膜厚で形成されていても、なんら支障はない。
最後に、図１４（ｋ）に示すように、外部接続電極としてのはんだバンプ１３を、金属配線層１２が露出した保護膜９Ａの開口部上に形成する。
この後、ダイシング用の溝５Ａに沿って、電子素子ウェハモジュール２６をダイシングすることによって、個別の半導体チップ（電子素子モジュール）に個片化することができる。本実施形態７では、ダイシングライン溝（ダイシング用の溝５Ａ）の側壁が絶縁膜８および保護膜９Ａの両方で被覆されるため、上記実施形態３の場合よりも溝５Ａの側壁の被覆性が優れており、信頼性、特に耐湿性がより優れた電子素子モジュール（半導体装置）が完成する。
（実施形態８）
以下に、本実施形態８の電子素子ウェハモジュール２７について説明する。なお、本実施形態８において説明する以外の構成は、上記実施形態１の場合と同様である。また、説明の便宜上、上記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付してその説明を省略する。
図１５は、本発明の実施形態８に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図１５に示すように、本実施形態８の電子素子ウェハモジュール２７は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４の溝５Ａに沿って裏面側から電子素子ウェハ１を貫通して、表面側の支持基板としてのガラス基板２の表面部に至る溝５Ａが形成されている。この溝５Ａは、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された電極パッド６に接続するための貫通孔７と同時に形成される。この溝５Ａの側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。この溝５Ａの底面（ガラス基板２の溝の底面）も絶縁膜８で被覆されている。ダイシング領域４の裏面側の保護膜９Ａは、溝５Ａの側壁および底面上を被覆している。要するに、本実施形態８では、この溝５Ａが電子素子ウェハ１を貫通した後に支持基板としてのガラス基板２まで達し、さらに、エッチングを追加してガラス基板２に浅い溝（凹部）が形成されており、溝５Ａの底面はガラス基板２の基板中に位置して、絶縁膜８および保護膜９Ａの２層構造により溝５Ａの側壁および底面が共に被覆されて溝５Ａの側壁の被覆性をより良好にしている点が上記実施形態４の場合と異なっている。
本実施形態８の電子素子ウェハモジュール２７の製造方法について、図８（ａ）〜図８（ｍ）を用いて詳細に説明する。
図１６（ａ）〜図１６（ｍ）は、本実施形態８の電子素子ウェハモジュール２７を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図１６（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
まず、図１６（ａ）に示すように、電子素子ウェハ１の表面上に、接着樹脂層３を用いて支持基板としてのガラス基板２が貼り合わされる。
次に、図１６（ｂ）に示すように、貫通孔７、ダイシング用の溝５を形成するためのレジスト膜１１となるレジスト膜材料が塗布またはラミネートされる。このレジスト膜材料に対してフォトリソ工程にて露光、現像を行い、後の工程において貫通孔７および溝５を形成するためのレジスト膜１１として開口がパターン形成される。
その後の図１６（ｃ）〜図１６（ｋ）は、上記実施形態４の図８（ｃ）〜図８（ｋ）の場合と同様であるので、ここではその説明を省略する。
さらに、図１６（ｌ）に示すように、電子素子ウェハ１の裏面側に保護膜９Ａが形成される。この保護膜９Ａを形成する際に、一般のレジストコータではダイシングラインの溝５Ａの側壁および底面にレジストをコートすることは困難であるため、いわゆるスプレイコータが用いられる。図１６（ｌ）では、ダイシングライン領域４の保護膜９Ａは、溝５の側壁および底面にレジスト厚がおおよそ同等な状態で形成されており、貫通孔７の領域は保護膜９Ａによって埋め込まれている。貫通孔７の側壁および底面が裏面とおおよそ同等の膜厚で形成されていても、なんら支障はない。
最後に、図１６（ｉ）に示すように、外部接続電極としてのはんだバンプ１３を、金属配線層１２が露出した保護膜９Ａの開口部上に形成する。
この後、ダイシング用の溝５Ａに沿って、電子素子ウェハモジュール２７をダイシングすることによって、個別の半導体チップ（電子素子モジュール）に個片化することができる。本実施形態８では、ダイシングライン溝（ダイシング用の溝５Ａ）の側壁および底面が絶縁膜８および保護膜９Ａの両方で被覆され、かつ支持基板としてのガラス基板２の表面から掘り込まれたガラス基板２中に溝５Ａの底面が位置するため、上記実施形態４の場合よりも溝５Ａの側壁の被覆性が優れており、信頼性、特に耐湿性がより優れた電子素子モジュール（半導体装置）が完成する。
（実施形態９）
以下に、本実施形態９の電子素子ウェハモジュール２８について説明する。なお、本実施形態９において説明する以外の構成は、上記実施形態１の場合と同様である。また、説明の便宜上、上記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付してその説明を省略する。
図１７は、本発明の実施形態９に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図１７に示すように、本実施形態９の電子素子ウェハモジュール２８は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４に沿って裏面側から電子素子ウェハ１を貫通し、表面側の支持基板としてのガラス基板２に至る溝５が形成される。この溝５は、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された電極パッド６に接続するための貫通孔７と同時に形成される。この溝５の側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。この溝５の底面では絶縁膜８が除去されている。ダイシング領域４の保護膜９Ｂは、貫通孔７内を埋め込んでいると共に溝５内をも埋め込んでいる。この点が上記実施形態１の場合とは異なっている。この保護膜９Ｂは、この溝５の底面ではガラス基板２の表面と接している。
本実施形態９の電子素子ウェハモジュール２８の製造方法について、図１８（ａ）〜図１８（ｉ）を用いて詳細に説明する。
図１８（ａ）〜図１８（ｉ）は、本実施形態９の電子素子ウェハモジュール２８を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図１８（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
まず、図１８（ａ）に示すように、電子素子ウェハ１の表面上に、接着樹脂層３を用いて支持基板としてのガラス基板２が貼り合わされる。
次に、図１８（ｂ）に示すように、貫通孔７、ダイシング用の溝５を形成するためのレジスト膜１１となるレジスト膜材料が塗布またはラミネートされる。このレジスト膜材料に対してフォトリソ工程にて露光、現像を行い、後の工程において貫通孔７およびダイシング用の溝５を形成するためのレジスト膜１１として開口部がパターン形成される。
その後の図１８（ｃ）〜図１８（ｇ）は、上記実施形態１の図２（ｃ）〜図２（ｇ）の場合と同様であるので、ここでは説明を省略する。
さらに、図１８（ｈ）に示すように、電子素子ウェハ１の裏面側に保護膜９Ｂが溝５内にも埋め込むように形成される。この保護膜９Ｂを形成する形成方法は特に限定されず、適宜公知の方法によって形成され得る。例えば、塗布、および真空中での脱泡、真空ラミネータ、または印刷法（真空）を用いて、貫通孔７およびダイシング用の溝５への保護膜９Ｂの埋め込みが可能である。
最後に、図１８（ｉ）に示すように、外部接続電極としてのはんだバンプ１３を、金属配線層１２が露出した保護膜９Ｂの開口部上に形成する。
この後、ダイシング用の溝５に沿って、電子素子ウェハモジュール２８をダイシングすることによって、個別の半導体チップ（電子素子モジュール）に個片化することができる。本実施形態９では、ダイシングライン溝（ダイシング用の溝５）内が保護膜９Ｂで埋め込まれているため、ダイシングによる個片化後のパッケージ側壁面（ダイシング用の溝５の側壁面）が、絶縁膜８と厚い保護膜９Ｂの両方で被覆されることになり、上記実施形態５の場合と同様に絶縁膜８の被覆性が、厚い保護膜９Ｂも追加されることにより優れており、信頼性、特に耐湿性が優れた電子素子モジュール（半導体装置）が完成する。
（実施形態１０）
以下に、本実施形態１０の電子素子ウェハモジュール２９について説明する。なお、本実施形態１０において説明する以外の構成は、上記実施形態１の場合と同様である。また、説明の便宜上、上記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付してその説明を省略する。
図１９は、本発明の実施形態１０に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図１９に示すように、本実施形態１０の電子素子ウェハモジュール２９は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４に沿って裏面側から電子素子ウェハ１を貫通し、表面側の支持基板としてのガラス基板２に至る溝５が形成される。この溝５は、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された電極パッド６に接続するための貫通孔７と同時に形成される。この溝５の側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。この溝５の底面は、上記実施形態９では絶縁膜８が除去されていたが、本実施形態１０では溝５の底面の絶縁膜８が除去されていないことによって絶縁膜８の被覆性を良好にする。ダイシング領域４の保護膜９Ｂは、貫通孔７内を埋め込んでいると共に溝５内をも埋め込んでいる。この点が上記実施形態２の場合と異なっている。
本実施形態１０の電子素子ウェハモジュール２９の製造方法について、図２０（ａ）〜図２０（ｊ）を用いて詳細に説明する。
図２０（ａ）〜図２０（ｊ）は、本実施形態１０の電子素子ウェハモジュール２９を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図２０（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
まず、図２０（ａ）に示すように、電子素子ウェハ１の表面上に、接着樹脂層３を用いて支持基板としてのガラス基板２が貼り合わせられる。
次に、図２０（ｂ）に示すように、貫通孔７、ダイシング用の溝５を形成するためのレジスト膜１１となるレジスト膜材料が塗布またはラミネートされる。このレジスト膜材料に対してフォトリソ工程にて露光、現像を行い、後の工程において貫通孔７および溝５を形成するためのレジスト膜１１として開口部がパターン形成される。
その後の図２０（ｃ）〜図２０（ｈ）は、上記実施形態２の図４（ｃ）〜図４（ｈ）の場合と同様であるので、ここでは説明を省略する。
さらに、図２０（ｉ）に示すように、電子素子ウェハ１の裏面側に保護膜９Ｂが溝５内にも埋め込むように形成される。この保護膜９Ｂを形成する形成方法は特に限定されず、適宜公知の方法によって形成され得る。例えば、塗布、および真空中での脱泡、真空ラミネータ、または印刷法（真空）を用いて、貫通孔７およびダイシング用の溝５への保護膜９Ｂの埋め込みが可能である。
最後に、図２０（ｉ）に示すように、外部接続電極としてのはんだバンプ１３を、金属配線層１２が露出した保護膜９Ｂの開口部上に形成する。
この後、ダイシング用の溝５に沿って、電子素子ウェハモジュール２９をダイシングすることによって、個別の半導体チップ（電子素子モジュール）に個片化することができる。本実施形態１０では、ダイシングライン溝（ダイシング用の溝５）内の絶縁膜８上に保護膜９Ｂが成膜されて埋め込まれているため、ダイシングによる個片化後のパッケージ側壁面（ダイシング用の溝５の側壁面）が、絶縁膜８と厚い保護膜９Ｂの２層構造で被覆されることにより、上記実施形態６の場合よりも、絶縁膜８に厚い保護膜９Ｂも追加されることによりその被覆性が優れており、信頼性、特に耐湿性が優れた電子素子モジュール（半導体装置）が完成する。
（実施形態１１）
以下に、本実施形態１１の電子素子ウェハモジュール３０について説明する。なお、本実施形態１１において説明する以外の構成は、上記実施形態１の場合と同様である。また、説明の便宜上、上記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付してその説明を省略する。
図２１は、本発明の実施形態１１に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図２１に示すように、本実施形態１１の電子素子ウェハモジュール３０は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４の溝５Ａに沿って裏面側から電子素子ウェハ１を貫通して、表面側の支持基板としてのガラス基板２の表面部に至る溝５Ａが形成されている。この溝５Ａは、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された電極パッド６に接続するための貫通孔７と同時に形成される。この溝５Ａの側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。この溝５Ａの底面（ガラス基板２の溝の底面）は絶縁膜８が除去されている。ダイシング領域４の保護膜９Ｂは、貫通孔７内を埋め込んでいると共に溝５内をも埋め込んでいる。この点が上記実施形態３の場合と異なっている。
本実施形態１１の電子素子ウェハモジュール３０の製造方法について、図２２（ａ）〜図２２（ｋ）を用いて詳細に説明する。
図２２（ａ）〜図２２（ｋ）は、本実施形態３の電子素子ウェハモジュール２２を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図２２（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
図２２（ａ）〜図２２（ｉ）は、上記実施形態３の図６（ａ）〜図６（ｉ）の場合と同様であるので、ここでは説明を省略する。
次に、図２２（ｊ）に示すように、電子素子ウェハ１の裏面に保護膜９Ｂが形成される。この形成方法は特に限定されず、適宜公知の方法によって形成され得る。例えば、塗布、および真空中での脱泡、真空ラミネータまたは印刷法（真空）を用いて貫通孔７およびダイシングライン溝５Ａへの保護膜９Ｂの埋め込みが可能である。
さらに、図２２（ｋ）に示すように、この上にはんだバンプ１３が形成される。
その後、ダイシングライン溝５Ａに沿って、電子素子ウェハ１をダイシングすることによって、個別の半導体チップに個片化される。本実施形態１１では、ダイシングライン溝５Ａが保護膜９Ｂで埋め込まれている。このため、ダイシングによる個片化後のパッケージ側壁面、および底面が、絶縁膜８と裏面保護膜９Ｂの両方で被覆される。更に、ダイシングライン溝５Ａの底面は、支持基板としてのガラス基板２中に位置するため、上記実施形態９よりも絶縁膜８の被覆性が優れており、信頼性、特に耐湿性が優れた電子素子ウェハモジュール３０が完成する。
（実施形態１２）
以下に、本実施形態１２の電子素子ウェハモジュール３１について説明する。なお、本実施形態１２において説明する以外の構成は、上記実施形態１の場合と同様である。また、説明の便宜上、上記実施形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付してその説明を省略する。
図２３は、本発明の実施形態１２に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。
図２３に示すように、本実施形態１２の電子素子ウェハモジュール３１は、電子素子ウェハ１と支持基板としてのガラス基板２とが接着樹脂層３により貼り合わされている。電子素子ウェハ１のダイシング領域４の溝５Ａに沿って裏面側から電子素子ウェハ１を貫通して、表面側の支持基板としてのガラス基板２の表面部に至る溝５Ａが形成されている。この溝５Ａは、電子素子ウェハ１の各チップ中央部の電子素子領域Ａの周辺部Ｂに形成された電極パッド６に接続するための貫通孔７と同時に形成される。この溝５Ａの側壁は電子素子ウェハ１の裏面側の絶縁膜８で被覆されている。この溝５Ａの底面（ガラス基板２の溝の底面）も絶縁膜８で被覆されている。ダイシング領域４の保護膜９Ｂは、貫通孔７内を埋め込んでいると共に溝５内をも埋め込んでいる。この点が上記実施形態４の場合と異なっている。
本実施形態１２の電子素子ウェハモジュール３１の製造方法について、図２４（ａ）〜図２４（ｍ）を用いて詳細に説明する。
図２４（ａ）〜図２４（ｍ）は、本実施形態１２の電子素子ウェハモジュール３１を製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。
なお、図２４（ａ）の断面構造に至る前に、半導体領域形成の前半工程を経て、電子素子ウェハ１の表面上に電極パッド６を含む金属配線層（図示せず）が形成され、電極パッド６の中央部を開口した絶縁膜１０が形成されている。
図２４（ａ）〜図２４（ｋ）は、上記実施形態４の図８（ａ）〜図８（ｋ）の場合と同様であるので、ここでは説明を省略する。
次に、図２４（ｌ）に示すように、電子素子ウェハ１の裏面に保護膜９Ｂが形成される。この形成方法は特に限定されず、適宜公知の方法によって形成され得る。例えば、塗布、および真空中での脱泡、真空ラミネータまたは印刷法（真空）を用いて貫通孔７およびダイシングライン溝５Ａへの保護膜９Ｂの埋め込みが可能である。
さらに、図２４（ｍ）に示すようにこの上に、はんだバンプ１３が形成される。
その後、ダイシングライン溝５Ａに沿って、電子素子ウェハ１をダイシングすることによって、個別の半導体チップに個片化される。本実施形態１２では、ダイシングライン溝５Ａが保護膜９Ｂで埋め込まれている。このため、ダイシングによる個片化後のパッケージ側壁面および底面が、絶縁膜８と裏面保護膜９Ｂの両方で被覆され、かつダイシングライン溝５Ａの底面が支持基板としてのガラス基板２中に位置するため、上記実施形態１１の場合よりも絶縁膜８の被覆性が優れており、信頼性、特に耐湿性が優れた半導体装置が完成する。
さらに、図２５に示すように、上記実施形態１２の図２４（ｍ）の工程後、電子素子ウェハ１をダイシングする前に、ダイシングライン溝５Ａに被覆または埋め込まれた保護膜９Ｂをフォトリソにより、露光、現像して開口部９Ｃとすることも可能である。この方法によれば、保護膜９Ｂをダイシングする際の衝撃を回避し、保護膜９Ｂとダイシングライン溝５Ａの側壁の絶縁膜８との密着性を保持することが可能となる。同様のことは、ダイシングライン溝５または５Ａに保護膜９Ｂを埋め込んでいる上記実施形態９〜１１にも適用できる。更に、ダイシングライン溝５または５Ａに保護膜９Ａを被覆している実施例４〜８にも適用できる。
なお、本発明は、上述した各実施形態１〜１２に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態１〜１２にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
さらに、透明なガラス基板２上に一または複数のレンズ板としてのレンズモジュールなどの光学素子モジュールが積層してもよい。
即ち、電子素子モジュールとして、電子素子としての撮像素子が配設された電子素子チップ（電子素子ウェハモジュールから切断された単位チップ）と、電子素子チップ上の所定領域に形成された接着樹脂層３と、電子素子チップ上を覆い、電子素子としての撮像素子に対応するように接着樹脂層３上に固定された一または複数枚の光学素子（例えばレンズ板）とを有している。
以上の場合に、電子素子としては、被写体からの画像光を光電変換して撮像する複数の受光部を有する撮像素子であってもよいし、出射光を発生させるための発光素子および入射光を受光するための受光素子などであってもよい。
この電子素子モジュールの実施形態１３として、被写体からの画像光を光電変換して撮像する複数の受光部を有する撮像素子と、入射光を撮像素子上に結像するための一または複数枚のレンズモジュールとが積層された電子素子モジュールとしてのセンサモジュールの事例について、図２６を参照しながら詳細に説明する。
（実施形態１３）
図２６は、本発明の実施形態１３に係るセンサモジュールの要部構成例を示す縦断面図である。
図２６において、本実施形態１３のセンサモジュール５０は、チップ表面に、複数の画素に対応した各光電変換部（フォトダイオード）である複数の受光部からなる電子素子としての撮像素子５１ａが設けられ、貫通孔５１ｂが表面と裏面間に設けられて配線として導通した貫通ウエハ５１（上記実施形態１〜１２の電子素子ウェハモジュールから個片化された各チップに対応）と、この貫通ウエハ５１の撮像素子５１ａの周囲上に形成された樹脂接着層５２（上記実施形態１〜１２の接着樹脂３に対応）と、この樹脂接着層５２上を覆い、その表面にＩＲカット層がコーティングされたカバーガラスとして個片化されたガラス板５３（上記実施形態１〜１２では支持基板としての透明ガラス基板２に対応）と、このガラス板５３上に設けられ、撮像素子５１ａに入射光を集光させるための光学素子としての複数のレンズ板５４１〜５４３が積層されたレンズ板５４（レンズモジュール）と、これらのレンズ板５４１〜５４３を接着して固定するためのレンズ接着層５５および５６と、各レンズ板５４１〜５４３のうちの最上位置のレンズ板５４１の中央部を円形の光取入口として開口すると共に、それ以外の表面部分および、各レンズ板５４１〜５４３およびガラス板５３の側面部分を遮光する遮光部材５７とを有しており、貫通ウエハ５１上に、ガラス板５３およびレンズ板５４がこの順に互いにアライメントをとって樹脂接着層５２およびレンズ接着層５５および５６などにより上下に貼り合わされている。要するに、本実施形態１３の電子素子モジュールとしてのセンサモジュール５０は、上記実施形態１〜１２の電子素子ウェハモジュールを個片化したものに、複数のレンズ板５４１〜５４３がレンズ接着層５５および５６などで貼り合わせ、さらにこれに遮光部材５７を上側から装着したものである。これによって本実施形態１３のセンサモジュール５０が製造されている。
レンズ板５４は、透明樹脂製または透明ガラス製のレンズ板である。このレンズ板５４において、レンズ機能を有するレンズ領域と、スペーサ機能を有するスペーサ部としての周囲のレンズこば部とで構成され、全体は同じ種類のガラスまたは樹脂材料で形成されている。これにより、所定のレンズ形状、所定のレンズ厚さのレンズ板５４１〜５４３を形成することが可能である。
本実施形態１３では、形成されたレンズ板５４１〜５４３が３枚、レンズこば部分で貼り合わされた構造となっている。これらの貼り合わせには、接着部材５５および５６を用いるが、接着部材５５および５６は、遮光機能を有していてもよい。
光学素子としての複数枚のレンズ板５４は、収差補正レンズ５４３、拡散レンズ５４２および集光レンズ５４１であり（１枚の場合は集光レンズ）、レンズ板５４は、中央部分にレンズ領域が設けられ、そのレンズ領域の外周側に所定厚さを持つスペーサ部である周囲部分としてのレンズこば部分が設けられているが、それらのレンズ板５４の各外周側にそれぞれ設けられた所定厚さを持つ各スペーサ部が下からこの順に積層されて配置されている。このスペーサ部は位置決め機能を有しており、その位置決め機能は、テーパの付いた凹部と凸部またはアライメントメークで構成されている。３枚のレンズ板５４１〜５４３を接着する接着層５５および／または５６は、遮光機能を兼ねていてもよく、接着層５５および５６は、スペースを決定する固体が含有されていてもよい。
次に、この電子素子モジュールとしてのセンサモジュール５０を用いた完成品を実施形態１４として、本実施形態１３のセンサモジュール５０を撮像部に用いた電子情報機器を図面を参照しながら詳細に説明する。
（実施形態１４）
図２７は、本発明の実施形態１４として、本発明の実施形態１３のセンサモジュール５０を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
図２７において、本実施形態１４の電子情報機器９０は、上記実施形態１３のセンサモジュール５０からの撮像信号を各種信号処理してカラー画像信号を得る固体撮像装置９１と、この固体撮像装置９１からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部９２と、この固体撮像装置９１からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段９３と、この固体撮像装置９１からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段９４とを有している。なお、この電子情報機器９０として、これに限らず、固体撮像装置９１の他に、メモリ部９２と、表示手段９３と、通信手段９４と、プリンタなどの画像出力手段９５とのうちの少なくともいずれかを有していてもよい。
この電子情報機器９０としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置および携帯端末装置（ＰＤＡ）などの画像入力デバイスを有した電子機器が考えられる。
したがって、本実施形態１４によれば、この固体撮像装置９１からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力装置９５により良好にプリントアウト（印刷）したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部９２に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。
なお、上記実施形態２の電子情報機器９０に限らず、本発明の電子素子モジュールを情報記録再生部に用いたピックアップ装置などの電子情報機器であってもよい。この場合のピックアップ装置の光学素子としては、出射光を直進させて出射させると共に、入射光を曲げて所定方向に入射させる光学機能素子（ウエハ状光学装置；例えばプリズムモジュールおよびホログラム素子モジュール、即ちホログラム光学素子やプリズム光学素子）である。また、ピックアップ装置の電子素子としては、出射光を発生させるための発光素子（例えば半導体レーザ素子またはレーザチップ）および入射光を受光するための受光素子（例えばフォトＩＣ）を有している。
以上のように、本発明の好ましい実施形態１〜１４を用いて本発明を例示してきたが、本発明は、この実施形態１〜１４に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜１４の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、複数の電子素子が設けられた電子素子ウェハの表面と支持基板とが貼り合わされた電子素子ウェハモジュールおよび、この電子素子ウェハモジュールの製造方法、この電子素子ウェハモジュールが電子素子毎に切断されて個片化された電子素子モジュール、この電子素子モジュールを画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ装置、ファクシミリ装置、カメラ付き携帯電話装置などの電子情報機器の分野において、信頼性、特に耐湿性の高い貫通電極とすることができる。
本発明の実施形態１に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態１の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態２に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態２の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態３に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態３の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態４に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態４の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態５に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態５の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態６に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態６の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態７に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態７の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態８に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態８の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態９に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態９の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態１０に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態１０の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態１１に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態１１の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態１２に係る電子素子ウェハモジュールの貫通電極およびダイシング領域近傍の断面構造を模式的に示す要部縦断面図である。 本実施形態１２の電子素子ウェハモジュールを製造するときの各工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本実施形態１２の電子素子ウェハモジュールを製造するときの最終工程における電極部およびダイシング領域付近の断面構造を模式的に示す要部縦断面図である。 本発明の実施形態１３に係るセンサモジュールの要部構成例を示す縦断面図である。 本発明の実施形態１４として、本発明の実施形態１３のセンサモジュールを撮像部に用いた電子情報機器の概略構成例を示すブロック図である。 特許文献１に開示されている従来の貫通電極を備えた半導体ウェハモジュールの電極部付近およびダイシング領域の縦断面図である。 特許文献２に開示されている従来の貫通電極を備えた電子素子ウェハモジュールの電極部付近およびダイシング領域の縦断面図である。
符号の説明
１ 電子素子ウェハ
２ 支持基板（ガラス基板）
３ 接着樹脂層
４ ダイシング領域
５、５Ａ ダイシング用の溝
６ 電極パッド
７ 貫通孔
８、１０ 絶縁膜
９、９Ａ、９Ｂ 裏面保護膜
１２ 金属配線層（導電配線）
１３ はんだバンプ
２０〜３２ 電子素子ウェハモジュール
５０ センサモジュール
５１ 貫通ウエハ
５１ａ 撮像素子５１ａ（電子素子）
５１ｂ 貫通孔
５２ 樹脂接着層
５３ ガラス板
５４、５４１〜５４３ レンズ板
５５、５６ レンズ接着層
５７ 遮光部材
９０ 電子情報機器
９１ 固体撮像装置
９２ メモリ部
９３ 表示手段
９４ 通信手段
９５ 画像出力手段

Claims (29)

  1. 複数の電子素子が表面側に配設され、該電子素子毎に、両面を貫通する貫通孔を通して該表面側の配線または端子部と導通された配線が裏面に設けられた電子素子ウエハと、該電子素子ウエハの表面側に対向して樹脂接着層により接着された支持基板とを有する電子素子ウエハモジュールにおいて、
    隣接する電子素子間のダイシングラインに沿って該電子素子ウエハの裏面から該電子素子ウエハを貫通したダイシング用の溝が形成されており、該裏面の半導体層と該配線とを絶縁するための絶縁膜が、該貫通孔を含む該電子素子ウエハの裏面に形成されていると共に、該溝内の少なくとも側壁に形成されている電子素子ウエハモジュール。
  2. 前記電子素子の周辺部に前記配線または端子部として電極パッドが配設され、該電極パッドが、前記貫通孔を通して前記裏面の配線に接続されている請求項１に記載の電子素子ウエハモジュール。
  3. 前記絶縁膜は、前記電子素子の周辺部に配設された電極パッドと前記配線または外部接続用端子とを導通させるための前記貫通孔内の導電層と該貫通孔の内壁とを絶縁している請求項１に記載の電子素子ウエハモジュール。
  4. 裏面保護膜が少なくとも前記裏面の貫通孔および前記配線上に形成されている請求項１に記載の電子素子ウエハモジュール。
  5. 前記溝の底面は、前記絶縁膜が被覆されているかまたは取り除かれている請求項１〜４のいずれかに記載の電子素子ウエハモジュール。
  6. 前記溝の底面は、前記支持基板上または該支持基板中に位置している請求項５に記載の電子素子ウエハモジュール。
  7. 前記裏面保護膜は、前記溝の側壁および底面のうちの少なくとも該側壁を被覆している請求項４に記載の電子素子ウエハモジュール。
  8. 前記裏面保護膜は、前記溝の内部を埋め込んでいる請求項４に記載の電子素子ウエハモジュール。
  9. 前記支持基板は、透明部材として透明樹脂基板または透明ガラス基板である請求項１〜４のいずれかに記載の電子素子ウエハモジュール。
  10. 前記絶縁膜は、感光性樹脂膜、Ｓｉ酸化膜、ボロンまたはリン含有酸化膜、Ｓｉ酸窒化膜、Ｓｉ窒化膜、またはこれらのうちの少なくとも２種類からなる積層膜、あるいは電着材料によって形成される膜である請求項１または３に記載の電子素子ウエハモジュール。
  11. 前記感光性樹脂膜は、ポリイミド樹脂、エポキシ樹脂またはアクリル樹脂である請求項１０に記載の電子素子ウエハモジュール。
  12. 前記電着材料は、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、ポリアミン樹脂またはポリカルボン酸樹脂である請求項１０に記載の電子素子ウエハモジュール。
  13. 前記配線または端子部と前記電子素子ウエハの表面の半導体層とを絶縁するための絶縁膜が別途設けられ、当該絶縁膜は、Ｓｉ酸化膜、ボロンまたはリン含有酸化膜、Ｓｉ酸窒化膜、Ｓｉ窒化膜、または、これらのうちの少なくとも２種類からなる積層膜である請求項１または２に記載の電子素子ウエハモジュール。
  14. 前記裏面保護膜は、感光性樹脂膜からなっている請求項４、７および８のいずれかに記載の電子素子ウエハモジュール。
  15. 前記感光性樹脂膜は、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、またはこれらのうちの少なくとも２種類からなる混合樹脂である請求項１４に記載の電子素子ウエハモジュール。
  16. 前記電子素子は、被写体からの画像光を光電変換して撮像する複数の受光部を有する撮像素子である請求項１に記載の電子素子ウエハモジュール。
  17. 前記電子素子は、出射光を発生させるための発光素子および入射光を受光するための受光素子を有している請求項１に記載の電子素子ウエハモジュール。
  18. 複数の電子素子が形成された電子素子ウエハの表面側に対向して、樹脂接着層により支持基板を貼り合せる工程と、
    該電子素子ウエハの両面を貫通する貫通孔を該電子素子毎に形成すると共に、隣接する電子素子間のダイシングラインに沿って該電子素子ウエハの裏面から該電子素子ウエハを貫通するダイシング用の溝を形成する貫通孔・溝形成工程と、
    該貫通孔および該溝を含む該電子素子ウエハの裏面上に絶縁膜を形成する絶縁膜形成工程と、
    該貫通孔を通して電子素子ウエハの表面側の配線または端子部と導通する配線層を該絶縁膜上に形成する配線層形成工程とを有する電子素子ウエハモジュールの製造方法。
  19. 少なくとも前記配線層および前記貫通孔上に裏面保護膜を形成する裏面保護膜形成工程を更に有する請求項１８に記載の電子素子ウエハモジュールの製造方法。
  20. 前記絶縁膜形成工程後に、前記溝の底面上の絶縁膜を除去する絶縁膜除去工程を更に有する請求項１８に記載の電子素子ウエハモジュールの製造方法。
  21. 前記貫通孔・溝形成工程は、前記溝の底面が前記支持基板上または該支持基板中に位置するように該溝を形成する請求項１８に記載の電子素子ウエハモジュールの製造方法。
  22. 前記裏面保護膜形成工程は、前記裏面保護膜を、前記貫通孔を埋め込むと共に、前記溝上に形成するかまたは該溝上を除く領域に形成する請求項１９に記載の電子素子ウエハモジュールの製造方法。
  23. 前記裏面保護膜形成工程は、前記裏面保護膜を、前記貫通孔および前記溝内を埋め込むように形成する請求項１９に記載の電子素子ウエハモジュールの製造方法。
  24. 前記複数の電子素子のそれぞれに対応するように前記透明部材上に接着固定された一または、積層された複数枚のウエハ状光学装置を更に有する請求項９に記載の電子素子ウエハモジュール。
  25. 前記一または、積層された複数枚のウエハ状光学装置がレンズモジュールであり、前記電子素子が撮像素子である請求項２４に記載の電子素子ウエハモジュール。
  26. 前記一または、積層された複数枚のウエハ状光学装置はプリズムモジュールおよびホログラム素子モジュールのいずれかであり、前記電子素子が発光素子および受光素子であるる請求項２４に記載の電子素子ウエハモジュール。
  27. 請求項１〜１７および２４〜２６のいずれかに記載の電子素子ウエハモジュールから、一または所定数の電子素子毎に切断されて個片化された電子素子モジュール。
  28. 請求項２５に記載の電子素子ウエハモジュールから切断された電子素子モジュールをセンサモジュールとして撮像部に用いた電子情報機器。
  29. 請求項２６に記載の電子素子ウエハモジュールから切断された電子素子モジュールを情報記録再生部に用いた電子情報機器。
JP2008127767A 2008-05-14 2008-05-14 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器 Withdrawn JP2009277883A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008127767A JP2009277883A (ja) 2008-05-14 2008-05-14 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US12/387,433 US20090283311A1 (en) 2008-05-14 2009-05-01 Electronic element wafer module and method for manufacturing electronic element wafer module, electronic element module, and electronic information device
CNA2009101408479A CN101582416A (zh) 2008-05-14 2009-05-14 电子元件晶片模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008127767A JP2009277883A (ja) 2008-05-14 2008-05-14 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器

Publications (1)

Publication Number Publication Date
JP2009277883A true JP2009277883A (ja) 2009-11-26

Family

ID=41315059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008127767A Withdrawn JP2009277883A (ja) 2008-05-14 2008-05-14 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器

Country Status (3)

Country Link
US (1) US20090283311A1 (ja)
JP (1) JP2009277883A (ja)
CN (1) CN101582416A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125935A1 (ja) * 2010-04-05 2011-10-13 株式会社フジクラ 半導体装置及びその製造方法
KR20120069322A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 반도체 소자의 형성 방법
JP2015159275A (ja) * 2014-01-27 2015-09-03 ソニー株式会社 撮像素子、製造装置、製造方法
JP2018515943A (ja) * 2015-05-18 2018-06-14 華天科技（昆山）電子有限公司Ｈｕａｔｉａｎ Ｔｅｃｈｎｏｌｏｇｙ （Ｋｕｎｓｈａｎ） Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ 高解像度映像センサーチップにおけるウエハーレベルのパッケージ構造
JP2018533225A (ja) * 2015-10-10 2018-11-08 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
JP2019161170A (ja) * 2018-03-16 2019-09-19 ローム株式会社 チップ部品およびチップ部品の製造方法
JP2020141126A (ja) * 2019-02-27 2020-09-03 ウェスタン デジタル テクノロジーズ インコーポレーテッド ２次元シフトを含むｔｓｖ半導体デバイス

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101682990A (zh) * 2007-05-08 2010-03-24 奥卡姆业务有限责任公司 无焊料电子组件及其制造方法
JP5318634B2 (ja) * 2009-03-30 2013-10-16 ラピスセミコンダクタ株式会社 チップサイズパッケージ状の半導体チップ及び製造方法
US8354750B2 (en) * 2010-02-01 2013-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress buffer structures in a mounting structure of a semiconductor device
US8624342B2 (en) * 2010-11-05 2014-01-07 Invensas Corporation Rear-face illuminated solid state image sensors
US9165970B2 (en) * 2011-02-16 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Back side illuminated image sensor having isolated bonding pads
JP2013062382A (ja) * 2011-09-13 2013-04-04 Toshiba Corp 半導体装置およびその製造方法
CN103107153B (zh) * 2011-11-15 2016-04-06 精材科技股份有限公司 晶片封装体及其形成方法
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
TWI633640B (zh) * 2013-12-16 2018-08-21 新力股份有限公司 Semiconductor element, method of manufacturing semiconductor element, and electronic device
CN104615982B (zh) * 2015-01-28 2017-10-13 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构及其封装方法
JP6570844B2 (ja) * 2015-02-26 2019-09-04 株式会社東芝 光検出器、その製造方法、放射線検出器、および放射線検出装置
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP6727948B2 (ja) * 2015-07-24 2020-07-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备
JP6843570B2 (ja) 2016-09-28 2021-03-17 キヤノン株式会社 半導体装置の製造方法
JP2018072669A (ja) * 2016-11-01 2018-05-10 株式会社ジャパンディスプレイ 表示装置
US10804206B2 (en) * 2017-07-31 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench protection
WO2019065656A1 (ja) * 2017-09-29 2019-04-04 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
CN110298215B (zh) * 2018-03-23 2023-01-03 致伸科技股份有限公司 组装指纹辨识模块的方法
JP2019213151A (ja) * 2018-06-08 2019-12-12 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US20210202561A1 (en) * 2018-09-11 2021-07-01 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
CN110676244B (zh) * 2019-10-15 2020-06-16 杭州见闻录科技有限公司 一种芯片封装方法及封装结构
US11769736B2 (en) * 2021-04-14 2023-09-26 Micron Technology, Inc. Scribe structure for memory device
US11715704B2 (en) * 2021-04-14 2023-08-01 Micron Technology, Inc. Scribe structure for memory device
US11600578B2 (en) 2021-04-22 2023-03-07 Micron Technology, Inc. Scribe structure for memory device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222596A (ja) * 2010-04-05 2011-11-04 Fujikura Ltd 半導体装置及びその製造方法
WO2011125935A1 (ja) * 2010-04-05 2011-10-13 株式会社フジクラ 半導体装置及びその製造方法
KR20120069322A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 반도체 소자의 형성 방법
KR101712630B1 (ko) * 2010-12-20 2017-03-07 삼성전자 주식회사 반도체 소자의 형성 방법
US11594563B2 (en) 2014-01-27 2023-02-28 Sony Corporation Image sensor having improved dicing properties
JP2015159275A (ja) * 2014-01-27 2015-09-03 ソニー株式会社 撮像素子、製造装置、製造方法
US9991301B2 (en) 2014-01-27 2018-06-05 Sony Corporation Image sensor having improved dicing properties, manufacturing apparatus, and manufacturing method of the same
US10038021B2 (en) 2014-01-27 2018-07-31 Sony Corporation Packaged image sensor having improved dicing properties
JP2018515943A (ja) * 2015-05-18 2018-06-14 華天科技（昆山）電子有限公司Ｈｕａｔｉａｎ Ｔｅｃｈｎｏｌｏｇｙ （Ｋｕｎｓｈａｎ） Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ 高解像度映像センサーチップにおけるウエハーレベルのパッケージ構造
JP2018533225A (ja) * 2015-10-10 2018-11-08 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
JP2019161170A (ja) * 2018-03-16 2019-09-19 ローム株式会社 チップ部品およびチップ部品の製造方法
JP7099838B2 (ja) 2018-03-16 2022-07-12 ローム株式会社 チップ部品およびチップ部品の製造方法
JP2020141126A (ja) * 2019-02-27 2020-09-03 ウェスタン デジタル テクノロジーズ インコーポレーテッド ２次元シフトを含むｔｓｖ半導体デバイス
CN111627893A (zh) * 2019-02-27 2020-09-04 西部数据技术公司 包含二维移位的tsv半导体装置
CN111627893B (zh) * 2019-02-27 2023-08-25 西部数据技术公司 包含二维移位的tsv半导体装置

Also Published As

Publication number Publication date
US20090283311A1 (en) 2009-11-19
CN101582416A (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
JP2009277883A (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
JP5175620B2 (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US7923798B2 (en) Optical device and method for fabricating the same, camera module using optical device, and electronic equipment mounting camera module
US9373653B2 (en) Stepped package for image sensor
US9231012B2 (en) Image sensor package
JP4160083B2 (ja) 光学装置用モジュール及び光学装置用モジュールの製造方法
JP4966931B2 (ja) 電子素子ウエハモジュールおよびその製造方法、電子素子モジュールおよびその製造方法、電子情報機器
KR100755165B1 (ko) 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법
JP4799543B2 (ja) 半導体パッケージ及びカメラモジュール
KR100887917B1 (ko) 반도체 장치 및 그 제조 방법
JP5810921B2 (ja) 半導体装置の製造方法
JP5078725B2 (ja) 半導体装置
CN102386192B (zh) 制造光学传感器的方法、光学传感器和包括其的照相机
US20120008934A1 (en) Camera module and method of manufacturing the same
US20090039455A1 (en) Image sensor package with trench insulator and fabrication method thereof
JP2007134725A (ja) 固体撮像装置及びその製造方法
JP2010040672A (ja) 半導体装置およびその製造方法
JP2010040621A (ja) 固体撮像デバイス及びその製造方法
JP2006100435A (ja) 半導体装置およびその製造方法
JP2010161321A (ja) 光学デバイスおよびその製造方法
JP2009267122A (ja) 半導体装置
JP7389029B2 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
JP2010165804A (ja) 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法
JP2007123351A (ja) 固体撮像装置
US9312292B2 (en) Back side illumination image sensor and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110802