JP7099838B2 - チップ部品およびチップ部品の製造方法 - Google Patents
チップ部品およびチップ部品の製造方法 Download PDFInfo
- Publication number
- JP7099838B2 JP7099838B2 JP2018049693A JP2018049693A JP7099838B2 JP 7099838 B2 JP7099838 B2 JP 7099838B2 JP 2018049693 A JP2018049693 A JP 2018049693A JP 2018049693 A JP2018049693 A JP 2018049693A JP 7099838 B2 JP7099838 B2 JP 7099838B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- resin film
- resin
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Ceramic Capacitors (AREA)
- Non-Adjustable Resistors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明の一実施形態に係るチップ部品では、前記基板の前記第1面上に形成され、前記外部電極が選択的に露出している絶縁層を含み、前記樹脂膜は、前記基板の前記第3面に沿って延び、前記絶縁層と面一に形成された端部を有していてもよい。
本発明の他の実施形態に係るチップ部品は、第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有する基板と、前記基板の前記第1面に形成された機能素子と、前記基板の前記第1面上に形成され、前記機能素子に電気的に接続された電極と、前記外部電極を選択的に露出させる開口を有し、前記基板の前記第1面および前記第3面を一体的に覆うように形成された感光性樹脂からなる第1樹脂膜と、前記基板の前記第2面を覆うように形成された第2樹脂膜とを含む。
本発明の一実施形態および他の実施形態に係るチップ部品では、前記感光性樹脂は、感光性エポキシ樹脂を含んでいてもよい。
本発明の一実施形態および他の実施形態に係るチップ部品では、前記電極は全体的に、前記基板の前記第1面の周縁で区画される領域の内側に形成されていてもよい。
本発明の一実施形態および他の実施形態に係るチップ部品では、前記機能素子は、抵抗、コンデンサ、コイルまたはダイオードのうちの少なくとも一種を含んでいてもよい。
本発明の一実施形態および他の実施形態に係るチップ部品では、前記基板は、シリコン基板を含んでいてもよい。
本発明の一実施形態に係るチップ部品の製造方法は、機能素子が形成された第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有し、前記機能素子に電気的に接続された外部電極を有する基板を準備する工程と、前記基板の前記第1面を下方に向けた状態で、前記基板の前記第2面側から感光性樹脂を塗布する工程と、前記感光性樹脂を選択的に露光し、現像することによってすることによって、前記基板の前記第2面および前記第3面を一体的に覆う前記感光性樹脂からなる樹脂膜を形成する工程とを含む。
本発明の一実施形態に係るチップ部品の製造方法では、前記基板を準備する工程は、複数の部品形成領域が形成された前記第1面およびその反対側の前記第2面を有するベース基板の各前記部品形成領域に機能素子を形成する工程と、各前記機能素子に電気的に接続されるように前記外部電極を形成する工程と、各前記部品形成領域の周縁に沿って、前記第1面から前記第2面に向かって前記ベース基板を選択的に除去することによって、内面として前記第3面を有し、各前記部品形成領域を区画する溝を形成する工程と、前記複数の部品形成領域を一体的に覆うように、前記ベース基板の前記第1面に支持部材を付着させる工程と、前記支持部材で前記ベース基板を支持した状態で、前記溝に連通するまで前記ベース基板を前記第2面側から除去することによって、前記ベース基板を複数の前記基板に分割する工程とを含み、前記感光性樹脂を塗布する工程は、前記複数の前記基板が前記支持部材で支持された状態で、前記基板の前記第2面側から感光性樹脂を塗布する工程を含んでいてもよい。
本発明の他の実施形態に係るチップ部品の製造方法では、複数の部品形成領域が形成された前記第1面およびその反対側の前記第2面を有するベース基板の各前記部品形成領域に機能素子を形成する工程と、各前記機能素子に電気的に接続されるように前記外部電極を形成する工程と、前記第2樹脂膜の材料からなる樹脂膜を表面に有する支持部材を、前記ベース基板の前記第2面が前記樹脂膜で覆われるように、前記ベース基板の前記第2面に付着させる工程と、各前記部品形成領域の周縁に沿って、前記第1面から前記第2面に向かって前記ベース基板を除去し、前記支持部材の前記樹脂膜を除去することによって、前記ベース基板を複数の前記基板に分割すると共に、各前記基板の前記第2面に前記樹脂膜からなる前記第2樹脂膜を形成する工程とを実行することによって、前記基板を準備する工程と前記第2樹脂膜を形成する工程とが並行して行われ、前記感光性樹脂を塗布する工程は、前記複数の前記基板が前記支持部材で支持された状態で、前記基板の前記第1面側から感光性樹脂を塗布する工程を含んでいてもよい。
図1は、本発明の一実施形態(第1形態)に係るチップ部品1の模式的な斜視図(第1面3側)である。図2は、本発明の一実施形態(第1形態)に係るチップ部品1の模式的な斜視図(第2面4側)である。図3は、図2のIII-III断面を示す断面図である。
チップ部品1は、0603(0.6mm×0.3mm)チップ、0402(0.4mm×0.2mm)チップ、03015(0.3mm×0.15mm)チップ等と称される小型の電子部品である。
機能素子9は、基板2の第1面3の表層部を利用して形成された機能素子、基板2の第1面3の上に形成された機能素子、および/または、基板2の第1面3よりも上方の領域を利用して形成された機能素子を含んでいてもよい。
表面絶縁膜6の上には、絶縁層10が形成されている。絶縁層10は、第1電極膜7、第2電極膜8および機能素子9を被覆している。絶縁層10は、表面絶縁膜6側からこの順に積層された第1絶縁膜11および第2絶縁膜12を含む。第1絶縁膜11は、たとえば、酸化膜(SiO2膜)および窒化膜(SiN膜)のいずれか一方または双方を含んでいてもよい。第2絶縁膜12は、たとえば、ポリイミド等の絶縁性樹脂を含んでいてもよい。また、絶縁層10は、たとえば、2μm~52μmの厚さを有していてもよい。この実施形態では、たとえば、第1絶縁膜11の厚さが0.5μm~2μmであり、第2絶縁膜12の厚さが1.5μm~50μmであってもよい。
第1開口13内には、本発明の外部電極の一例としての第1外部電極15が形成されている。第1外部電極15は、第1開口13内において第1電極膜7に電気的に接続されている。これにより、第1外部電極15は、第1電極膜7を介して機能素子9と電気的に接続されている。また、第1外部電極15は、チップ部品1をフリップチップ実装するときの端子として機能するので、第1外部端子と称されてもよい。
樹脂膜19は、第2面4上の第1部分20と、第3面5上の第2部分21とを含む。第1部分20と第2部分21とは、基板2の第2面4側の角部22(たとえば、第2面4と第3面5との交線付近の部分)で一体的に交わっている。ここで、「一体的に交わっている」という語は、互いに異なる面の境界において、膜の第1部分と第2部分との継ぎ目が形成されていないことを意味していてもよい。したがって、この実施形態では、基板2の角部22において樹脂膜19の第1部分20と第2部分21との継ぎ目がなく、角部22は、樹脂膜19の継ぎ目がない部分で覆われることとなる。
樹脂膜19の第2部分21は、基板2の第3面5の全域を被覆している。図3を参照して、樹脂膜19の第2部分21は、基板2の第3面5に沿って第1面3から突出するように延び、絶縁層10と面一に形成された端部23を有している。樹脂膜19の端部23は、第1絶縁膜11と第2絶縁膜12との境界に跨るように形成され、絶縁層10の端面24を覆っている。また、樹脂膜19の端部23は、基板2の第1面3側(実装面側)において、第1外部電極15および第2外部電極17を一括して取り囲むように、絶縁層10(この実施形態では、第2絶縁膜12)の周囲に環状に露出している。
回路モジュール25は、実装面を有する実装基板26と、実装基板26の実装面に実装されたチップ部品1とを含む。
実装基板26の実装面(主面)には、配線27が形成されている。配線27は、第1パッド28および第2パッド29を含む。配線27の第1パッド28は、チップ部品1の第1外部電極15に接続される。配線27の第2パッド29は、チップ部品1の第2外部電極17に接続される。
まず、図5Aを参照して、ベース基板32が準備される。ベース基板32は、基板2の第1面3および第2面4に対応する第1面33および第2面34を有している。ベース基板32の第1面33に、複数の部品形成領域35が設定される。
ベース基板32の準備後、表面絶縁膜6が、ベース基板32の第1面33の上に形成される。表面絶縁膜6は、熱酸化処理またはCVD(Chemical Vapor Deposition:化学気相成長)法によって形成されてもよい。熱酸化処理では、ベース基板32の第1面33が酸化される。CVD法では、ベース基板32の第1面33の上に絶縁材料が堆積される。
また、第1電極膜7および第2電極膜8が、表面絶縁膜6の上に形成される。第1電極膜7および第2電極膜8は、機能素子9に電気的に接続されるように、複数の部品形成領域35にそれぞれ形成される。
次に、図5Cを参照して、第1絶縁膜11が、表面絶縁膜6の上に形成される。第1絶縁膜11は、第1電極膜7、第2電極膜8および機能素子9を被覆するように形成される。第1絶縁膜11は、CVD法によって形成されてもよい。
次に、複数の開口37,38,39が、第2絶縁膜12に形成される。複数の開口37,38,39は、第2絶縁膜12を選択的に露光・現像することによって形成される。開口37は、境界領域36に対応する開口を有している。開口38は、第1開口13に対応する開口を有している。開口39は、第2開口14に対応する開口を有している。
次に、図5Eを参照して、第1外部電極15および第2外部電極17が形成される。この工程では、第1開口13から露出する第1電極膜7の上にNi膜、Pd膜およびAu膜が順に形成される。また、第2開口14から露出する第2電極膜8の上にNi膜、Pd膜およびAu膜が順に形成される。Ni膜、Pd膜およびAu膜は、電解めっき法によってそれぞれ形成されてもよい。
次に、ベース基板32の不要な部分が除去される。ベース基板32の不要な部分は、マスク42を介するエッチングによって除去される。エッチングは、異方性エッチング(たとえば、RIE(Reactive Ion Etching:反応性イオンエッチング)であってもよい。これにより、複数の部品形成領域35をそれぞれ区画する溝43が、ベース基板32に形成される。溝43は、内面の一部として、基板2の第3面5に対応する第3面44を有している。
次に、図5Gを参照して、ベース基板32を支持するための本発明の支持部材の一例としての支持テープ45が、複数の部品形成領域35を一体的に覆うようにベース基板32の第1面33側に貼着される。支持テープ45は、たとえば、樹脂製の基材46と、基材46上の粘着剤47とを含んでいてもよい。この工程では、所定の温度環境下、支持テープ45をベース基板32に押し付ける方向に、支持テープ45に圧力が加えられる。これにより、ベース基板32の第1外部電極15および第2外部電極17が粘着剤47内に埋め込まれ、粘着剤47の表面と絶縁層10の表面とが接することとなる。
以上、この実施形態に係るチップ部品1によれば、基板2の第2面4と第3面5との角部22が樹脂膜19で一体的に覆われるため、当該角部22の絶縁性を向上させることができる。その結果、複数のチップ部品1を並べてフリップチップ実装したときに、隣り合うチップ部品1の角部22同士が接触して短絡することを防止することができる。また、絶縁性を付与するための膜が樹脂膜であるため、高い機械的強度を確保することができる。
前述のチップ部品1では、樹脂膜19(第2部分21)は、基板2の第3面5に沿って第1面3から突出するように延び、絶縁層10と面一に形成された端部23を有している。これに対し、チップ部品51では、樹脂膜19の第2部分21は、基板2の第3面5に沿って第1面3から突出するように延び、絶縁層10の端面24を覆い、さらに、絶縁層10に対して突出した端部52を有している。これにより、基板2の第1面3上の第1外部電極15および第2外部電極17は、図6を参照して、突出した環状の樹脂壁(端部52)によって取り囲まれることとなる。
チップ部品51を製造するには、まず、前述の図5A~図5Fに従って、ベース基板32上に機能素子9、絶縁層10、第1外部電極15、第2外部電極17等が形成され、境界領域36に沿って溝43が形成される。
図9は、本発明の他の実施形態に係るチップ部品61の模式的な断面図である。図9において、前述の実施形態と同一または類似の要素には、前述の実施形態と同一の符号を付し、その説明を省略する。
第1樹脂膜62の第1部分63は、絶縁層10の全域を被覆しており、選択的に、第1外部電極15および第2外部電極17をそれぞれ露出させる第1開口65および第2開口66を有している。
まず、図10Aを参照して、ベース基板32が準備される。ベース基板32は、基板2の第1面3および第2面4に対応する第1面33および第2面34を有している。ベース基板32の第1面33に、複数の部品形成領域35が設定される。
ベース基板32の準備後、表面絶縁膜6が、ベース基板32の第1面33の上に形成される。表面絶縁膜6は、熱酸化処理またはCVD(Chemical Vapor Deposition:化学気相成長)法によって形成されてもよい。熱酸化処理では、ベース基板32の第1面33が酸化される。CVD法では、ベース基板32の第1面33の上に絶縁材料が堆積される。
また、第1電極膜7および第2電極膜8が、表面絶縁膜6の上に形成される。第1電極膜7および第2電極膜8は、機能素子9に電気的に接続されるように、複数の部品形成領域35にそれぞれ形成される。
次に、図10Cを参照して、第1絶縁膜11が、表面絶縁膜6の上に形成される。第1絶縁膜11は、第1電極膜7、第2電極膜8および機能素子9を被覆するように形成される。第1絶縁膜11は、CVD法によって形成されてもよい。
次に、複数の開口37,38,39が、第2絶縁膜12に形成される。複数の開口37,38,39は、第2絶縁膜12を選択的に露光・現像することによって形成される。開口37は、境界領域36に対応する開口を有している。開口38は、第1開口13に対応する開口を有している。開口39は、第2開口14に対応する開口を有している。
次に、図10Eを参照して、第1外部電極15および第2外部電極17が形成される。この工程では、第1開口13から露出する第1電極膜7の上にNi膜、Pd膜およびAu膜が順に形成される。また、第2開口14から露出する第2電極膜8の上にNi膜、Pd膜およびAu膜が順に形成される。Ni膜、Pd膜およびAu膜は、電解めっき法によってそれぞれ形成されてもよい。
これにより、境界領域36に沿ってベース基板32が切断されて、複数の基板2の個片が切り出される。ベース基板32において、第1面33および第2面34は、基板2の第1面3および第2面4となる。また、樹脂膜73のベース基板32の第2面4上の部分は、第2樹脂膜69となる。この際、切り出された複数の基板2の整列状態は、各基板2が第2樹脂膜69を介して基材72に接着していることによって維持され、隣り合う基板2の間に溝74が形成される。
その後は、たとえば、溝74に沿ってダイシングブレードが挿入されることによって、境界領域36上の感光性樹脂75が切断されて、第1樹脂膜62が形成される。そして、基板2と支持テープ71とが分離(たとえば、冷凍分離)されることによって、各チップ部品61が得られる。
次に、機能素子9の具体的な形態例について説明する。チップ部品1において、前述の機能素子9は、抵抗R、コンデンサC、コイルLまたはダイオードDのうちの少なくとも1種を含むことができる。
図11は、図1および図2のチップ部品1の内部構造を示す平面図であって、機能素子9の第1形態例を説明するための図である。図12は、図11のXII-XII断面を示す断面図であって、フェイスダウン姿勢のチップ部品1を示す図である。本形態例において、前述の実施形態と同一または類似の要素には、前述の実施形態と同一の符号を付し、その説明を省略する。
抵抗Rは、第1電極膜7および第2電極膜8に電気的に接続されている。より具体的には、抵抗Rは、第1電極膜7および第2電極膜8の間の領域に形成された抵抗導電体膜76を含む。
抵抗導電体膜76は、銅の抵抗率よりも高い抵抗率を有する金属材料によって形成されていることが好ましい。抵抗導電体膜76は、Ti膜またはTiN膜によって形成されていてもよい。抵抗導電体膜76は、Ti膜およびTi膜の上に形成されたTiN膜を含む積層構造を有していてもよい。
コンデンサCは、より具体的には、第1電極膜77、誘電体膜78および第2電極膜79が、表面絶縁膜6側からこの順に積層された積層構造を有している。
誘電体膜78は、第1電極膜77の上に形成されている。誘電体膜78は、表面絶縁膜6も被覆している。
コイルLは、より具体的には、平面視螺旋状のコイル導電体膜80を含む。コイル導電体膜80は、外側コイルエンド81、および、内側コイルエンド82を含む。外側コイルエンド81は、螺旋の最外周に位置している。内側コイルエンド82は、螺旋の中心部に位置している。
表面絶縁膜6の上には、コイル用絶縁膜84が形成されている。コイル用絶縁膜84は、第1電極膜7、コイル導電体膜80および第1接続電極膜83を被覆している。コイル用絶縁膜84には、コンタクト孔85が形成されている。コンタクト孔85は、コイル導電体膜80の内側コイルエンド82を露出させている。
第2接続電極膜86は、第2電極膜8からコンタクト孔85に向けて引き出されている。第2接続電極膜86は、コイル用絶縁膜84の上からコンタクト孔85に入り込んでいる。第2接続電極膜86は、コンタクト孔85内において、コイル導電体膜80の内側コイルエンド82に電気的に接続されている。
チップ部品1は、シリコン基板である基板2を含む。チップ部品1は、p型の第1不純物領域87および複数の第2不純物領域88A,88Bを含む。第1不純物領域87は、基板2の第1面3の表層部に形成されている。複数の第2不純物領域88A,88Bは、第1不純物領域87の表層部に形成されている。
複数の第2不純物領域88A,88Bは、第1電極膜7および第2電極膜8が対向する対向領域において、中央部に形成されている。複数の第2不純物領域88A,88Bは、第1電極膜7および第2電極膜8が対向する対向方向の直交方向(つまり、基板2の短手方向)に沿って互いに間隔を空けて形成されている。
複数の第2不純物領域88A,88Bは、いずれも、平面視において前記対向方向に沿って延びる長方形状に形成されている。複数の第2不純物領域88A,88Bは、ほぼ同一の深さおよびほぼ同一の不純物濃度でそれぞれ形成されている。
表面絶縁膜6の上には、複数の第1引き出し電極膜91および複数の第2引き出し電極膜92が形成されている。複数の第1引き出し電極膜91および複数の第2引き出し電極膜92は、互いに噛合う櫛歯形状に形成されている。
複数の第2引き出し電極膜92は、一対一対応の関係で複数の第2不純物領域88Bに電気的に接続されている。より具体的には、複数の第2引き出し電極膜92は、それぞれ、一対一対応の関係で複数の第2不純物領域88Bを被覆するように、第2電極膜8から第1電極膜7に向けて帯状に引き出されている。
ダイオードDは、第1不純物領域87(基板2)および第2不純物領域88A,88Bの間の領域に形成されたpn接合部を含む。つまり、ダイオードDは、第1不純物領域87をアノードとし、第2不純物領域88A,88Bをカソードとする複数の双方向ツェナーダイオード要素Delを含む。
第1ツェナーダイオードDZ1は、第1不純物領域87(基板2)および第2不純物領域88Aのpn接合部によって形成されている。第2ツェナーダイオードDZ2は、第1不純物領域87(基板2)および第2不純物領域88Bのpn接合部によって形成されている。第1ツェナーダイオードDZ1および第2ツェナーダイオードDZ2は、第1不純物領域87(基板2)を介して電気的に接続されている。
以上、機能素子9の具体的な構造を、第1形態例~第4形態例を用いて説明したが、機能素子9は、第1形態例~第4形態の各構造が任意に組み合わされた複合型の構造を有し得る。
複数の機能素子9は、抵抗R、コンデンサC、コイルLまたはダイオードDのうちの少なくとも1種を、それぞれ含んでいてもよい。複数の機能素子9は、互いに共通の機能素子を含んでいてもよいし、互いに異なる機能素子を含んでいてもよい。
たとえば、前述の実施形態において、基板2は、半導体基板であってもよい。半導体基板は、シリコン基板であってもよい。基板2が半導体基板(シリコン基板)からなる場合、シリコン酸化膜によって前述の表面絶縁膜6を形成できる。
2 基板
3 第1面
4 第2面
5 第3面
9 機能素子
10 絶縁層
15 第1外部電極
17 第2外部電極
19 樹脂膜
20 第1部分
21 第2部分
22 角部
23 端部
25 回路モジュール
26 実装基板
27 配線
32 ベース基板
33 第1面
34 第2面
35 部品形成領域
43 溝
44 第3面
45 支持テープ
49 感光性樹脂
51 チップ部品
52 端部
61 チップ部品
62 第1樹脂膜
65 第1開口
66 第2開口
69 第2樹脂膜
71 支持テープ
73 樹脂膜
75 感光性樹脂
R 抵抗
C コンデンサ
L コイル
D ダイオード
Claims (11)
- 第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有する基板と、
前記基板の前記第1面に形成された機能素子と、
前記基板の前記第1面上に形成され、前記機能素子に電気的に接続されたフリップチップ実装用の外部端子と、
前記基板の前記第1面上に形成され、前記外部端子が選択的に露出している絶縁層と、
前記基板の前記第2面および前記第3面を一体的に覆うように形成された感光性樹脂からなる樹脂膜とを含み、
前記樹脂膜は、前記基板の前記第3面に沿って延び、前記絶縁層に対して突出した端部を有している、チップ部品。 - 前記樹脂膜は、前記第2面上の第1部分と、前記第3面上の第2部分とを含み、
前記樹脂膜の前記第1部分は、前記樹脂膜の前記第2部分よりも大きい厚さを有している、請求項1に記載のチップ部品。 - 前記樹脂膜の端部は、前記外部端子を取り囲む環状の樹脂壁を含む、請求項1または2に記載のチップ部品。
- 前記感光性樹脂は、感光性エポキシ樹脂を含む、請求項1~3のいずれか一項に記載のチップ部品。
- 前記外部端子は全体的に、前記基板の前記第1面の周縁で区画される領域の内側に形成されている、請求項1~4のいずれか一項に記載のチップ部品。
- 前記基板の前記第2面は、研削面または研磨面である、請求項1~5のいずれか一項に記載のチップ部品。
- 前記機能素子は、抵抗、コンデンサ、コイルまたはダイオードのうちの少なくとも一種を含む、請求項1~6のいずれか一項に記載のチップ部品。
- 前記基板は、シリコン基板を含む、請求項1~7のいずれか一項に記載のチップ部品。
- 配線が形成された実装面を有する実装基板と、
前記外部端子が前記配線に電気的に接続されるように、前記基板の前記第1面を前記実装基板の前記実装面に対向させた状態で前記実装基板の前記実装面に配置された、請求項1~8のいずれか一項に記載のチップ部品とを含む、回路モジュール。 - 機能素子が形成された第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有し、前記機能素子に電気的に接続されたフリップチップ実装用の外部端子を有する基板を準備する工程と、
前記基板の前記第1面を下方に向けた状態で、前記基板の前記第2面側から感光性樹脂を塗布する工程と、
前記感光性樹脂を選択的に露光し、現像することによってすることによって、前記基板の前記第2面および前記第3面を一体的に覆う前記感光性樹脂からなる樹脂膜を形成する工程とを含み、
前記基板を準備する工程は、
複数の部品形成領域が形成された前記第1面およびその反対側の前記第2面を有するベース基板の各前記部品形成領域に機能素子を形成する工程と、
各前記機能素子に電気的に接続されるように前記外部端子を形成する工程と、
各前記部品形成領域の周縁に沿って、前記第1面から前記第2面に向かって前記ベース基板を選択的に除去することによって、内面として前記第3面を有し、各前記部品形成領域を区画する溝を形成する工程と、
前記複数の部品形成領域を一体的に覆うように、前記ベース基板の前記第1面に支持部材を付着させる工程であって、前記外部端子を前記支持部材に対して当接させ、前記支持部材の表面と前記ベース基板の前記第1面との間に隙間を形成する工程と、
前記支持部材で前記ベース基板を支持した状態で、前記溝に連通するまで前記ベース基板を前記第2面側から除去することによって、前記ベース基板を複数の前記基板に分割する工程とを含み、
前記感光性樹脂を塗布する工程は、前記複数の前記基板が前記支持部材で支持された状態で、前記基板の前記第2面側からネガ型の感光性樹脂を塗布する工程を含む、チップ部品の製造方法。 - 機能素子が形成された第1面、その反対側の第2面、および前記第1面と前記第2面とを接続する第3面を有し、前記機能素子に電気的に接続された外部電極を有する基板を準備する工程と、
前記基板の前記第2面を下方に向けた状態で、前記基板の前記第1面側から感光性樹脂を塗布する工程と、
前記感光性樹脂を選択的に露光し、現像することによってすることによって、前記基板の前記第1面および前記第3面を一体的に覆い、前記外部電極を選択的に露出させる開口を有する前記感光性樹脂からなる第1樹脂膜を形成する工程と、
前記基板の前記第2面を覆うように第2樹脂膜を形成する工程とを含み、
複数の部品形成領域が形成された前記第1面およびその反対側の前記第2面を有するベース基板の各前記部品形成領域に機能素子を形成する工程と、
各前記機能素子に電気的に接続されるように前記外部電極を形成する工程と、
前記第2樹脂膜の材料からなる樹脂膜を表面に有する支持部材を、前記ベース基板の前記第2面が前記樹脂膜で覆われるように、前記ベース基板の前記第2面に付着させる工程と、
各前記部品形成領域の周縁に沿って、前記第1面から前記第2面に向かって前記ベース基板を除去し、前記支持部材の前記樹脂膜を除去することによって、前記ベース基板を複数の前記基板に分割すると共に、各前記基板の前記第2面に前記樹脂膜からなる前記第2樹脂膜を形成する工程とを実行することによって、前記基板を準備する工程と前記第2樹脂膜を形成する工程とが並行して行われ、
前記感光性樹脂を塗布する工程は、前記複数の前記基板が前記支持部材で支持された状態で、前記基板の前記第1面側から感光性樹脂を塗布する工程を含む、チップ部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018049693A JP7099838B2 (ja) | 2018-03-16 | 2018-03-16 | チップ部品およびチップ部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018049693A JP7099838B2 (ja) | 2018-03-16 | 2018-03-16 | チップ部品およびチップ部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019161170A JP2019161170A (ja) | 2019-09-19 |
JP7099838B2 true JP7099838B2 (ja) | 2022-07-12 |
Family
ID=67995227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018049693A Active JP7099838B2 (ja) | 2018-03-16 | 2018-03-16 | チップ部品およびチップ部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7099838B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114617A (ja) | 1998-10-05 | 2000-04-21 | Asahi Kasei Denshi Kk | 小型磁電変換素子とその製造方法 |
JP2002134662A (ja) | 2000-10-30 | 2002-05-10 | Matsushita Electric Ind Co Ltd | チップ型半導体装置及びその製造方法 |
JP2005073219A (ja) | 2003-08-20 | 2005-03-17 | Samsung Electro Mech Co Ltd | 表面弾性波フィルターパッケージの製造方法及びそれに用いるパッケージシート |
JP2008141021A (ja) | 2006-12-01 | 2008-06-19 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009277883A (ja) | 2008-05-14 | 2009-11-26 | Sharp Corp | 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器 |
US20160141217A1 (en) | 2014-11-17 | 2016-05-19 | Siliconware Precision Industries Co., Ltd. | Electronic package and fabrication method thereof |
JP2018026410A (ja) | 2016-08-08 | 2018-02-15 | ローム株式会社 | チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール |
-
2018
- 2018-03-16 JP JP2018049693A patent/JP7099838B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114617A (ja) | 1998-10-05 | 2000-04-21 | Asahi Kasei Denshi Kk | 小型磁電変換素子とその製造方法 |
JP2002134662A (ja) | 2000-10-30 | 2002-05-10 | Matsushita Electric Ind Co Ltd | チップ型半導体装置及びその製造方法 |
JP2005073219A (ja) | 2003-08-20 | 2005-03-17 | Samsung Electro Mech Co Ltd | 表面弾性波フィルターパッケージの製造方法及びそれに用いるパッケージシート |
JP2008141021A (ja) | 2006-12-01 | 2008-06-19 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009277883A (ja) | 2008-05-14 | 2009-11-26 | Sharp Corp | 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器 |
US20160141217A1 (en) | 2014-11-17 | 2016-05-19 | Siliconware Precision Industries Co., Ltd. | Electronic package and fabrication method thereof |
JP2018026410A (ja) | 2016-08-08 | 2018-02-15 | ローム株式会社 | チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2019161170A (ja) | 2019-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106206625B (zh) | 一种芯片尺寸等级的感测芯片封装体及其制造方法 | |
JP6606331B2 (ja) | 電子装置 | |
TWI473552B (zh) | 具有元件設置區之基板結構及其製程 | |
JP2009181981A (ja) | 半導体装置の製造方法および半導体装置 | |
KR20100087329A (ko) | 칩 스케일 적층형 다이 패키지 | |
JP6547932B2 (ja) | チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器 | |
JP2008016855A (ja) | 積層チップを備えた半導体素子、および、その製造方法 | |
US10128163B2 (en) | Chip part and method for manufacturing a chip part | |
JP7140530B2 (ja) | 電子部品およびその製造方法 | |
TWI390688B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
CN106169428A (zh) | 用于减缓电磁干扰的芯片封装结构及封装方法 | |
TWI651741B (zh) | 附電容器之半導體裝置 | |
JP2008159948A (ja) | 半導体装置 | |
TW202022580A (zh) | 觸控面板及其製造方法 | |
JP7099838B2 (ja) | チップ部品およびチップ部品の製造方法 | |
JP2015130492A (ja) | 半導体モジュール | |
JP6533066B2 (ja) | 電子装置 | |
JP2021077749A (ja) | チップ部品およびその製造方法 | |
US20200111733A1 (en) | Chip part and manufacturing method thereof | |
JP5994825B2 (ja) | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 | |
JP2001223288A (ja) | 集積回路装置とその製法 | |
US10651374B2 (en) | Semiconductor device, and method for manufacturing the same | |
JP2014120612A (ja) | 半導体装置、およびそれを用いた半導体モジュール | |
JP2013206986A (ja) | シリコンインターポーザ | |
JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7099838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |