JP2000114617A - 小型磁電変換素子とその製造方法 - Google Patents
小型磁電変換素子とその製造方法Info
- Publication number
- JP2000114617A JP2000114617A JP10283083A JP28308398A JP2000114617A JP 2000114617 A JP2000114617 A JP 2000114617A JP 10283083 A JP10283083 A JP 10283083A JP 28308398 A JP28308398 A JP 28308398A JP 2000114617 A JP2000114617 A JP 2000114617A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conversion element
- semiconductor device
- metal object
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Hall/Mr Elements (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
積と薄型化を可能とする磁電変換素子を提供する。 【解決手段】 磁電変換素子は基板上に磁気に感ずる半
導体薄膜と内部電極とを備えた半導体装置を有し、内部
電極の上に接着剤となりうる導電性物質を介して球状ま
たは円柱状の金属製物体が載せられており、その金属製
物体の先端部が露出して外部電極となっている。
Description
つ、実装が容易に出来、半導体装置部分の形成が簡単な
磁電変換素子とその製造方法に関する。
ィスクやCD−ROMなどのドライブモーター用の回転
位置検出センサあるいはポテンショメーター、歯車セン
サとして広く用いられている。これら電子部品の小型化
に伴って、磁電変換素子もより小型化の要求が益々強ま
っている。
るホール素子を例にして小型化の状況を説明する。最も
小型のホール素子として現在市販されているものの外形
寸法は、実装用の外部電極であるリードフレームを含め
て、2.5mm×1.5mmの投影寸法で高さが0.6
mmあるいは2.1mm×2.1mmの投影寸法で高さ
が0.55mmである。この素子は高さの低いことが特
徴となっている。
て、テープキャリア方式が提案されている。この方式で
は、半導体装置の電極部をテープにバンプで接続して、
実装基板等に実装するやりかたである。これもテープの
厚みの介在分だけ厚さが制限される。また、素子自体が
樹脂で覆われにくい。
り、チップ・オン・ボード方式で実装基板に実装する方
法がとられ、まさに小型化の要請に応えてきている。こ
のような概念を磁電変換素子に適用することができれば
良いのだが、樹脂で覆わないと、どうしても信頼性上の
問題が生じる。
た不都合を解消して薄膜化を達成する半導体装置とその
製造方法が開示されている。すなわち、半導体チップの
電極上にバンプまたはAuボールを形成し、このバンプ
またはAuボールをモールド樹脂の表面に露出させたこ
とを特徴とする樹脂封止型半導体装置とその製造方法で
ある。ICカードやメモリカード用等の薄膜化がこの方
法で可能になる。しかし、この方法では、平坦な表面に
のみ外部電極が形成されているので、その素子を実装す
る際にはハンダの盛り上がりに困難が生じる。
来の問題点を解決し、素子の少なくとも表面は樹脂で覆
われ、極めて小さな投影面積と薄型化を可能とし、さら
に、実装の際の困難さを大幅に改善した磁電変換素子を
提供すること、およびそのような素子を簡便に製造する
方法を提供することを目的とする。
内部電極を有し磁気に感ずる半導体薄膜から本質的にな
る半導体装置を、リードフレームのアイランド部と呼ば
れる部分に固着し、リードフレームと内部電極を金属細
線で結線し、次いで、半導体装置を覆うリードフレーム
の一部を含めた部分を樹脂によりモールドし、バリ取
り、フォーミング、電磁気的検査等の工程を経て製造さ
れている。図8はこのようにして製造された素子の一例
として上述した高感度で比較的小型の素子の外形を示す
図で、(A)は側面図、(B)は平面図である。高さh
は0.8mm、幅wは、1.25mm、リードフレーム
を含めた長さLおよび幅Wはそれぞれ2.1mmであ
る。
状のようなリードフレームを用いている限り小型化には
自ずと限界があるという結論に達した。素子はモールド
されるのであるが、モールド自体の寸法は1.5mm×
1.5mm程度にはできても、そこからはみでたリード
フレームを実装のためにフォーミングする必要があり、
そのはみ出し部分が小型化の足枷になっている。また、
リードフレームの厚みにも限界があること、リードフレ
ームの表裏をモールド樹脂で覆う必要があることなど
で、高さにも限界がある。
変換素子全体の寸法を、実装用電極も含めてモールド寸
法程度にする工夫からなされた。さらに、実装の際の困
難さを解消するために、外部回路との電気的接触のため
の導体を球状または円柱状にするという工夫から本発明
はなされた。円柱状の場合は、その軸方向を基板表面と
平行にする。
基板上に磁気に感ずる半導体薄膜と内部電極とを備えた
半導体装置を有する磁電変換素子において、前記内部電
極の上に球状または軸方向が前記基板の表面と平行な円
柱状の金属製物体が載せられており、前記金属製物体の
先端部を除いた部分および前記半導体装置の少なくとも
半導体薄膜と内部電極が樹脂で覆われていることを特徴
とする小型磁電変換素子である。
り、前記磁気に感ずる半導体薄膜の感磁部が高透磁率磁
性体によって挟まれていることができる。
法は、基板の表面に形成された磁気に感ずる半導体薄膜
上に最終の磁電変換素子のパターン状に多数個の内部電
極を形成して多数個の半導体装置を一括して形成する工
程、前記内部電極の上に球状または軸方向が前記基板の
表面と平行な円柱状の金属製物体を載せる工程、前記半
導体装置と金属を覆うように感光性樹脂を形成する工
程、前記金属製物体の先端部分を露出するように前記感
光性樹脂を露光し現像する工程、および半導体装置を個
別に切断して多数個の磁電変換素子を個別化する工程を
有することを特徴とする小型磁電変換素子の製造方法で
ある。
方法は、基板の表面に形成された磁気に感ずる半導体薄
膜上に最終の磁電変換素子のパターン状に多数個の内部
電極を形成して多数個の半導体装置を一括して形成する
工程、前記内部電極の上に球状または軸方向が前記基板
の表面と平行な円柱状の金属製物体を載せる工程、前記
基板の表面側から基板の裏面に達しない切り込みを入れ
る工程、前記半導体装置と金属製物体を覆うように感光
性樹脂を形成する工程、前記金属製物体の先端部分を露
出するように前記感光性樹脂を露光し現像する工程、お
よび半導体装置を個別に切断して多数個の磁電変換素子
を個別化する工程を有することを特徴とする小型磁電変
換素子の製造方法である。
で、例えば、前述のような比較的感度の低い素子で0.
9mm×0.9mmの投影寸法で高さが0.3mm、感
度の高い素子でも同程度の投影寸法で、高さが0.4m
mといった極めて小型で簡便に実装が出来る磁電変換素
子が、簡便な方法により実現可能になった。
を構成する、磁気に感ずる半導体薄膜としてはインジウ
ムアンチモン、ガリウム砒素、インジウム砒素等の化合
物半導体あるいは(インジウム、ガリウム)−(アンチ
モン、砒素)の3元系または4元系化合物半導体から選
択できる。いわゆる量子効果素子も使用できる。これら
の化合物半導体薄膜は種々の基板に形成されるが、その
基板としてはシリコン、ガリウム砒素等の化合物半導体
基板、石英等のガラス基板、サファイア等の無機基板を
使用することができる。
性体、その上に形成されパターニングされた感磁部と電
極部を有する半導体薄膜、さらにその上に載せられたほ
ぼ直方体の磁気集束用チップからなるサンドイッチ構造
をなしている。例えば、特公昭51−45234号公報
には、移動度の高い半導体薄膜をこの構造体の装置にす
るための方法が示されている。すなわち、雲母等の結晶
性基板上に化合物半導体薄膜を形成し、所望のパターニ
ングを施した後、この半導体薄膜をエポキシ樹脂等の接
着剤を用いて高透磁率磁性体に接着し、その後、結晶性
基板を除去し、次いで、半導体薄膜の感磁部の上に磁気
集束用磁性体を載せることによって上記の積層構造の半
導体装置を形成する方法である。このような半導体装置
は、本発明の小型で高感度の磁電変換素子を作るのに好
適である。この際、高透磁率強磁性体基板および磁気集
束用チップの材料としては、パーマロイ、鉄珪素合金、
MnZnフェライト等の高透磁率フェライト、あるいは
その他の高透磁率材料を用いることができる。その中
で、切断のし易さ、価格の安いこと等の理由から高透磁
率フェライトが好適なものとして利用できる。
高移動度化、つまり高感度化のための蒸着方法を種々提
案してきたが、これらの方法によって作製した半導体薄
膜を好適に適用できる(特公平1−13211号公報、
特公平1−15135号公報、特公平2−47849号
公報、特公平2−47850号公報、特公平3−595
71号公報参照)。
ターニングは従来の組立方法である金線ボンディング法
をとる場合には、少なくとも3回も感光性レジストの塗
布、乾燥、パターニング、レジスト除去の工程を経ねば
ならず、生産性上ネックとなっているのが現状である。
外部電極に接続される構造になるので、大幅な工程短縮
が図られることになる。勿論、この手法は上記の高感度
の構造体にも適用できる。
スを経てウェハー上に同時に多数個形成される。その
際、磁電変換素子として使用されるために、1個の素子
について一般に4つの内部電極が一括して形成される。
その内部電極に金等の金属細線を介在させないで、直接
外部電極に結線できるようにするのが本発明のポイント
である。そのようなウェハーを用意し、そのウェハー上
の多数個の半導体装置に対して多数個の内部電極を形成
する。内部電極の材質としては、Al,Cu,Pd等の
金属が適用される。その形成方法としては、メッキや蒸
着等が適用できる。次いで、上記内部電極上に球状また
は軸方向が前記基板の表面と平行な円柱状の金属製物体
を載せる。円柱状の場合は、その軸方向を基板表面と平
行にする。ただし、各軸方向が一方向に揃う必要はな
い。この際、接着剤となりうる導電性樹脂を介在させる
方法が取りうる。それらとしてはCu、Ag、Pdある
いはそれらの混合金属粉末がエポキシ樹脂、ポリイミド
樹脂、イミド変性エポキシ樹脂等の熱硬化性樹脂あるい
は、フェノキシ樹脂、ポリアミド樹脂、ポリスチレン、
ポリスルホン、ポリウレタン樹脂、ポリビニルアセテー
ト等の熱可塑性樹脂に分散された多くの導電性樹脂の中
から選択できる。この導電性物質層の形成にはポッティ
ング法、スタンプ法、スクリーン印刷法等が適宜使用で
きる。また導電性物質としては普通に使用されるクリー
ムハンダも使用できる。その上に載せる球状または円柱
状の金属製物体としてはCu、Ag、Au等の金属製の
ボールや円柱が適用できる。その大きさも内部電極や半
導体装置の形状や大きさにより種々取りうる。一般には
球の場合で0.1mm径から2mm径、円柱の場合でも
0.1mm径から0.2mm径で高さが0.1mmから
0.2mmが好適に使用できる。さらに好ましくはそう
した金属の表面に共晶ハンダが付与されている物体であ
る。このような共晶ハンダを金属製物体として使用する
場合には、所定の場所に載せて置いてからリフロー炉を
通して接続するような形態を取りうる。このような球状
の金属製物体を載せるには、ダイボンダーを使用するこ
とができるが、特公平7−13987号公報に記載の方
法により、ウェハー全体に一括して載せる方法が好適に
利用できる。
状または円柱状の金属製物体を覆うように感光性樹脂を
かぶせる工程が続く。その際、一般的に使用されている
マスクを用いた露光現像工程により精度よく、前記球状
または円柱状の導電性物体の先端部分を露出させること
ができる。ここで一般的なアクリル系、ポリイミド系等
の感光性レジストやソルダレジストを好適に使用でき
る。また、この段階あるいはその前の段階で金属酸化物
やガラスあるいは絶縁性樹脂のような絶縁物を少なくと
も感磁部の上に積層してより信頼性の向上をはかるよう
な、いわゆるパッシベーション層を設けることもでき
る。
する工程が続く。この工程はダイシングにより行うのが
簡便である。
が可能である。上記の場合、最終素子の側面と裏面には
樹脂層が形成されていないが、側面および裏面が樹脂で
覆われた素子も以下のプロセスを経て作りうる。
たは円柱状の金属を載せた基板の表面側から各半導体装
置を分離するような形でダイシング等により基板の厚み
の半分程度まで切り込みを入れる。
ることにより、球状または円柱状の金属の先端部分を露
出させる。
硬化させ、各半導体装置を切り離す。このようにしてほ
ぼ全面が樹脂で覆われた磁電変換素子が出来る。
光性樹脂を塗布し露光現像した後、その樹脂が到達して
いる所まで基板裏面を研磨してから、上記基板裏面の樹
脂層の形成および切り離しの工程を経ることで完全に樹
脂で覆われた磁電変換素子を作ることが出来る。
概念を崩さない範囲で許容される。
するが、本発明はこれらの実施例に限定されるものでは
ない。
素子の第1の実施例の模式的断面図を図1に示す。1は
高透磁率フェライト基板、2は半導体薄膜、3は半導体
装置の内部電極、4は磁気集束用チップ、5は球状の金
属製物体、6は球状の金属製物体を保持する導電性物
質、7は硬化後の感光性樹脂である。
の工程図を図2〜図5を用いて説明する。図2(A)は
フェライト基板1上に多数個の半導体装置のパターンが
形成されている様子を示し、図2(B)は内部電極3、
磁気収束用チップ4の形状を示すための部分拡大図であ
る。このようなウェハーを次のような工程を経て作成し
た。高透磁率フェライト上に半導体薄膜による磁電変換
素子パターンを形成するには以下のような方法で行っ
た。まず、劈開した雲母を蒸着基板にして、初めにIn
過剰のInSb薄膜を蒸着により形成し、次いで過剰の
Inと化合物を形成するSbを過剰に蒸着する方法によ
って移動度45,000cm2 /V/secのInSb
薄膜を形成した。次に、50mm角で厚み0.3mmの
MnZnフェライトからなる高透磁率フェライトを準備
し、上記のInSb薄膜上にポリイミド樹脂を滴下し、
高透磁率フェライトをその上に重ね、重石を置いて20
0℃で12時間放置した。次に室温に戻し、雲母を剥ぎ
取って高透磁率フェライト上にInSb薄膜が担持され
た構造体を作成した。次いで、このInSb薄膜上に、
フォトリソグラフィーの手法で多数個の磁電変換素子パ
ターンを同時に形成した。それぞれの感磁部の長さは3
50μm、幅は170μmであった。感磁部層への配線
および内部電極として無電解メッキによりCu層を形成
した。次に、特公平7−13987号公報に記載の方法
によって、厚みが0.15mmで、一辺の長さが350
μmの直方体の高透磁率フェライトチップ4を半導体薄
膜の感磁部の上に、シリコーン樹脂を接着剤として載せ
た。この状態の模式図が図2である。
スタンピング法により内部電極3の上に載せた。さらに
その上に住友特殊金属(株)製の共晶ハンダが付与され
た直径0.2mmのCuボール5を、特公平7−139
87号公報に記載の方法によって一括して載せた。さら
にリフロー炉を通してハンダを溶融させた。冷却後の状
態の模式図を図3に示す。Cuボール5は共晶ハンダ6
を介して内部電極3と固着し、電気的に導通している。
樹脂7をウェハー表面の全体にわたって乾燥時厚さ0.
2mm以下、すなわち球状の金属製物体の直径以下の厚
さで付与したが、樹脂7は球状の金属製物体5の表面に
も付着した。その状態を図4に示す。
するように、マスクを用いて感光性ポリイミド樹脂7を
露光現像した。この金属製物体5の露出部分が外部との
電気的な接続のための外部電極となる。
なるが、次いで隣り合う素子の球状の金属製物体の中間
で、すなわち図5の切断線8で示す部分でダイシングに
より切断することにより、図1で示した個別の磁電変換
素子が出来上がる。本実施例の素子の寸法は、0.9m
m×0.9mm角で、厚さが0.45mmであった。感
度も1V、0.05Tの条件で200mVと極めて高い
ものであった。
て、樹脂で完全に覆われた高感度磁電変換素子の模式的
断面図を図6に示す。11は高透磁率フェライト基板、
12は半導体薄膜、13は内部電極、14は磁気集束用
チップ、15は球状の金属製物体、16は球状の金属製
物体を保持する導電性物質、17は硬化後の感光性樹脂
である。
と同様の工程を経る。次に表面側から各半導体装置を切
り離すように基板の厚さの2/3程度までダイシングに
より切り込みを入れた。それから感光性ポリイミドを付
与することで、前記切り込み部まで樹脂が入り込むよう
にした。
研磨した。次いで基板裏面側にエポキシ樹脂を塗布乾燥
し、基板表面側に感光性樹脂を塗布し、露光現像して所
望部分を硬化した。
うにダイシングした。その結果、図6に示した小型の磁
電変換素子を作成した。本実施例では厚さが0.35m
mと減少したが、特性は実施例1と同様であった。
脂(Agペースト)を介在させずにハンダの付着したC
uボールを内部電極に載せてからリフロー炉を通したと
ころきれいに接着することができた。他は実施例1と同
様にして小型の磁電変換素子をつくることができた。
製物体に替えて直径0.2mm、高さ0.2mmの円柱
状の金属製物体をその軸方向が基板の表面と平行になる
ように載せた以外は実施例1と同様にして磁電変換素子
を作成した。
1の素子と同様であった。
および外部回路との接触が点接触でなく線接触になるの
で、電気的接触をより確実にすることができる。
製物体5に替えて直径0.2mm、高さ0.2mmの円
柱状の金属製物体をその軸方向が基板の表面と平行にな
るように載せた以外は、実施例1と同様にして磁電変換
素子を作成した。
1は高透磁率フェライト基板、12は半導体薄膜、13
は半導体装置の内部電極、14は磁気集束用チップ、1
8は円柱状の金属製物体、16は円柱状の金属製物体を
保持する導電性物質、17は硬化後の感光性樹脂であ
る。
子と同様であった。
製物体に替えて円柱状の金属製物体をその軸方向が基板
の表面と平行になるように載せた。寸法、特性とも、実
施例3と同様であった。
明してきたが、本発明の概念および製造方法は他の磁電
変換素子である半導体MRや強磁性体MR、GMRにも
適用できるのはもちろんである。
基板上に磁気に感ずる半導体薄膜と内部電極を備え、こ
の内部電極上に球状または円柱状の金属製物体が載せら
れ、この金属製物体の露出部分が外部電極となってい
る。外部電極が球状または円柱状なので実装の際の外部
回路との接触が容易であり、従って電気的接続が確実で
あり、さらに極めて小型の磁電変換素子を得ることがで
きる。
上の多数個の半導体装置を一括して外部電極を形成する
ことができ、また、極めて簡単な操作で効率的に磁電変
換素子を製造することができる。
断面図である。
り、フェライト基板上に内部電極と磁気集束用チップを
多数個形成した状態を示す図である。
り、内部電極上に球状の金属製物体が導電性物質を介し
て載せられた状態を示す図である。
り、感光性樹脂が表面に付与された状態を示す図であ
る。
り、球状の金属製物体の先端部が露出するように感光性
樹脂の露光現像が行われた後の状態、および半導体装置
を個別に切断する位置を示す図である。
的断面図である。
の模式的断面図である。
Claims (4)
- 【請求項1】 基板上に磁気に感ずる半導体薄膜と内部
電極とを備えた半導体装置を有する磁電変換素子におい
て、前記内部電極の上に球状または軸方向が前記基板の
表面と平行な円柱状の金属製物体が載せられており、前
記金属製物体の先端部を除いた部分および前記半導体装
置の少なくとも半導体薄膜と内部電極が樹脂で覆われて
いることを特徴とする小型磁電変換素子。 - 【請求項2】 前記基板が高透磁率磁性体であり、前記
磁気に感ずる半導体薄膜の感磁部が高透磁率磁性体によ
って挟まれていることを特徴とする請求項1に記載の小
型磁電変換素子。 - 【請求項3】 基板の表面に形成された磁気に感ずる半
導体薄膜上に最終の磁電変換素子のパターン状に多数個
の内部電極を形成して多数個の半導体装置を一括して形
成する工程、前記内部電極の上に球状または軸方向が前
記基板の表面と平行な円柱状の金属製物体を載せる工
程、前記半導体装置と金属製物体を覆うように感光性樹
脂を形成する工程、前記金属製物体の先端部分を露出す
るように前記感光性樹脂を露光し現像する工程、および
半導体装置を個別に切断して多数個の磁電変換素子を個
別化する工程を有することを特徴とする小型磁電変換素
子の製造方法。 - 【請求項4】 基板の表面に形成された磁気に感ずる半
導体薄膜上に最終の磁電変換素子のパターン状に多数個
の内部電極を形成して多数個の半導体装置を一括して形
成する工程、前記内部電極の上に球状または軸方向が前
記基板の表面と平行な円柱状の金属製物体を載せる工
程、前記基板の表面側から基板の裏面に達しない切り込
みを入れる工程、前記半導体装置と金属製物体を覆うよ
うに感光性樹脂を形成する工程、前記金属製物体の先端
部分を露出するように前記感光性樹脂を露光し現像する
工程、および半導体装置を個別に切断して多数個の磁電
変換素子を個別化する工程を有することを特徴とする小
型磁電変換素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28308398A JP4467090B2 (ja) | 1998-10-05 | 1998-10-05 | 小型磁電変換素子とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28308398A JP4467090B2 (ja) | 1998-10-05 | 1998-10-05 | 小型磁電変換素子とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000114617A true JP2000114617A (ja) | 2000-04-21 |
JP4467090B2 JP4467090B2 (ja) | 2010-05-26 |
Family
ID=17661006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28308398A Expired - Fee Related JP4467090B2 (ja) | 1998-10-05 | 1998-10-05 | 小型磁電変換素子とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4467090B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003065796A (ja) * | 2001-08-27 | 2003-03-05 | Asahi Kasei Electronics Co Ltd | 磁電変換素子及びこれを用いた変位検出装置 |
JP2019161170A (ja) * | 2018-03-16 | 2019-09-19 | ローム株式会社 | チップ部品およびチップ部品の製造方法 |
-
1998
- 1998-10-05 JP JP28308398A patent/JP4467090B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003065796A (ja) * | 2001-08-27 | 2003-03-05 | Asahi Kasei Electronics Co Ltd | 磁電変換素子及びこれを用いた変位検出装置 |
JP2019161170A (ja) * | 2018-03-16 | 2019-09-19 | ローム株式会社 | チップ部品およびチップ部品の製造方法 |
JP7099838B2 (ja) | 2018-03-16 | 2022-07-12 | ローム株式会社 | チップ部品およびチップ部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4467090B2 (ja) | 2010-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4685356B2 (ja) | 磁電変換素子及びその製造方法 | |
JP2005123383A (ja) | 磁電変換素子 | |
JP4573368B2 (ja) | フェースダウン接続用小型磁電変換素子の製造方法 | |
JP4410320B2 (ja) | 磁電変換素子およびその製造方法 | |
US5227761A (en) | Magnetoresistive sensor | |
JP3464369B2 (ja) | 薄型高感度ホール素子の製造方法 | |
JP4467090B2 (ja) | 小型磁電変換素子とその製造方法 | |
JP4723804B2 (ja) | 磁電変換装置 | |
JP2003243646A (ja) | 複合半導体素子及びその製造方法 | |
KR100459361B1 (ko) | 자전 변환 소자 및 그의 제조 방법 | |
JP3968384B2 (ja) | 小型磁電変換素子の製造方法 | |
JPH1051046A (ja) | 小型ホール素子 | |
JP2000012919A (ja) | 磁電変換素子とその製造方法 | |
JP4542215B2 (ja) | ホール素子の製造方法 | |
JPH06821Y2 (ja) | 半導体装置の実装構造 | |
JP4807928B2 (ja) | 表面実装縦型磁電変換素子 | |
JPH11330584A (ja) | 磁電変換素子およびそれを用いた磁気センサ、磁電変換素子の製造方法 | |
JP2003046055A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
JPH10190091A (ja) | 小型ホール素子 | |
JPH09331088A (ja) | ホール素子 | |
JPS58164255A (ja) | 半導体装置 | |
JPH04367289A (ja) | ホール素子およびホール素子の製造方法 | |
JPH09214019A (ja) | 磁電変換素子 | |
JPH05183003A (ja) | 半導体装置 | |
JP2003100944A (ja) | 回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100219 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |