JPH05183003A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05183003A JPH05183003A JP35793491A JP35793491A JPH05183003A JP H05183003 A JPH05183003 A JP H05183003A JP 35793491 A JP35793491 A JP 35793491A JP 35793491 A JP35793491 A JP 35793491A JP H05183003 A JPH05183003 A JP H05183003A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- leads
- bonding wire
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 機械的強度を大にし、コストダウンおよび歩
留りの向上を図ること。 【構成】 フィルムの両面にリードを形成し、これらを
フィルムに設けたスルーホールを介して接続し、かつ、
片面の半導体素子と他面のリードをスルーホールを介し
て接続する構成。
留りの向上を図ること。 【構成】 フィルムの両面にリードを形成し、これらを
フィルムに設けたスルーホールを介して接続し、かつ、
片面の半導体素子と他面のリードをスルーホールを介し
て接続する構成。
Description
【０００１】
【産業上の利用分野】本発明は、テープキャリアを用い
た半導体装置に関し、特に、信頼性の向上，及びコスト
ダウンを図ると共に機械的強度を大にした半導体装置に
関する。
た半導体装置に関し、特に、信頼性の向上，及びコスト
ダウンを図ると共に機械的強度を大にした半導体装置に
関する。
【０００２】
【従来の技術】近年、半導体素子の実装技術の自動化，
及び高速化を図るため、長尺状のテープキャリアにワイ
ヤレスボンディングによりＩＣやＬＳＩ等の半導体素子
を組み込んでゆくＴＡＢ（Tape Automated Bonding）方
式が採用されている。
及び高速化を図るため、長尺状のテープキャリアにワイ
ヤレスボンディングによりＩＣやＬＳＩ等の半導体素子
を組み込んでゆくＴＡＢ（Tape Automated Bonding）方
式が採用されている。
【０００３】図３には、従来のＴＡＢ用テープキャリア
の構成が示されている。テープキャリア２０は、厚さ１
２５〜７５μｍのポリイミド等からなる絶縁性のフィル
ムテープ１の上に銅箔等の金属箔を接着し、フォトエッ
チングによって導体パターン２を形成して成る。
の構成が示されている。テープキャリア２０は、厚さ１
２５〜７５μｍのポリイミド等からなる絶縁性のフィル
ムテープ１の上に銅箔等の金属箔を接着し、フォトエッ
チングによって導体パターン２を形成して成る。
【０００４】フィルムテープ１は、ＩＣ，ＬＳＩ等の半
導体素子（図示せず）を収容するためのデバイスホール
１６と、フィルム搬送や位置決めを行うためのスプロケ
ットホール５と、電気信号を取り出すためのアウターホ
ール１７をパンチング加工によって形成して成る。
導体素子（図示せず）を収容するためのデバイスホール
１６と、フィルム搬送や位置決めを行うためのスプロケ
ットホール５と、電気信号を取り出すためのアウターホ
ール１７をパンチング加工によって形成して成る。
【０００５】導体パターン２は、厚さ１８〜７０μｍの
銅箔をラミネートし、この銅箔に感光性レジストを塗布
し、露光，現像等によってパターンを焼付後、エッチン
グによって形成される。この導体パターン２は半導体素
子と接合される５０〜４００本のインナーリード１３
と、ＩＣパッケージを構成した場合、ポッティングレジ
ン（後述）から導出されるアウターリードを有してい
る。
銅箔をラミネートし、この銅箔に感光性レジストを塗布
し、露光，現像等によってパターンを焼付後、エッチン
グによって形成される。この導体パターン２は半導体素
子と接合される５０〜４００本のインナーリード１３
と、ＩＣパッケージを構成した場合、ポッティングレジ
ン（後述）から導出されるアウターリードを有してい
る。
【０００６】上記構成を有するテープキャリア２０を用
いて半導体装置を製造すると、図４に示すような構成が
得られる。すなわち、この半導体装置はインナーリード
１３を含めた導体パターン２に、Ｓｎ，Ａｕ半田等のめ
っきを施し、デバイスホール１６に半導体素子９を配置
し、半導体素子９のＡｌパッド（図示せず）上に形成さ
れたＡｕバンプ１４を介してインナーリード１３の先端
と熱圧着した後、半導体素子９とインナーリード１３を
ポッティングレジン１５で被覆して構成されている。
いて半導体装置を製造すると、図４に示すような構成が
得られる。すなわち、この半導体装置はインナーリード
１３を含めた導体パターン２に、Ｓｎ，Ａｕ半田等のめ
っきを施し、デバイスホール１６に半導体素子９を配置
し、半導体素子９のＡｌパッド（図示せず）上に形成さ
れたＡｕバンプ１４を介してインナーリード１３の先端
と熱圧着した後、半導体素子９とインナーリード１３を
ポッティングレジン１５で被覆して構成されている。
【０００７】
【発明が解決しようとする課題】しかし、従来の半導体
装置によると、半導体素子とインナーリードにレジンを
滴下し、ポッティングレジンを形成することにより半導
体素子の保護を行っているため、完成した半導体装置の
機械的強度が弱く、取扱性が悪い。また、半導体素子と
インナーリードを接続する場合、半導体素子のＡｌパッ
ド上に約７０μｍ角で高さ約５０μｍのＡｕバンプを形
成しなくてはならないため、コストアップになると共
に、バンプ形成時にチップを破損したり、インナーリー
ドを変形させたりする恐れがあり、歩留りを低下させる
要因となっている。更に、信号層とグランド層の分離を
導体パターンを活用して行っているため、隣り合うリー
ドとのバランスから電気ノイズの影響を受け易いという
不都合を有している。
装置によると、半導体素子とインナーリードにレジンを
滴下し、ポッティングレジンを形成することにより半導
体素子の保護を行っているため、完成した半導体装置の
機械的強度が弱く、取扱性が悪い。また、半導体素子と
インナーリードを接続する場合、半導体素子のＡｌパッ
ド上に約７０μｍ角で高さ約５０μｍのＡｕバンプを形
成しなくてはならないため、コストアップになると共
に、バンプ形成時にチップを破損したり、インナーリー
ドを変形させたりする恐れがあり、歩留りを低下させる
要因となっている。更に、信号層とグランド層の分離を
導体パターンを活用して行っているため、隣り合うリー
ドとのバランスから電気ノイズの影響を受け易いという
不都合を有している。
【０００８】従って、本発明の目的は機械的強度を大に
して取扱性を向上させると共に、コストダウン，及び歩
留りの向上が図れ、かつ、電気信号の特性が良好な半導
体装置を提供することである。
して取扱性を向上させると共に、コストダウン，及び歩
留りの向上が図れ、かつ、電気信号の特性が良好な半導
体装置を提供することである。
【０００９】
【課題を解決するための手段】本発明は上記問題点に鑑
み、機械的強度を大にして取扱性を向上させると共にコ
ストダウン，及び歩留りの向上が図れ、かつ、電気信号
の特性を良好にするため、絶縁フィルムの第１の面に固
定された半導体素子と、絶縁フィルムの第１，及び第２
の面に所定のパターンで形成されたリードと、半導体素
子の電極とリードを接続するボンディングワイヤと、半
導体素子，ボンディングワイヤ，及びリードを封止する
樹脂モールドより構成し、電極と第２の面のリードを接
続するボンディングワイヤを、絶縁フィルムに形成され
たホールを介して第１の面から第２の面に伸ばし、両面
のリードをスルーホールを介して電気的に接続した半導
体装置を提供するものである。
み、機械的強度を大にして取扱性を向上させると共にコ
ストダウン，及び歩留りの向上が図れ、かつ、電気信号
の特性を良好にするため、絶縁フィルムの第１の面に固
定された半導体素子と、絶縁フィルムの第１，及び第２
の面に所定のパターンで形成されたリードと、半導体素
子の電極とリードを接続するボンディングワイヤと、半
導体素子，ボンディングワイヤ，及びリードを封止する
樹脂モールドより構成し、電極と第２の面のリードを接
続するボンディングワイヤを、絶縁フィルムに形成され
たホールを介して第１の面から第２の面に伸ばし、両面
のリードをスルーホールを介して電気的に接続した半導
体装置を提供するものである。
【００１０】
【作用】上記構成を有する本発明の半導体装置は、半導
体素子とリードを樹脂モールドによって封止しているた
め、機械的強度を大にすることができる。また、半導体
素子の電極とリードをボンディングワイヤで接続してい
るため、バンプを形成する必要がなくなり、コストダウ
ンが図れると共に、形成時の半導体素子やリードの破損
を防ぐことができる。更に、絶縁フィルムの両面にリー
ドが形成されているため、例えば、表面のリードを信号
層として、また、裏面のリードをグランド層として使用
することにより、電気ノイズの影響を受け難くすること
ができ、電気信号の特性（高周波特性）を向上させるこ
とができる。
体素子とリードを樹脂モールドによって封止しているた
め、機械的強度を大にすることができる。また、半導体
素子の電極とリードをボンディングワイヤで接続してい
るため、バンプを形成する必要がなくなり、コストダウ
ンが図れると共に、形成時の半導体素子やリードの破損
を防ぐことができる。更に、絶縁フィルムの両面にリー
ドが形成されているため、例えば、表面のリードを信号
層として、また、裏面のリードをグランド層として使用
することにより、電気ノイズの影響を受け難くすること
ができ、電気信号の特性（高周波特性）を向上させるこ
とができる。
【００１１】
【実施例】以下、本発明の半導体装置について添付図面
を参照しつつ詳細に説明する。
を参照しつつ詳細に説明する。
【００１２】図１には本発明の一実施例に係る半導体装
置に用いられるテープキャリア２０の構成が示されてい
る。このテープキャリア２０は、有機ポリイミド，ガラ
スエポキシ等からなる厚さ７５μｍのフィルムテープ１
の両面（裏面は視認することができない）に、銅箔等の
金属箔を接着し、フォトエッチングによって導体パター
ン２を形成して成る。
置に用いられるテープキャリア２０の構成が示されてい
る。このテープキャリア２０は、有機ポリイミド，ガラ
スエポキシ等からなる厚さ７５μｍのフィルムテープ１
の両面（裏面は視認することができない）に、銅箔等の
金属箔を接着し、フォトエッチングによって導体パター
ン２を形成して成る。
【００１３】フィルムテープ１は、フィルム搬送や位置
決めを行うためのスプロケットホール５と、電気信号の
取り出しを行うためのアウターホール１７と、半導体素
子を接合するための素子接合部７と、半導体素子と後述
するグランド層の接続に用いられるホールをパンチング
加工によって形成して構成されている。
決めを行うためのスプロケットホール５と、電気信号の
取り出しを行うためのアウターホール１７と、半導体素
子を接合するための素子接合部７と、半導体素子と後述
するグランド層の接続に用いられるホールをパンチング
加工によって形成して構成されている。
【００１４】導体パターン２は、図２において詳述する
が、フィルムテープ１の両面に形成されており、通常の
パターン形成と同様に、厚さ２５μｍの４２合金箔をラ
ミネートし、この４２合金箔に感光性レジストを塗布
し、露光，現像等によってパターンを焼付けた後、塩化
第一鉄によるエッチングによって形成される。フィルム
テープ１の表面に形成されたパターンは、図３とほぼ同
一でアウターリード３，及び半導体素子と接続されるイ
ンナリード１３から構成されており、裏面に形成された
グランド層と、アウターリード３が電気的に接続されて
いる。
が、フィルムテープ１の両面に形成されており、通常の
パターン形成と同様に、厚さ２５μｍの４２合金箔をラ
ミネートし、この４２合金箔に感光性レジストを塗布
し、露光，現像等によってパターンを焼付けた後、塩化
第一鉄によるエッチングによって形成される。フィルム
テープ１の表面に形成されたパターンは、図３とほぼ同
一でアウターリード３，及び半導体素子と接続されるイ
ンナリード１３から構成されており、裏面に形成された
グランド層と、アウターリード３が電気的に接続されて
いる。
【００１５】図２には、上記テープキャリア２０を用い
て製造された半導体装置の概略構成が示されている。こ
の半導体装置は、テープキャリア２０の素子接合部７に
半導体素子９をＡｇペースト８を介して接合し、導体パ
ターン２と半導体素子９の電極（図示せず）をボンディ
ングワイヤ１０を介して接続し、更に、半導体素子，導
体パターン２の一部（インナーリード），及びボンディ
ングワイヤ１０をトランスファーモールド樹脂１２によ
って被覆して構成されている。
て製造された半導体装置の概略構成が示されている。こ
の半導体装置は、テープキャリア２０の素子接合部７に
半導体素子９をＡｇペースト８を介して接合し、導体パ
ターン２と半導体素子９の電極（図示せず）をボンディ
ングワイヤ１０を介して接続し、更に、半導体素子，導
体パターン２の一部（インナーリード），及びボンディ
ングワイヤ１０をトランスファーモールド樹脂１２によ
って被覆して構成されている。
【００１６】導体パターン２は、前述したようにフィル
ムテープ１の両面に形成され、裏面に形成されたリード
は、グランド層４として使用され、フィルムテープ１の
ホール１ａに通されたボンディングワイヤ１０を介して
半導体素子９の電極に接続され、かつ、スルーホール１
１を介してアウターリード３に電気的に接続されてい
る。
ムテープ１の両面に形成され、裏面に形成されたリード
は、グランド層４として使用され、フィルムテープ１の
ホール１ａに通されたボンディングワイヤ１０を介して
半導体素子９の電極に接続され、かつ、スルーホール１
１を介してアウターリード３に電気的に接続されてい
る。
【００１７】このような構成を有した半導体装置は、半
導体素子９とインナーリード１３をトランスファーモー
ルド樹脂１２によって封止しているため、機械的強度を
大にすることができる。また、半導体素子９の電極とイ
ンナーリード，或いはグランド層１４をボンディングワ
イヤ１０で接続しているため、半導体素子９にバンプを
形成する必要がなくなり、コストダウンが図れると共
に、形成時の半導体素子９やインナーリード１３の破損
（変形）を防ぐことができる。更に、フィルムテープ１
の両面に導体パターン２が形成され、表面を信号層とし
て、また、裏面をグランド層として独立させて使用する
ことにより、電気ノイズの影響を受け難くすることがで
き、電気信号の特性（高周波特性）を向上させることが
できる。更に加えて、外周部に設けたプローブパッドを
用いて、チップの電気特性をチェックでき、信頼性チェ
ックを容易に行える利点を有している。
導体素子９とインナーリード１３をトランスファーモー
ルド樹脂１２によって封止しているため、機械的強度を
大にすることができる。また、半導体素子９の電極とイ
ンナーリード，或いはグランド層１４をボンディングワ
イヤ１０で接続しているため、半導体素子９にバンプを
形成する必要がなくなり、コストダウンが図れると共
に、形成時の半導体素子９やインナーリード１３の破損
（変形）を防ぐことができる。更に、フィルムテープ１
の両面に導体パターン２が形成され、表面を信号層とし
て、また、裏面をグランド層として独立させて使用する
ことにより、電気ノイズの影響を受け難くすることがで
き、電気信号の特性（高周波特性）を向上させることが
できる。更に加えて、外周部に設けたプローブパッドを
用いて、チップの電気特性をチェックでき、信頼性チェ
ックを容易に行える利点を有している。
【００１８】
【発明の効果】以上説明したように、本発明の半導体装
置によると、絶縁フィルムの第１の面に固定された半導
体素子と、絶縁フィルムの第１，及び第２の面に所定の
パターンで形成されたリードと、半導体素子の電極とリ
ードを接続するボンディングワイヤと、半導体素子，ボ
ンディングワイヤ，及びリードを封止する樹脂モールド
より構成し、電極と第２の面のリードを接続するボンデ
ィングワイヤを、絶縁フィルムに形成されたホールを介
して第１の面から第２の面に伸ばし、両面のリードをス
ルーホールを介して電気的に接続したため、機械的強度
を大にして取扱性を向上させると共にコストダウン，及
び歩留りの向上が図れ、かつ、電気信号の特性を良好に
することができる。
置によると、絶縁フィルムの第１の面に固定された半導
体素子と、絶縁フィルムの第１，及び第２の面に所定の
パターンで形成されたリードと、半導体素子の電極とリ
ードを接続するボンディングワイヤと、半導体素子，ボ
ンディングワイヤ，及びリードを封止する樹脂モールド
より構成し、電極と第２の面のリードを接続するボンデ
ィングワイヤを、絶縁フィルムに形成されたホールを介
して第１の面から第２の面に伸ばし、両面のリードをス
ルーホールを介して電気的に接続したため、機械的強度
を大にして取扱性を向上させると共にコストダウン，及
び歩留りの向上が図れ、かつ、電気信号の特性を良好に
することができる。
【図１】本発明の一実施例に係るテープキャリアを示す
説明図。
説明図。
【図２】図１のテープキャリアを用いた半導体装置の構
成を示す断面図。
成を示す断面図。
【図３】従来のテープキャリアを示す説明図。
【図４】従来の半導体装置を示す断面図。
１ テープキャリア １ａ ホ
ール ２ 導体パターン ３ ア
ウターリード ４ グランド層 ５ ス
プロケットホール ７ 素子接合部 ８ Ａ
ｇペースト ９ 半導体素子 １０ ボ
ンディングワイヤ １１ スルーホール １２ トランスファーモールド樹脂
ール ２ 導体パターン ３ ア
ウターリード ４ グランド層 ５ ス
プロケットホール ７ 素子接合部 ８ Ａ
ｇペースト ９ 半導体素子 １０ ボ
ンディングワイヤ １１ スルーホール １２ トランスファーモールド樹脂
Claims (1)
- 【請求項１】 絶縁フィルムの第１の面に固定された半
導体素子と、 前記絶縁フィルムの第１，及び第２の面に所定のパター
ンで形成されたリードと、 前記半導体素子の電極と前記リードを接続するボンディ
ングワイヤと、 前記半導体素子，前記ボンディングワイヤ，及び前記リ
ードを封止する樹脂モールドより構成され、 前記電極と前記第２の面のリードを接続する前記ボンデ
ィングワイヤは、前記絶縁フィルムに形成されたホール
を介して前記第１の面から第２の面に伸びており、 前記両面のリードはスルーホールを介して電気的に接続
されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35793491A JPH05183003A (ja) | 1991-12-26 | 1991-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35793491A JPH05183003A (ja) | 1991-12-26 | 1991-12-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05183003A true JPH05183003A (ja) | 1993-07-23 |
Family
ID=18456691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35793491A Pending JPH05183003A (ja) | 1991-12-26 | 1991-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05183003A (ja) |
-
1991
- 1991-12-26 JP JP35793491A patent/JPH05183003A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3400877B2 (ja) | 半導体装置及びその製造方法 | |
| JP2962586B2 (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JP3912445B2 (ja) | 半導体装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JPH05183003A (ja) | 半導体装置 | |
| JPH06120296A (ja) | 半導体集積回路装置 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3672885B2 (ja) | 半導体装置 | |
| JP3337911B2 (ja) | 半導体装置及びその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01297828A (ja) | 半導体装置 | |
| JPS62208642A (ja) | 半導体装置の実装方法 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP3057194B2 (ja) | 半導体パッケージの製造方法 | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JPH07130900A (ja) | 半導体装置 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 |