JP3968384B2

JP3968384B2 - 小型磁電変換素子の製造方法

Info

Publication number: JP3968384B2
Application number: JP01695898A
Authority: JP
Inventors: 敏昭福中; 秀輝荒木; 薫久良木; 堅治青木; 雄毅松居
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 1998-01-29
Filing date: 1998-01-29
Publication date: 2007-08-29
Anticipated expiration: 2018-01-29
Also published as: JPH11214766A

Description

【０００１】
【発明の属する技術分野】
本発明は、樹脂で完全に覆われ、かつ極めて小型の、実装のための部分も含めた投影寸法が２ｍｍ×２ｍｍより小さい、新規な構造をもつ磁電変換素子とその製造方法に関する。
【０００２】
【従来の技術】
磁電変換素子は、ＶＴＲ、フロッピーディスクやＣＤ−ＲＯＭ等のドライブモーター用の回転位置検出センサあるいはポテンショメーター、歯車センサとして広く用いられている。これら電子部品の小型化に伴って、磁電変換素子もより小型化の要求が益々強まっている。
【０００３】
磁電変換素子の中、最も多く使用されているホール素子を例にして小型化の状況を説明する。最も小型のホール素子としては、旭化成電子（株）のＨＷ１０６Ｃとして知られる素子があるが、その外形寸法は実装用の外部電極であるリードフレームを含めて、２. ５×１. ５ｍｍの投影寸法で高さが０. ６ｍｍである。この素子は高さの低いことが特徴となっているが、感度である定電圧駆動時の出力電圧は、０. ０５Ｔの磁界下、１Ｖの入力電圧の際にホール出力電圧が最大７４ｍＶの比較的小出力となっている。同じ条件でほぼ同じ出力のでる素子で小型のものとしては、ＨＷ１０５Ｃとして知られる素子があるが、その外形寸法はリードフレームを含めて、２. １×２. １ｍｍの投影寸法で高さが０. ５５ｍｍである。
【０００４】
最大ホール出力電圧が２００ｍＶを超え、かつ比較的小型の素子としてはＨＷ１０８Ａとして知られる素子がある。この素子の外形寸法は２. １×２. １ｍｍの投影寸法で高さが０. ８ｍｍとなっている。この素子はＨＷ１０５Ｃの感度アップ素子として位置づけられるが、感度アップのために高さは大きくならざるを得ない。高感度ホール素子のペレットは、一般に高透磁率基板上に移動度の高い半導体薄膜が配置され、さらにその上に、ほぼ直方体の磁気収束用磁性体チップが載せられている構造をなしているが、基板とチップの高さによって感度アップ率が決まるからである。現状で高さが０. ６ｍｍ以下でかつホール出力が１００ｍＶ以上のホール素子はできていない。
【０００５】
リードフレームを介在させない方式としてテープキャリア方式が提案されている。この方式では、半導体装置の電極部をテープにバンプで接続して、実装基板等に実装するやり方である。これもテープの厚みの介在分だけ厚さが制限される。また、素子自体が樹脂で覆われにくい。
【０００６】
コンデンサー等はいわゆるチップ素子になり、チップ・オン・ボード方式で実装基板に実装するやり方がとられ、まさに小型化の要請に答えてきている。このような概念を磁電変換素子に適用することができれば良いのだが、樹脂で覆わないとどうしても信頼性上に問題が生じる。
【０００７】
特開平８−６４７２５号公報には、上記不都合を解消し薄型化を達成する半導体装置とその製造方法が開示されている。即ち、半導体チップの電極上にバンプまたはＡｕボールを形成し、該バンプまたはＡｕボールをモールド樹脂の表面に露出させたことを特徴とする樹脂封止型半導体装置とその製造方法である。ＩＣカードやメモリカード等の薄型化がこの方法で可能となる。しかし、本発明のごとく、極めて小型の磁電変換素子に特開平８−６４７２５号公報の方法を適用してモールド樹脂で完全に覆うためには、半導体装置を事前に個別化する必要が生じて、生産性上極めて非効率となる。
【０００８】
磁電変換素子に対しても、例えば特開昭６０−２４４０８４号公報に記載されているように、チップタイプのものが提案されている。予め切れ目を入れたセラミック基板を準備し、ある角度でＩｎＳｂを蒸着することによって、切れ目内の側面にもＩｎＳｂが蒸着され、これを利用して側面にも電極が形成されることを特徴とするチップホール素子製造方法である。しかし、この方法であると、上下の強磁性体で受感部を挟んで得られる集磁効果で受感部に印加される磁束密度を上げてホール素子を高感度化する構造にならない。また、環境に対する信頼性向上のためにモールド樹脂で完全に覆うような構造にはならない。
【０００９】
【発明が解決しようとする課題】
本発明は、樹脂で覆われ、かつ極めて小さな投影面積を可能とする新しい構造の磁電変換素子と、このような磁電変換素子を一括して製造しうる製造方法を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
現状の磁電変換素子は、リードフレームのアイランドと呼ぶ部分に、内部電極を有する磁気に感ずる半導体薄膜から本質的になる、半導体装置を樹脂により固着し、リードフレームとその内部電極を金属細線で結線し、次いで樹脂により半導体装置を覆うリードフレームの一部を含めた部分をモールドし、バリ取り、フォーミング、電磁気的検査等の工程を経て製造されている。図９は、このようにして製造されている、感度も高く、かつ小型の旭化成電子（株）のＨＷ１０８Ａの外形を示す断面図である。図９において、２１は高透磁率フェライト基板、２２は内部電極、２３は受感部（感磁部）、２４は金属細線、２５は高透磁率フェライトチップ、２６はリードフレーム、２７はリードフレームのアイランド部、２８はモールド樹脂である。
【００１１】
本発明者らは、鋭意検討を重ねた結果、現状のようなリードフレームを用いている限り小型化には自ずと限界があるという結論に達した。素子はモールドされるのであるが、モールド寸法自体は１. ５ｍｍ×１. ５ｍｍ程度にはできてもそこからはみでたリードフレームを実装のためにフォーミングする必要があり、そのはみだし分が小型化の足かせになっていることである。また、リードフレームの厚みに限界があること、リードフレームの表裏をモールド樹脂で覆う必要があること等で高さにも限界がある。
【００１２】
本発明は、その結論から出発し、磁電変換素子全体の寸法を、実装用電極も含めてモールド寸法程度にする工夫から本発明はなされた。
【００１３】
すなわち、本発明は、基板上に形成された磁気を感ずる半導体薄膜と内部電極を備えた半導体装置を有する磁電変換素子において、前記内部電極の上に導電性物体が形成されており、かつ前記磁電変換素子は前記導電性物体の少なくとも一部を除いて樹脂により完全に覆われており、前記導電性物体の前記樹脂に覆われずに露出している部分が外部電極となっていることを特徴とする、新規な構造をもった磁電変換素子である。ここで、導電性物体の厚みは少なくとも０．０２ｍｍである。
【００１４】
本発明の方法は、小型磁電変換素子の製造方法であって、基板に形成された磁気に感ずる半導体薄膜と内部電極を備えた多数個の半導体装置を準備する工程、前記内部電極部分に導電性物体を載せる工程、前記基板上の半導体装置を個別に隔離するように、最終製品としての前記磁電変換素子の境界部に相当する基板位置に厚み方向に切れ目を入れる工程、前記半導体装置および前記導電性物体を樹脂で覆う工程、前記樹脂の表面を前記導電性物体が見えるまで研磨する工程、前記基板の前記半導体装置と反対側の面を少なくとも前記切れ目に到達するまで研磨する工程、および前記半導体装置を個別に切断する工程からなることを特徴とする磁電変換素子の製造方法である。
【００１５】
このような構造にすることで、例えば、前述のような比較的感度の低い素子で０. ９×０. ９ｍｍの投影寸法で高さが０. １７ｍｍ、感度の高い素子でも同程度の投影寸法で、高さが０. ３ｍｍといった極めて小型の磁電変換素子が可能になった。
【００１６】
本発明の半導体装置を構成する、磁気に感ずる半導体薄膜としてはインジウムアンチモン、ガリウム砒素、インジウム砒素等の化合物半導体あるいは（インジウム、ガリウム）ー（アンチモン、砒素）の３元系または４元系化合物半導体薄膜から選択できる。いわゆる量子効果素子も使用できる。これらの化合物半導体薄膜は種々の基板上に形成されるが、基板としてはシリコン、ガリウム砒素等の化合物半導体の基板、石英等のガラス基板、サファイア等の無機基板等を使用することができる。
【００１７】
より高い感度の半導体装置は、高透磁率磁性体、その上に形成されパターニングされた感磁部と電極部を有する半導体薄膜、さらにその上に載せられたほぼ直方体の磁気収束用磁性体チップが載せられたサンドイッチ構造をなしている。例えば、特公昭５１−４５２３４号公報には、移動度の高い半導体薄膜をこの構造体の装置にするための方法が示されている。即ち、雲母等の結晶性基板上に化合物半導体薄膜を形成し、所望のパターニングを施した後、この半導体薄膜をエポキシ等の接着剤を用いて高透磁率磁性体に接着し、その後結晶性基板を除去する。次いで、半導体薄膜の感磁部の上に磁気収束用磁性体を載せることによって上記の積層構造の半導体装置を形成する方法である。このような半導体装置は、本発明の小型で高感度の磁電変換素子を作るのに好適である。この際、高透磁率強磁性体、磁気収束用チップの材料としては、パーマロイ、鉄珪素合金、ＭｎＺｎフェライト等の高透磁率フェライト、あるいはその他の高透磁率材料を用いることができる。そのうち、切断のし易さや、価格の安いことなどの理由から高透磁率フェライトが好適なものとして利用できる。
【００１８】
半導体装置は、一般に多段プロセスを経てウェハー上に多数個形成される。その際、磁電変換素子として使用するために、１個の素子について２つ以上一般に４つの内部電極が一括して形成される。内部電極の材質としては、半導体薄膜の種類によって種々変える必要があるが、銀、金、パラジウム、アルミニウムの１種が少なくとも表層にあることが好ましい。例えば、銅の上にニッケルをつけ、さらにその上に金を形成する形態を取ることが出来る。その上に金属性パッドを積層する本発明の形態上、積層しやすい材質の内部電極を形成しておくことが必要である。それを満たすものならどのような金属層でできていてもよい。
【００１９】
その内部電極に金等の金属細線を介在しないで、直接外部電極に結線できるようにするのが本発明のポイントである。そのようなウェハーを用意し、そのウェハー上の多数個の半導体装置の多数個の内部電極の上に導電性物体を０．０２ｍｍ以上の厚みに形成する。導電性物体の厚みが０. ０２ｍｍ未満であると下記のような問題が生じる。素子の完成後、チップ素子を基板に実装する際に、ハンダにより電極部を接続するが、ハンダの溶融時に導電性物体がハンダに食われ断線につながる場合がある。また、後述する表面受感部側に形成される樹脂が薄くなることにより、温度湿度ストレスに対する信頼性が低下する。従って、導電性物体の厚みは０. ０２ｍｍ以上が実用上好ましい厚みである。また、前述したように感磁部の上に磁気集束用磁性体を載せる場合、導電性物体の厚さはこの磁性体の厚さ以上になるのはもちろんである。さらに、この厚さは後述する工程で表面を研磨した後の導電性物体の厚さをいうのであって、実際には研磨後表面に現れる導電性物体の形状が均一になるように所望の厚さ以上の厚さで形成する。この際の導電性物体を内部電極上に形成する方法としては種々取り得る。まず、導電性物体が金属性バンプの場合では、１個毎の内部電極の上に金、銀、ハンダ等の金属のボールをワイヤバンピング法やスタッドバンプボンディング法といったワイヤバンプ形成法として知られる方法によって載せていく方法である。一般のワイヤボンダあるいはそれを改良した専用のバンプボンダが好適に使用できる。これらの方法により、１個毎の内部電極の上に金等の金属性のボールを形成していく方法である。金属性ボールとしては、金、パラジウム、銀、アルミニウム、アルミニウムと他の合金、金と他の金属との合金あるいはハンダ等の金属が使用できる。この際、不良の半導体装置の部分はマークを付与しておき、ボンディング時にその不良半導体装置を認識してその内部電極には金属性ボールをボールボンディングしないようにすることも可能である。所望の厚みにより金属性ボールを積層にすることも可能である。所望の厚みが０. １ｍｍの場合、３つ金属性ボールの積層体を形成するような形態である。
【００２０】
あるいは、内部電極上に導電性樹脂を印刷法等で形成する方法も取り得る。あるいは、このような導電性樹脂がその上に形成する別の導電性物体を固定するための接着剤層を兼ねるような形態も取りうる。その場合、まず導電性樹脂を付着後、例えば金、銀、銅、真鍮、リン青銅等の小片をダイボンダーにより１個毎に載せていく方法を取り得る。この小片を載せる方法としては、特公平７−１３９８７号公報に記載の方法、すなわち、上述の金属性小片を振動によりトレーに振り込んでおき、その金属性小片を保持したトレーとウェハーとを重ね合わせることによって行う方法も取り得る。この方法においては、隣同士の半導体装置の内部電極が近接している場合には、それらの電極上に一括してそれらの電極に見合う大きさの金属性小片を載せることができる。その場合には、後の切断工程でそれぞれの半導体装置を分割する事が出来る。
【００２１】
次いで、基板上の半導体装置を個別に引き離すように、最終製品である磁電変換素子中の基板の厚みまで切れ目を入れる工程が続く。これはダイシングにより好適に行うことができる。
【００２２】
本発明による小型磁電変換素子を得るためには、上記の導電性物体を載せる工程と、切れ目を入れる工程を逆にすることもできる。
【００２３】
さらに、半導体装置および導電性物体をカバーするように樹脂で覆う工程が続く。この際使用できる樹脂としては、エポキシ樹脂、ポリイミド樹脂、イミド変性エポキシ樹脂等の熱硬化性樹脂や、フェノキシ樹脂、ポリアミド樹脂、ポリベンツイミダゾール樹脂、ポリスチレン、ポリスルホン樹脂、ポリウレタン樹脂、ポリビニールアセタール、ポリ酢酸ビニルアルコールとそのアロイ樹脂等の熱可塑性樹脂をあげることができる。この際、ウェハー全体を一括成型することが好ましい。スピンコーター等のコーターによる塗布やトランスファーモールド等のモールディングによって本工程を行うことができる
次いで、樹脂層を研磨する工程が続く。本工程において、先述の導電性物体が露出するようにする。露出した部分が外部電極となる。導電性物体の種類によっては、外部基板への接着がよりうまくいくように、金やハンダ等の他の金属層を付与することが可能である。その際無電解メッキあるいはハンダ槽へのディッピングによるのが好ましい。
【００２４】
次いで、基板の半導体装置と反対側の面を少なくとも上記切れ目に到達するまで研磨する工程が続く。
【００２５】
個別の半導体素子にするには、ダイシング等によって個別に分離すれば良い。
【００２６】
本発明は、種々の変形が可能である。上述したような工程の場合には、最終工程あるいは途中工程で、裏面に樹脂を付与すれば良い。この際の樹脂としては、上記した半導体装置の上面に用いた樹脂が用いうる。さらに、この際の樹脂として透明なものを用いると個別素子が格子状に目視できるので、半導体装置を個別に切断する際にやりやすくなる。
【００２７】
以上の工程での研磨は、一般の適当な粉末を用いての研磨機あるいはグラインダーのような装置が好適に使用できる。
【００２８】
【発明の実施の形態】
次に、本発明による実施例を図面に基づいて説明する。
【００２９】
（実施例１）
本発明の小型の磁電変換素子の一実施例の構造を、断面透視図として図１に示す。１はシリコン基板、２は半導体装置の内部電極、３は半導体装置の受感部（感磁部）層、４は金ボール、５および９は樹脂、６は外部接続用ハンダ、８はガラス層である。なお、２ａは配線層である。
【００３０】
図１のような半導体素子を作成するための本発明の工程の例を図２〜図４を用いて説明する。図２（１）はシリコン基板（シリコンウエハー）１上に磁電変換素子のための内部電極２と受感部層３が多数個形成されている状態を示す。このようなウェハーは次のような工程を経て作った。径４吋で厚さが０．３５ｍｍのシリコンウエハー１上にコーニング社製７０５９ガラス８を蒸着し、その上に移動度２０，０００ｃｍ² ／Ｖ／ｓｅｃのＩｎＳｂ薄膜を形成した。フォトリソグラフィーの手法でホール素子パターンを形成した。感磁部層の長さは３５０μｍ、幅は１７０μｍであった。１個のペレットの大きさは、０. ８ｍｍ角であった。配線層２ａおよび電極部は銅で形成し、ボールボンディングのための電極部２はニッケルおよび金を積層した構造とした。そのウェハーをボールボンダーに載せ、内部電極部に金ボール４を２段重ねて載せた状態を図２（２）に示している。溶融状態でボール状の金は内部電極上でつぶれて金の全体の厚みが０．０８ｍｍになった。次いでシリコン基板上の半導体装置を個別に引き離すように、０．１５ｍｍ幅のブレードを使用してダイシングソーで基板１に０．１ｍｍ＋αの深さに切れ目１ａを入れた状態を図２（３）に示している。次いで金ボール４を覆うだけの厚みに熱硬化性エポキシ樹脂５をポッティングして硬化した状態を図３（４）に示している。次いで樹脂の上面を金ボール４が現れ、金の全体の厚みがほぼ０．０５ｍｍとなるるまで研磨した状態を示したのが図３（５）である。金が見えた部分を７で示す。次いで、基板１の半導体装置と反対側の面を切れ目１ａまで研磨した状態を図３（６）に示す。次いで基板を裏返してシリコンウェハーの裏面に樹脂９をスピンコートし、さらに樹脂を硬化させ、ほぼ０．０２ｍｍの厚さに樹脂層を形成した状態を図４（７）に示してある。次いで表面に現れた金属製バンプの部分にハンダ層６を形成した状態を図４（８）に示す。
【００３１】
図４（８）の状態のものを０．０５ｍｍ幅のブレードを使用しダイシングソーにより個別素子に分離した様子を図４（９）に示す。このようにして図１のような半導体素子が出来上がった。本実施例では、ハンダ層６は含めない寸法で０. ９×０. ９ｍｍで厚さが０．１７ｍｍのホール素子にした。
【００３２】
（実施例２）
本実施例の小型の完全に樹脂で覆われた高感度磁電変換素子の構造を、断面透視図として図５に示す。１１は高透磁率フェライト基板、１２は半導体装置の内部電極、１３は半導体装置の受感部（感磁部）層、１４は金ボール、１５は磁気収束用の高透磁率フェライトチップ、１６は樹脂、１７は外部接続用ハンダである。１２ａは配線層、１８は樹脂層である。
【００３３】
図５のような半導体素子を作成するための本発明の工程の例を図６〜図８を用いて説明する。図６（１）は高透磁率フェライト基板１１上に磁電変換素子のための内部電極１２と受感部層１３が多数個形成されている状態を示す。このようなウェハーは次のような工程を経て作った。まず高透磁率フェライト上に半導体薄膜によるホール素子パターンを形成するには以下のような方法で行った。まず、劈開した雲母を蒸着基板にして、初めにＩｎ過剰のＩｎＳｂ薄膜を蒸着により形成し、次いで過剰のＩｎと化合物を形成するＳｂを過剰に蒸着する方法によって移動度４５，０００ｃｍ² ／Ｖ／ｓｅｃのＩｎＳｂ薄膜を形成した。次に、５０ｍｍ角で厚み０. ３ｍｍのＭｎＺｎフェライトからなる高透磁率フェライトを準備し、上記のＩｎＳｂ薄膜上にポリイミド樹脂１８を滴下し、高透磁率フェライト１１をその上に重ね、重石を置いて２００℃で１２時間放置した。次に室温に戻し、雲母を剥ぎ取って高透磁率フェライト１１上にＩｎＳｂ薄膜が担持された構造体を作製した。次いで、このＩｎＳｂ薄膜上にフォトリソグラフィーの手法で多数のホール素子パターンを同時に形成した。それぞれの感磁部層の長さは３５０μｍ、幅は１７０μｍであった。感磁部層への配線部１２ａとして銅を半導体薄膜上に形成し、ボールボンディングのための内部電極部１２はその上にニッケルおよび金を積層した構造とした。１個のペレットの大きさ（１個のホール素子パターンおよび４個の内部電極部が担持されている高透磁率フェライトの寸法）は０. ８ｍｍ角であった。
【００３４】
次に、特公平７−１３９８７号公報に記載の方法によって、厚みが０. １ｍｍで、一辺の長さが３５０μｍの直方体の高透磁率フェライトチップ１５を半導体薄膜の感磁部１３の上に、シリコーン樹脂を接着剤として載せた。
【００３５】
上記のようにして作製したウェハーをボールボンダーに載せ、内部電極部に金ボール１４を４段重ねて載せた状態を図６（２）に示している。溶融状態でボール状の金は内部電極上でつぶれて金の全体の厚みが０．１５ｍｍになった。次いで半導体装置を個別に引き離すように基板１１に０．１５ｍｍ幅のブレードを使用したダイシングソーで０．１５ｍｍ＋αの深さの切れ目１１ａを加えるが、その状態を図６（３）に示している。この切れ目をつけるのはダイシングが好適に使用できる。金ボール１４を覆うだけの厚みに熱硬化性エポキシ樹脂１６をポッティングして硬化した状態を図７（４）に示している。次いで樹脂の上面を上記金ボールが現れ、金の全体の厚みがほぼ０．１３ｍｍとなるまで研磨した状態を示したのが図７（５）である。次いで、基板を裏返してフェライト基板１１の裏面を切れ目１１ａまで研磨した状態を図７（６）に示してある。次いで研磨したフェライト基板１１の裏面に熱硬化性エポキシ樹脂１９をスピンコーティングで塗布し、さらに樹脂を硬化させ、ほぼ０．０２ｍｍの厚さに樹脂層を形成した状態を図８（７）に示す。次いで表面に現れた金属性バンプの部分にハンダ層１７を形成した状態を図８（８）に示す。図８（８）の状態のものを０．０５ｍｍ幅のブレードを使用してダイシングソーにより個別素子に分離した様子を図８（９）に示す。このようにして図５のような磁電変換素子が出来上がった。本実施例ではハンダ層は含めない寸法で０. ９×０. ９ｍｍで厚さが０．３ｍｍの大きさのホール素子にした。感度も１Ｖ、０. ０５Ｔで２００ｍＶと極めて高いものであった。
【００３６】
（実施例３）
実施例１における金ボールに代えてリン青銅を用いた場合を述べる。図２（１）の状態のウェハーの内部電極部分にスクリーン印刷によりテクノα社製の導電性熱可塑性樹脂ＳＴＡＹＨＯＬＤを塗布し、溶剤を飛ばして乾燥させた。１５０℃に加熱したダイボンダー上にウェハーを担持し、０. １ｍｍ角のほぼ立方体のリン青銅をダイボンダーにより熱可塑性樹脂部分に熱圧着して載せた。あとの工程は実施例１と同様な工程を経て実施例１と同じ大きさのホール素子にした。
【００３７】
これまでホール素子を例にして説明してきたが、本発明の概念及び製造方法は他の磁電変換素子である半導体ＭＲ（磁気抵抗素子）や強磁性体ＭＲ、ＧＭＲにも適用できるのは勿論である。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、半導体装置が完全に樹脂で覆われ、かつ極めて小さい半導体素子を得ることができる。
【図面の簡単な説明】
【図１】本発明の磁電変換素子の一実施例の断面透視図である。
【図２】図１の磁電変換素子を作るための製造方法の工程図である。
【図３】図１の磁電変換素子を作るための製造方法の図２に続く工程図である。
【図４】図１の磁電変換素子を作るための製造方法の図３に続く工程図である。
【図５】本発明の磁電変換素子の他の実施例の断面図である。
【図６】図５の磁電変換素子を作るための製造方法の工程図である。
【図７】図５の磁電変換素子を作るための製造方法の図６に続く工程図である。
【図８】図５の磁電変換素子を作るための製造方法の図７に続く工程図である。
【図９】比較例としてのこれまでの磁電変換素子の断面図である。
【符号の説明】
１シリコン基板（シリコンウェハー）
２、１２内部電極
３、１３受感部（感磁部）層
４、１４金属性ボール
５、９、１６、１９樹脂
６、１７ハンダボール
１１高透磁率フェライト基板
１５高透磁率フェライトチップ
２１高透磁率フェライト基板
２２内部電極
２３受感部（感磁部）
２４金属細線
２５高透磁率フェライトチップ
２６リードフレーム
２７リードフレームのアイランド部
２８モールド樹脂

Claims

小型磁電変換素子の製造方法であって、基板に形成された磁気に感ずる半導体薄膜と内部電極を備えた多数個の半導体装置を準備する工程、前記内部電極部分に導電性物体を載せる工程、前記基板上の半導体装置を個別に隔離するように、最終製品としての前記磁電変換素子の境界部に相当する基板位置に厚み方向に切れ目を入れる工程、前記半導体装置および前記導電性物体を樹脂で覆う工程、該樹脂の表面を前記導電性物体が見えるまで研磨する第１の研磨工程、前記基板の前記半導体装置と反対側の面を少なくとも前記切れ目に到達するまで研磨する第２の研磨工程、前記第２の研磨する工程後に前記基板の研磨面に樹脂を覆う工程、および前記半導体装置を個別に切断する工程からなることを特徴とする磁電変換素子の製造方法。
前記導電性物体の研磨後表面に現れた部分に金属層を付与する工程をさらに有することを特徴とする請求項１に記載の磁電変換素子の製造方法。