JPH11214766A - 小型磁電変換素子とその製造方法 - Google Patents
小型磁電変換素子とその製造方法Info
- Publication number
- JPH11214766A JPH11214766A JP10016958A JP1695898A JPH11214766A JP H11214766 A JPH11214766 A JP H11214766A JP 10016958 A JP10016958 A JP 10016958A JP 1695898 A JP1695898 A JP 1695898A JP H11214766 A JPH11214766 A JP H11214766A
- Authority
- JP
- Japan
- Prior art keywords
- conversion element
- resin
- magnetoelectric conversion
- conductive object
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Landscapes
- Hall/Mr Elements (AREA)
Abstract
面積を可能とする新しい構造の磁電変換素子を提供す
る。 【解決手段】 基板上に形成された磁気を感ずる半導体
薄膜と内部電極を備えた半導体装置を有する磁電変換素
子である。内部電極の上に導電性物体が形成されてお
り、かつ磁電変換素子は導電性物体の少なくとも一部を
除いて樹脂により完全に覆われており、前導電性物体の
樹脂に覆われずに露出している部分が外部電極となって
いる。
Description
れ、かつ極めて小型の、実装のための部分も含めた投影
寸法が2mm×2mmより小さい、新規な構造をもつ磁
電変換素子とその製造方法に関する。
ィスクやCD−ROM等のドライブモーター用の回転位
置検出センサあるいはポテンショメーター、歯車センサ
として広く用いられている。これら電子部品の小型化に
伴って、磁電変換素子もより小型化の要求が益々強まっ
ている。
るホール素子を例にして小型化の状況を説明する。最も
小型のホール素子としては、旭化成電子(株)のHW1
06Cとして知られる素子があるが、その外形寸法は実
装用の外部電極であるリードフレームを含めて、2. 5
×1. 5mmの投影寸法で高さが0. 6mmである。こ
の素子は高さの低いことが特徴となっているが、感度で
ある定電圧駆動時の出力電圧は、0. 05Tの磁界下、
1Vの入力電圧の際にホール出力電圧が最大74mVの
比較的小出力となっている。同じ条件でほぼ同じ出力の
でる素子で小型のものとしては、HW105Cとして知
られる素子があるが、その外形寸法はリードフレームを
含めて、2. 1×2. 1mmの投影寸法で高さが0. 5
5mmである。
かつ比較的小型の素子としてはHW108Aとして知ら
れる素子がある。この素子の外形寸法は2. 1×2. 1
mmの投影寸法で高さが0. 8mmとなっている。この
素子はHW105Cの感度アップ素子として位置づけら
れるが、感度アップのために高さは大きくならざるを得
ない。高感度ホール素子のペレットは、一般に高透磁率
基板上に移動度の高い半導体薄膜が配置され、さらにそ
の上に、ほぼ直方体の磁気収束用磁性体チップが載せら
れている構造をなしているが、基板とチップの高さによ
って感度アップ率が決まるからである。現状で高さが
0. 6mm以下でかつホール出力が100mV以上のホ
ール素子はできていない。
テープキャリア方式が提案されている。この方式では、
半導体装置の電極部をテープにバンプで接続して、実装
基板等に実装するやり方である。これもテープの厚みの
介在分だけ厚さが制限される。また、素子自体が樹脂で
覆われにくい。
り、チップ・オン・ボード方式で実装基板に実装するや
り方がとられ、まさに小型化の要請に答えてきている。
このような概念を磁電変換素子に適用することができれ
ば良いのだが、樹脂で覆わないとどうしても信頼性上に
問題が生じる。
都合を解消し薄型化を達成する半導体装置とその製造方
法が開示されている。即ち、半導体チップの電極上にバ
ンプまたはAuボールを形成し、該バンプまたはAuボ
ールをモールド樹脂の表面に露出させたことを特徴とす
る樹脂封止型半導体装置とその製造方法である。ICカ
ードやメモリカード等の薄型化がこの方法で可能とな
る。しかし、本発明のごとく、極めて小型の磁電変換素
子に特開平8−64725号公報の方法を適用してモー
ルド樹脂で完全に覆うためには、半導体装置を事前に個
別化する必要が生じて、生産性上極めて非効率となる。
0−244084号公報に記載されているように、チッ
プタイプのものが提案されている。予め切れ目を入れた
セラミック基板を準備し、ある角度でInSbを蒸着す
ることによって、切れ目内の側面にもInSbが蒸着さ
れ、これを利用して側面にも電極が形成されることを特
徴とするチップホール素子製造方法である。しかし、こ
の方法であると、上下の強磁性体で受感部を挟んで得ら
れる集磁効果で受感部に印加される磁束密度を上げてホ
ール素子を高感度化する構造にならない。また、環境に
対する信頼性向上のためにモールド樹脂で完全に覆うよ
うな構造にはならない。
れ、かつ極めて小さな投影面積を可能とする新しい構造
の磁電変換素子と、このような磁電変換素子を一括して
製造しうる製造方法を提供することを目的とするもので
ある。
リードフレームのアイランドと呼ぶ部分に、内部電極を
有する磁気に感ずる半導体薄膜から本質的になる、半導
体装置を樹脂により固着し、リードフレームとその内部
電極を金属細線で結線し、次いで樹脂により半導体装置
を覆うリードフレームの一部を含めた部分をモールド
し、バリ取り、フォーミング、電磁気的検査等の工程を
経て製造されている。図9は、このようにして製造され
ている、感度も高く、かつ小型の旭化成電子(株)のH
W108Aの外形を示す断面図である。図9において、
21は高透磁率フェライト基板、22は内部電極、23
は受感部(感磁部)、24は金属細線、25は高透磁率
フェライトチップ、26はリードフレーム、27はリー
ドフレームのアイランド部、28はモールド樹脂であ
る。
状のようなリードフレームを用いている限り小型化には
自ずと限界があるという結論に達した。素子はモールド
されるのであるが、モールド寸法自体は1. 5mm×
1. 5mm程度にはできてもそこからはみでたリードフ
レームを実装のためにフォーミングする必要があり、そ
のはみだし分が小型化の足かせになっていることであ
る。また、リードフレームの厚みに限界があること、リ
ードフレームの表裏をモールド樹脂で覆う必要があるこ
と等で高さにも限界がある。
素子全体の寸法を、実装用電極も含めてモールド寸法程
度にする工夫から本発明はなされた。
磁気を感ずる半導体薄膜と内部電極を備えた半導体装置
を有する磁電変換素子において、前記内部電極の上に導
電性物体が形成されており、かつ前記磁電変換素子は前
記導電性物体の少なくとも一部を除いて樹脂により完全
に覆われており、前記導電性物体の前記樹脂に覆われず
に露出している部分が外部電極となっていることを特徴
とする、新規な構造をもった磁電変換素子である。ここ
で、導電性物体の厚みは少なくとも0.02mmであ
る。
方法であって、基板に形成された磁気に感ずる半導体薄
膜と内部電極を備えた多数個の半導体装置を準備する工
程、前記内部電極部分に導電性物体を載せる工程、前記
基板上の半導体装置を個別に隔離するように、最終製品
としての前記磁電変換素子の境界部に相当する基板位置
に厚み方向に切れ目を入れる工程、前記半導体装置およ
び前記導電性物体を樹脂で覆う工程、前記樹脂の表面を
前記導電性物体が見えるまで研磨する工程、前記基板の
前記半導体装置と反対側の面を少なくとも前記切れ目に
到達するまで研磨する工程、および前記半導体装置を個
別に切断する工程からなることを特徴とする磁電変換素
子の製造方法である。
述のような比較的感度の低い素子で0. 9×0. 9mm
の投影寸法で高さが0. 17mm、感度の高い素子でも
同程度の投影寸法で、高さが0. 3mmといった極めて
小型の磁電変換素子が可能になった。
ずる半導体薄膜としてはインジウムアンチモン、ガリウ
ム砒素、インジウム砒素等の化合物半導体あるいは(イ
ンジウム、ガリウム)ー(アンチモン、砒素)の3元系
または4元系化合物半導体薄膜から選択できる。いわゆ
る量子効果素子も使用できる。これらの化合物半導体薄
膜は種々の基板上に形成されるが、基板としてはシリコ
ン、ガリウム砒素等の化合物半導体の基板、石英等のガ
ラス基板、サファイア等の無機基板等を使用することが
できる。
性体、その上に形成されパターニングされた感磁部と電
極部を有する半導体薄膜、さらにその上に載せられたほ
ぼ直方体の磁気収束用磁性体チップが載せられたサンド
イッチ構造をなしている。例えば、特公昭51−452
34号公報には、移動度の高い半導体薄膜をこの構造体
の装置にするための方法が示されている。即ち、雲母等
の結晶性基板上に化合物半導体薄膜を形成し、所望のパ
ターニングを施した後、この半導体薄膜をエポキシ等の
接着剤を用いて高透磁率磁性体に接着し、その後結晶性
基板を除去する。次いで、半導体薄膜の感磁部の上に磁
気収束用磁性体を載せることによって上記の積層構造の
半導体装置を形成する方法である。このような半導体装
置は、本発明の小型で高感度の磁電変換素子を作るのに
好適である。この際、高透磁率強磁性体、磁気収束用チ
ップの材料としては、パーマロイ、鉄珪素合金、MnZ
nフェライト等の高透磁率フェライト、あるいはその他
の高透磁率材料を用いることができる。そのうち、切断
のし易さや、価格の安いことなどの理由から高透磁率フ
ェライトが好適なものとして利用できる。
ウェハー上に多数個形成される。その際、磁電変換素子
として使用するために、1個の素子について2つ以上一
般に4つの内部電極が一括して形成される。内部電極の
材質としては、半導体薄膜の種類によって種々変える必
要があるが、銀、金、パラジウム、アルミニウムの1種
が少なくとも表層にあることが好ましい。例えば、銅の
上にニッケルをつけ、さらにその上に金を形成する形態
を取ることが出来る。その上に金属性パッドを積層する
本発明の形態上、積層しやすい材質の内部電極を形成し
ておくことが必要である。それを満たすものならどのよ
うな金属層でできていてもよい。
いで、直接外部電極に結線できるようにするのが本発明
のポイントである。そのようなウェハーを用意し、その
ウェハー上の多数個の半導体装置の多数個の内部電極の
上に導電性物体を0.02mm以上の厚みに形成する。
導電性物体の厚みが0. 02mm未満であると下記のよ
うな問題が生じる。素子の完成後、チップ素子を基板に
実装する際に、ハンダにより電極部を接続するが、ハン
ダの溶融時に導電性物体がハンダに食われ断線につなが
る場合がある。また、後述する表面受感部側に形成され
る樹脂が薄くなることにより、温度湿度ストレスに対す
る信頼性が低下する。従って、導電性物体の厚みは0.
02mm以上が実用上好ましい厚みである。また、前述
したように感磁部の上に磁気集束用磁性体を載せる場
合、導電性物体の厚さはこの磁性体の厚さ以上になるの
はもちろんである。さらに、この厚さは後述する工程で
表面を研磨した後の導電性物体の厚さをいうのであっ
て、実際には研磨後表面に現れる導電性物体の形状が均
一になるように所望の厚さ以上の厚さで形成する。この
際の導電性物体を内部電極上に形成する方法としては種
々取り得る。まず、導電性物体が金属性バンプの場合で
は、1個毎の内部電極の上に金、銀、ハンダ等の金属の
ボールをワイヤバンピング法やスタッドバンプボンディ
ング法といったワイヤバンプ形成法として知られる方法
によって載せていく方法である。一般のワイヤボンダあ
るいはそれを改良した専用のバンプボンダが好適に使用
できる。これらの方法により、1個毎の内部電極の上に
金等の金属性のボールを形成していく方法である。金属
性ボールとしては、金、パラジウム、銀、アルミニウ
ム、アルミニウムと他の合金、金と他の金属との合金あ
るいはハンダ等の金属が使用できる。この際、不良の半
導体装置の部分はマークを付与しておき、ボンディング
時にその不良半導体装置を認識してその内部電極には金
属性ボールをボールボンディングしないようにすること
も可能である。所望の厚みにより金属性ボールを積層に
することも可能である。所望の厚みが0. 1mmの場
合、3つ金属性ボールの積層体を形成するような形態で
ある。
法等で形成する方法も取り得る。あるいは、このような
導電性樹脂がその上に形成する別の導電性物体を固定す
るための接着剤層を兼ねるような形態も取りうる。その
場合、まず導電性樹脂を付着後、例えば金、銀、銅、真
鍮、リン青銅等の小片をダイボンダーにより1個毎に載
せていく方法を取り得る。この小片を載せる方法として
は、特公平7−13987号公報に記載の方法、すなわ
ち、上述の金属性小片を振動によりトレーに振り込んで
おき、その金属性小片を保持したトレーとウェハーとを
重ね合わせることによって行う方法も取り得る。この方
法においては、隣同士の半導体装置の内部電極が近接し
ている場合には、それらの電極上に一括してそれらの電
極に見合う大きさの金属性小片を載せることができる。
その場合には、後の切断工程でそれぞれの半導体装置を
分割する事が出来る。
離すように、最終製品である磁電変換素子中の基板の厚
みまで切れ目を入れる工程が続く。これはダイシングに
より好適に行うことができる。
には、上記の導電性物体を載せる工程と、切れ目を入れ
る工程を逆にすることもできる。
バーするように樹脂で覆う工程が続く。この際使用でき
る樹脂としては、エポキシ樹脂、ポリイミド樹脂、イミ
ド変性エポキシ樹脂等の熱硬化性樹脂や、フェノキシ樹
脂、ポリアミド樹脂、ポリベンツイミダゾール樹脂、ポ
リスチレン、ポリスルホン樹脂、ポリウレタン樹脂、ポ
リビニールアセタール、ポリ酢酸ビニルアルコールとそ
のアロイ樹脂等の熱可塑性樹脂をあげることができる。
この際、ウェハー全体を一括成型することが好ましい。
スピンコーター等のコーターによる塗布やトランスファ
ーモールド等のモールディングによって本工程を行うこ
とができる次いで、樹脂層を研磨する工程が続く。本工
程において、先述の導電性物体が露出するようにする。
露出した部分が外部電極となる。導電性物体の種類によ
っては、外部基板への接着がよりうまくいくように、金
やハンダ等の他の金属層を付与することが可能である。
その際無電解メッキあるいはハンダ槽へのディッピング
によるのが好ましい。
を少なくとも上記切れ目に到達するまで研磨する工程が
続く。
等によって個別に分離すれば良い。
したような工程の場合にはウェハーの裏面が露出するよ
うになる。それが問題の場合には、最終工程あるいは途
中工程で、裏面に樹脂を付与すれば良い。この際の樹脂
としては、上記した半導体装置の上面に用いた樹脂が用
いうる。さらに、この際の樹脂として透明なものを用い
ると個別素子が格子状に目視できるので、半導体装置を
個別に切断する際にやりやすくなる。
を用いての研磨機あるいはグラインダーのような装置が
好適に使用できる。
に基づいて説明する。
の一実施例の構造を、断面透視図として図1に示す。1
はシリコン基板、2は半導体装置の内部電極、3は半導
体装置の受感部(感磁部)層、4は金ボール、5および
9は樹脂、6は外部接続用ハンダ、8はガラス層であ
る。なお、2aは配線層である。
本発明の工程の例を図2〜図4を用いて説明する。図2
(1)はシリコン基板(シリコンウエハー)1上に磁電
変換素子のための内部電極2と受感部層3が多数個形成
されている状態を示す。このようなウェハーは次のよう
な工程を経て作った。径4吋で厚さが0.35mmのシ
リコンウエハー1上にコーニング社製7059ガラス8
を蒸着し、その上に移動度20,000cm2 /V/s
ecのInSb薄膜を形成した。フォトリソグラフィー
の手法でホール素子パターンを形成した。感磁部層の長
さは350μm、幅は170μmであった。1個のペレ
ットの大きさは、0. 8mm角であった。配線層2aお
よび電極部は銅で形成し、ボールボンディングのための
電極部2はニッケルおよび金を積層した構造とした。そ
のウェハーをボールボンダーに載せ、内部電極部に金ボ
ール4を2段重ねて載せた状態を図2(2)に示してい
る。溶融状態でボール状の金は内部電極上でつぶれて金
の全体の厚みが0.08mmになった。次いでシリコン
基板上の半導体装置を個別に引き離すように、0.15
mm幅のブレードを使用してダイシングソーで基板1に
0.1mm+αの深さに切れ目1aを入れた状態を図2
(3)に示している。次いで金ボール4を覆うだけの厚
みに熱硬化性エポキシ樹脂5をポッティングして硬化し
た状態を図3(4)に示している。次いで樹脂の上面を
金ボール4が現れ、金の全体の厚みがほぼ0.05mm
となるるまで研磨した状態を示したのが図3(5)であ
る。金が見えた部分を7で示す。次いで、基板1の半導
体装置と反対側の面を切れ目1aまで研磨した状態を図
3(6)に示す。次いで基板を裏返してシリコンウェハ
ーの裏面に樹脂9をスピンコートし、さらに樹脂を硬化
させ、ほぼ0.02mmの厚さに樹脂層を形成した状態
を図4(7)に示してある。次いで表面に現れた金属製
バンプの部分にハンダ層6を形成した状態を図4(8)
に示す。
のブレードを使用しダイシングソーにより個別素子に分
離した様子を図4(9)に示す。このようにして図1の
ような半導体素子が出来上がった。本実施例では、ハン
ダ層6は含めない寸法で0.9×0. 9mmで厚さが
0.17mmのホール素子にした。
で覆われた高感度磁電変換素子の構造を、断面透視図と
して図5に示す。11は高透磁率フェライト基板、12
は半導体装置の内部電極、13は半導体装置の受感部
(感磁部)層、14は金ボール、15は磁気収束用の高
透磁率フェライトチップ、16は樹脂、17は外部接続
用ハンダである。12aは配線層、18は樹脂層であ
る。
本発明の工程の例を図6〜図8を用いて説明する。図6
(1)は高透磁率フェライト基板11上に磁電変換素子
のための内部電極12と受感部層13が多数個形成され
ている状態を示す。このようなウェハーは次のような工
程を経て作った。まず高透磁率フェライト上に半導体薄
膜によるホール素子パターンを形成するには以下のよう
な方法で行った。まず、劈開した雲母を蒸着基板にし
て、初めにIn過剰のInSb薄膜を蒸着により形成
し、次いで過剰のInと化合物を形成するSbを過剰に
蒸着する方法によって移動度45,000cm2 /V/
secのInSb薄膜を形成した。次に、50mm角で
厚み0. 3mmのMnZnフェライトからなる高透磁率
フェライトを準備し、上記のInSb薄膜上にポリイミ
ド樹脂18を滴下し、高透磁率フェライト11をその上
に重ね、重石を置いて200℃で12時間放置した。次
に室温に戻し、雲母を剥ぎ取って高透磁率フェライト1
1上にInSb薄膜が担持された構造体を作製した。次
いで、このInSb薄膜上にフォトリソグラフィーの手
法で多数のホール素子パターンを同時に形成した。それ
ぞれの感磁部層の長さは350μm、幅は170μmで
あった。感磁部層への配線部12aとして銅を半導体薄
膜上に形成し、ボールボンディングのための内部電極部
12はその上にニッケルおよび金を積層した構造とし
た。1個のペレットの大きさ(1個のホール素子パター
ンおよび4個の内部電極部が担持されている高透磁率フ
ェライトの寸法)は0. 8mm角であった。
の方法によって、厚みが0. 1mmで、一辺の長さが3
50μmの直方体の高透磁率フェライトチップ15を半
導体薄膜の感磁部13の上に、シリコーン樹脂を接着剤
として載せた。
ルボンダーに載せ、内部電極部に金ボール14を4段重
ねて載せた状態を図6(2)に示している。溶融状態で
ボール状の金は内部電極上でつぶれて金の全体の厚みが
0.15mmになった。次いで半導体装置を個別に引き
離すように基板11に0.15mm幅のブレードを使用
したダイシングソーで0.15mm+αの深さの切れ目
11aを加えるが、その状態を図6(3)に示してい
る。この切れ目をつけるのはダイシングが好適に使用で
きる。金ボール14を覆うだけの厚みに熱硬化性エポキ
シ樹脂16をポッティングして硬化した状態を図7
(4)に示している。次いで樹脂の上面を上記金ボール
が現れ、金の全体の厚みがほぼ0.13mmとなるまで
研磨した状態を示したのが図7(5)である。次いで、
基板を裏返してフェライト基板11の裏面を切れ目11
aまで研磨した状態を図7(6)に示してある。次いで
研磨したフェライト基板11の裏面に熱硬化性エポキシ
樹脂19をスピンコーティングで塗布し、さらに樹脂を
硬化させ、ほぼ0.02mmの厚さに樹脂層を形成した
状態を図8(7)に示す。次いで表面に現れた金属性バ
ンプの部分にハンダ層17を形成した状態を図8(8)
に示す。図8(8)の状態のものを0.05mm幅のブ
レードを使用してダイシングソーにより個別素子に分離
した様子を図8(9)に示す。このようにして図5のよ
うな磁電変換素子が出来上がった。本実施例ではハンダ
層は含めない寸法で0. 9×0. 9mmで厚さが0.3
mmの大きさのホール素子にした。感度も1V、0. 0
5Tで200mVと極めて高いものであった。
代えてリン青銅を用いた場合を述べる。図2(1)の状
態のウェハーの内部電極部分にスクリーン印刷によりテ
クノα社製の導電性熱可塑性樹脂STAYHOLDを塗
布し、溶剤を飛ばして乾燥させた。150℃に加熱した
ダイボンダー上にウェハーを担持し、0. 1mm角のほ
ぼ立方体のリン青銅をダイボンダーにより熱可塑性樹脂
部分に熱圧着して載せた。あとの工程は実施例1と同様
な工程を経て実施例1と同じ大きさのホール素子にし
た。
たが、本発明の概念及び製造方法は他の磁電変換素子で
ある半導体MR(磁気抵抗素子)や強磁性体MR、GM
Rにも適用できるのは勿論である。
半導体装置が完全に樹脂で覆われ、かつ極めて小さい半
導体素子を得ることができる。
である。
程図である。
2に続く工程図である。
3に続く工程図である。
ある。
程図である。
6に続く工程図である。
7に続く工程図である。
図である。
Claims (10)
- 【請求項1】 基板上に形成された磁気を感ずる半導体
薄膜と内部電極を備えた半導体装置を有する小型磁電変
換素子において、前記内部電極の上に導電性物体が形成
されており、かつ前記磁電変換素子は前記導電性物体の
少なくとも一部を除いて樹脂により完全に覆われてお
り、前記導電性物体の前記樹脂に覆われずに露出してい
る部分が外部電極となっていることを特徴とする磁電変
換素子。 - 【請求項2】 前記導電性物体の厚みが少なくとも0.
02mmであることを特徴とする請求項1に記載の磁電
変換素子。 - 【請求項3】 前記導電性物体が金属であることを特徴
とする請求項1または2に記載の磁電変換素子。 - 【請求項4】 前記導電性物体が導電性樹脂あるいは導
電性樹脂と金属との積層構造体であることを特徴とする
請求項1または2に記載の磁電変換素子。 - 【請求項5】 前記基板が高透磁率磁性体であり、前記
磁気に感ずる半導体薄膜の感磁部が高透磁率磁性体によ
って挟まれていることを特徴とする請求項1から4のい
ずれかに記載の磁電変換素子。 - 【請求項6】 前記高透磁率磁性体がフェライトである
ことを特徴とする請求項5に記載の磁電変換素子。 - 【請求項7】 前記導電性物体上にさらに金属層を有す
ることを特徴とする請求項1から6のいずれかに記載の
磁電変換素子。 - 【請求項8】 小型磁電変換素子の製造方法であって、
基板に形成された磁気に感ずる半導体薄膜と内部電極を
備えた多数個の半導体装置を準備する工程、前記内部電
極部分に導電性物体を載せる工程、前記基板上の半導体
装置を個別に隔離するように、最終製品としての前記磁
電変換素子の境界部に相当する基板位置に厚み方向に切
れ目を入れる工程、前記半導体装置および前記導電性物
体を樹脂で覆う工程、該樹脂の表面を前記導電性物体が
見えるまで研磨する工程、前記基板の前記半導体装置と
反対側の面を少なくとも前記切れ目に到達するまで研磨
する工程、および前記半導体装置を個別に切断する工程
からなることを特徴とする磁電変換素子の製造方法。 - 【請求項9】 前記研磨する工程後に前記基板の研磨面
に樹脂を覆う工程をさらに付加することを特徴とする請
求項8に記載の磁電変換素子の製造方法。 - 【請求項10】 前記導電性物体の研磨後表面に現れた
部分に金属層を付与する工程をさらに有することを特徴
とする請求項8または9に記載の磁電変換素子の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01695898A JP3968384B2 (ja) | 1998-01-29 | 1998-01-29 | 小型磁電変換素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01695898A JP3968384B2 (ja) | 1998-01-29 | 1998-01-29 | 小型磁電変換素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11214766A true JPH11214766A (ja) | 1999-08-06 |
JP3968384B2 JP3968384B2 (ja) | 2007-08-29 |
Family
ID=11930630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01695898A Expired - Lifetime JP3968384B2 (ja) | 1998-01-29 | 1998-01-29 | 小型磁電変換素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3968384B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004071734A (ja) * | 2002-08-05 | 2004-03-04 | New Japan Radio Co Ltd | 受発光素子の製造方法 |
JP2011082583A (ja) * | 2011-01-25 | 2011-04-21 | Aoi Electronics Co Ltd | 半導体装置および半導体装置の製造方法 |
-
1998
- 1998-01-29 JP JP01695898A patent/JP3968384B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004071734A (ja) * | 2002-08-05 | 2004-03-04 | New Japan Radio Co Ltd | 受発光素子の製造方法 |
JP2011082583A (ja) * | 2011-01-25 | 2011-04-21 | Aoi Electronics Co Ltd | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3968384B2 (ja) | 2007-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4685356B2 (ja) | 磁電変換素子及びその製造方法 | |
JPS6384176A (ja) | 磁界収束型ホ−ル素子及びその製造方法 | |
JPS6410112B2 (ja) | ||
JP2005123383A (ja) | 磁電変換素子 | |
JP3683696B2 (ja) | 半導体素子の製造方法 | |
JP3464369B2 (ja) | 薄型高感度ホール素子の製造方法 | |
JP4410320B2 (ja) | 磁電変換素子およびその製造方法 | |
JP3968384B2 (ja) | 小型磁電変換素子の製造方法 | |
JP2003243646A (ja) | 複合半導体素子及びその製造方法 | |
JP4573368B2 (ja) | フェースダウン接続用小型磁電変換素子の製造方法 | |
JP4723804B2 (ja) | 磁電変換装置 | |
JP4846955B2 (ja) | 磁電変換素子 | |
JP4807928B2 (ja) | 表面実装縦型磁電変換素子 | |
JP4467090B2 (ja) | 小型磁電変換素子とその製造方法 | |
JP2000012919A (ja) | 磁電変換素子とその製造方法 | |
JPH1051046A (ja) | 小型ホール素子 | |
JP4542215B2 (ja) | ホール素子の製造方法 | |
JPH09331088A (ja) | ホール素子 | |
JPH11248808A (ja) | 磁気センサ及びその製造方法 | |
JPH09214017A (ja) | ホール素子 | |
JPH09214019A (ja) | 磁電変換素子 | |
JP3715380B2 (ja) | ホール素子 | |
JPS61276351A (ja) | 半導体装置およびその製造方法 | |
JPH10190091A (ja) | 小型ホール素子 | |
JPH0462474B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070316 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070404 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140615 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |