JP3464369B2 - 薄型高感度ホール素子の製造方法 - Google Patents
薄型高感度ホール素子の製造方法Info
- Publication number
- JP3464369B2 JP3464369B2 JP28495897A JP28495897A JP3464369B2 JP 3464369 B2 JP3464369 B2 JP 3464369B2 JP 28495897 A JP28495897 A JP 28495897A JP 28495897 A JP28495897 A JP 28495897A JP 3464369 B2 JP3464369 B2 JP 3464369B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- substrate
- thin film
- permeability
- hall element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【発明の属する技術分野】本発明は、ホール素子の製造
方法に関し、特に極めて薄型で、かつ高感度のホール素
子の製造方法に関する。
方法に関し、特に極めて薄型で、かつ高感度のホール素
子の製造方法に関する。
【０００２】
【従来の技術】ホール素子はＶＴＲ、フロッピーディス
クあるいはＣＤ−ＲＯＭのドライブモータ用の回転位置
検出用センサとして広く用いられている。モータの小形
薄型化に伴って、ホール素子もより薄型化の要求が益々
強まっている。
クあるいはＣＤ−ＲＯＭのドライブモータ用の回転位置
検出用センサとして広く用いられている。モータの小形
薄型化に伴って、ホール素子もより薄型化の要求が益々
強まっている。
【０００３】現在、最も薄型のホール素子としては、旭
化成電子（株）のＨＷ１０５として知られている素子が
あるが、その外形寸法は実装用の電極であるリードフレ
ームを含めて、２．１ｍｍ×２．１ｍｍの投影寸法で、
高さが０．５５ｍｍである。この素子は高さの低いこと
が特徴となっているが、感度である定電圧駆動時の出力
は、磁束密度０．０５Ｔ、１Ｖの入力電圧の時にホール
出力電圧が最大７４ｍＶと比較的小出力である。同じ条
件でほぼ同じ出力が得られる素子で小型のものとして
は、旭化成電子（株）のＨＷ１０６Ｃとして知られてい
る素子があるが、その外形寸法は、リードフレームを含
めて、２．５ｍｍ×１．５ｍｍの投影寸法で、高さが
０．６ｍｍである。
化成電子（株）のＨＷ１０５として知られている素子が
あるが、その外形寸法は実装用の電極であるリードフレ
ームを含めて、２．１ｍｍ×２．１ｍｍの投影寸法で、
高さが０．５５ｍｍである。この素子は高さの低いこと
が特徴となっているが、感度である定電圧駆動時の出力
は、磁束密度０．０５Ｔ、１Ｖの入力電圧の時にホール
出力電圧が最大７４ｍＶと比較的小出力である。同じ条
件でほぼ同じ出力が得られる素子で小型のものとして
は、旭化成電子（株）のＨＷ１０６Ｃとして知られてい
る素子があるが、その外形寸法は、リードフレームを含
めて、２．５ｍｍ×１．５ｍｍの投影寸法で、高さが
０．６ｍｍである。
【０００４】最大ホール出力電圧が２００ｍＶを超え、
かつ比較的小型の素子としては旭化成電子（株）のＨＷ
１０８Ａとして知られている素子がある。この素子の外
形寸法は２．１ｍｍ×２．１ｍｍの投影寸法で、高さが
０．８ｍｍである。この素子はＨＷ１０５Ｃの感度を増
加させた素子として位置づけられているが、感度を増加
させるために高さは大きくならざるを得ない。高感度ホ
ール素子のペレットは、一般に、高透磁率磁性体基板上
に移動度の高い半導体薄膜が配置され、さらにその上
に、ほぼ直方体の磁気集束用磁性体チップが載せられて
いる構造をなしているが、基板とチップの高さによって
感度の増加率が決まるので、上述したように感度の増加
のためには高さが高くならざるを得ないのである。現状
では、高さが０．６ｍｍ以下でかつホール出力が１００
ｍＶ以上のホール素子はできていない。
かつ比較的小型の素子としては旭化成電子（株）のＨＷ
１０８Ａとして知られている素子がある。この素子の外
形寸法は２．１ｍｍ×２．１ｍｍの投影寸法で、高さが
０．８ｍｍである。この素子はＨＷ１０５Ｃの感度を増
加させた素子として位置づけられているが、感度を増加
させるために高さは大きくならざるを得ない。高感度ホ
ール素子のペレットは、一般に、高透磁率磁性体基板上
に移動度の高い半導体薄膜が配置され、さらにその上
に、ほぼ直方体の磁気集束用磁性体チップが載せられて
いる構造をなしているが、基板とチップの高さによって
感度の増加率が決まるので、上述したように感度の増加
のためには高さが高くならざるを得ないのである。現状
では、高さが０．６ｍｍ以下でかつホール出力が１００
ｍＶ以上のホール素子はできていない。
【０００５】
【発明が解決しようとする課題】現在のホール素子は、
４つの電極部と感磁部を有する半導体薄膜が高透磁率磁
性材料基板の表面に形成され、感磁部上に周囲の磁束を
集束して磁束密度を高めるためのほぼ直方体状の高透磁
率磁性体チップが配置された構造の半導体装置を、リー
ドフレームのアイランドと呼ぶ部分に樹脂により固着
し、リードフレームと４つの電極部を金属細線で結線
し、次いで半導体装置を覆うリードフレームの一部を含
めた部分を樹脂でモールドし、バリ取り、フォーミン
グ、電気的検査等の工程を経て製造されている。
４つの電極部と感磁部を有する半導体薄膜が高透磁率磁
性材料基板の表面に形成され、感磁部上に周囲の磁束を
集束して磁束密度を高めるためのほぼ直方体状の高透磁
率磁性体チップが配置された構造の半導体装置を、リー
ドフレームのアイランドと呼ぶ部分に樹脂により固着
し、リードフレームと４つの電極部を金属細線で結線
し、次いで半導体装置を覆うリードフレームの一部を含
めた部分を樹脂でモールドし、バリ取り、フォーミン
グ、電気的検査等の工程を経て製造されている。
【０００６】１Ｖの入力電圧、磁束密度０．０５Ｔの下
で１００ｍＶ以上のホール出力を得ようとすると、周囲
磁束を集束して感磁部近傍の磁束密度を高める効果を得
るための直方体状の磁性体チップが感磁部に載置された
構造が不可欠である。また、素子の信頼性を維持するた
めに、リードフレームの裏面（半導体装置が固着されて
いる面と反対側の面）のモールド樹脂の厚さを０．１ｍ
ｍ以上、磁性体チップから上のモールド樹脂の厚みを
０．０５ｍｍ以上確保する必要がある。リードフレーム
裏面のモールド樹脂層が薄いと、モールド樹脂内に水分
を含んだ状態で高温になると外に向かう応力が働き、裏
面のモールド樹脂にクラックが入りやすくなり、素子の
信頼性を損なう結果となる。磁気集束用磁性体チップか
ら上のモールド樹脂の厚さを必要とするのは、磁性体チ
ップが見えないようにモールド樹脂で完全に覆う必要が
あるためである。より詳しく説明すれば、磁性体チップ
が見える状態とは、樹脂モールド時に磁性体チップが金
型に接触した状態であり、ペレットがモールド金型より
厚くなった分、モールド金型内壁にペレットが押しつけ
られる結果となる。この状態では、リードフレームや金
属細線の変形が生じ、素子の形状をとれないとともに、
電気磁気特性が不安定なものとなる。また、ペレットに
損傷を与える危険があるのでモールド樹脂を厚くしてい
る。このような構造上の制約が特に素子の高さの低減化
を妨げている。
で１００ｍＶ以上のホール出力を得ようとすると、周囲
磁束を集束して感磁部近傍の磁束密度を高める効果を得
るための直方体状の磁性体チップが感磁部に載置された
構造が不可欠である。また、素子の信頼性を維持するた
めに、リードフレームの裏面（半導体装置が固着されて
いる面と反対側の面）のモールド樹脂の厚さを０．１ｍ
ｍ以上、磁性体チップから上のモールド樹脂の厚みを
０．０５ｍｍ以上確保する必要がある。リードフレーム
裏面のモールド樹脂層が薄いと、モールド樹脂内に水分
を含んだ状態で高温になると外に向かう応力が働き、裏
面のモールド樹脂にクラックが入りやすくなり、素子の
信頼性を損なう結果となる。磁気集束用磁性体チップか
ら上のモールド樹脂の厚さを必要とするのは、磁性体チ
ップが見えないようにモールド樹脂で完全に覆う必要が
あるためである。より詳しく説明すれば、磁性体チップ
が見える状態とは、樹脂モールド時に磁性体チップが金
型に接触した状態であり、ペレットがモールド金型より
厚くなった分、モールド金型内壁にペレットが押しつけ
られる結果となる。この状態では、リードフレームや金
属細線の変形が生じ、素子の形状をとれないとともに、
電気磁気特性が不安定なものとなる。また、ペレットに
損傷を与える危険があるのでモールド樹脂を厚くしてい
る。このような構造上の制約が特に素子の高さの低減化
を妨げている。
【０００７】本発明は、この高さの制限を克服して超薄
型でかつ感度の高いホール素子を実現するための薄型高
感度ホール素子の製造方法を提供することを目的とす
る。
型でかつ感度の高いホール素子を実現するための薄型高
感度ホール素子の製造方法を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明は、上述した素子
を形成する材料、特に高透磁率磁性体基板の厚さが、素
子の高さに対して大きな比率を占めていること、従っ
て、高透磁率磁性体基板を薄くすれば素子全体の高さを
かなり薄くできるはずであるとの観点に基づいてなされ
た。この点について詳しく説明する。ホール素子の作製
は、一般に以下の工程で行われる。すなわち、高透磁率
磁性基板の表面に半導体薄膜を形成し、その半導体薄膜
をフォトリソグラフィーによってパターニングして感磁
部と４つの電極部を形成する。次いで、感磁部に直方体
状の磁気集束用磁性体チップをシリコーン樹脂などの接
着剤を用いて載置する。ところが、高透磁率磁性体基板
の厚さが０．２ｍｍと薄くなると、半導体薄膜のパター
ニング工程で基板の割れが頻発して、以後の工程に進む
ことができない。本発明者等は鋭意検討した結果、厚さ
が０．３ｍｍ程度の高透磁率磁性体基板を用い、半導体
薄膜のパターニングが終了した後に、基板の半導体膜と
反対側の面を研磨することによって、高透磁率磁性体基
板の厚さを０．２ｍｍ以下とすることが可能になること
を発見して本発明に至ったものである。
を形成する材料、特に高透磁率磁性体基板の厚さが、素
子の高さに対して大きな比率を占めていること、従っ
て、高透磁率磁性体基板を薄くすれば素子全体の高さを
かなり薄くできるはずであるとの観点に基づいてなされ
た。この点について詳しく説明する。ホール素子の作製
は、一般に以下の工程で行われる。すなわち、高透磁率
磁性基板の表面に半導体薄膜を形成し、その半導体薄膜
をフォトリソグラフィーによってパターニングして感磁
部と４つの電極部を形成する。次いで、感磁部に直方体
状の磁気集束用磁性体チップをシリコーン樹脂などの接
着剤を用いて載置する。ところが、高透磁率磁性体基板
の厚さが０．２ｍｍと薄くなると、半導体薄膜のパター
ニング工程で基板の割れが頻発して、以後の工程に進む
ことができない。本発明者等は鋭意検討した結果、厚さ
が０．３ｍｍ程度の高透磁率磁性体基板を用い、半導体
薄膜のパターニングが終了した後に、基板の半導体膜と
反対側の面を研磨することによって、高透磁率磁性体基
板の厚さを０．２ｍｍ以下とすることが可能になること
を発見して本発明に至ったものである。
【０００９】
【００１０】本発明による薄型高感度ホール素子の製造
方法は、高透磁率磁性体基板の表面に半導体薄膜を形成
する工程と、該半導体薄膜の所定部分を感磁部と４つの
電極部にパターニングする工程と、前記高透磁率磁性体
基板の裏面を研磨して、該高透磁率磁性体基板の厚さを
０．２ｍｍ以下にする工程と、前記高透磁率磁性体基板
の裏面を研磨した後に、前記感磁部上に直方体状の高透
磁率磁性体チップを載置する工程とを有する。
方法は、高透磁率磁性体基板の表面に半導体薄膜を形成
する工程と、該半導体薄膜の所定部分を感磁部と４つの
電極部にパターニングする工程と、前記高透磁率磁性体
基板の裏面を研磨して、該高透磁率磁性体基板の厚さを
０．２ｍｍ以下にする工程と、前記高透磁率磁性体基板
の裏面を研磨した後に、前記感磁部上に直方体状の高透
磁率磁性体チップを載置する工程とを有する。
【００１１】高透磁率磁性体基板の裏面を研磨する工程
に先だって、感磁部上に直方体状の高透磁率磁性体チッ
プを載置してもよい。
に先だって、感磁部上に直方体状の高透磁率磁性体チッ
プを載置してもよい。
【００１２】高透磁率磁性体基板としては、パーマロ
イ、ケイ素鉄合金、Ｍｎ−Ｚｎフェライト等の高透磁率
フェライト等を用いることができる。中でも、切断のし
やすさ、価格の安いこと等の理由で高透磁率フェライト
が好適なものとして用いられる。その厚さは、好ましく
は０．１〜０．２ｍｍで、特に好ましくは０．１５ｍｍ
程度である。
イ、ケイ素鉄合金、Ｍｎ−Ｚｎフェライト等の高透磁率
フェライト等を用いることができる。中でも、切断のし
やすさ、価格の安いこと等の理由で高透磁率フェライト
が好適なものとして用いられる。その厚さは、好ましく
は０．１〜０．２ｍｍで、特に好ましくは０．１５ｍｍ
程度である。
【００１３】高透磁率磁性体基板の研磨には回転研磨機
や研削機が好適に使用できる。
や研削機が好適に使用できる。
【００１４】磁気集束用の磁性体チップの材料としても
基板と同じ高透磁率フェライトが好適に使用できる。そ
の厚さは基板の厚さとの和が０．３ｍｍを超えないよう
に選定される。例えば、上述した特に好適な厚さ、０．
１５ｍｍの基板を使用すると、磁性体チップの厚さは
０．１５ｍｍを超えないように選定される。基板の厚さ
が０．１ｍｍの場合は磁性体チップの厚さは０．２ｍｍ
まで許される。感度の点からいえば基板と磁気集束用磁
性体チップの厚さは厚い方が良いが、素子の高さの制約
からその厚さは制限されるのである。
基板と同じ高透磁率フェライトが好適に使用できる。そ
の厚さは基板の厚さとの和が０．３ｍｍを超えないよう
に選定される。例えば、上述した特に好適な厚さ、０．
１５ｍｍの基板を使用すると、磁性体チップの厚さは
０．１５ｍｍを超えないように選定される。基板の厚さ
が０．１ｍｍの場合は磁性体チップの厚さは０．２ｍｍ
まで許される。感度の点からいえば基板と磁気集束用磁
性体チップの厚さは厚い方が良いが、素子の高さの制約
からその厚さは制限されるのである。
【００１５】半導体薄膜としてはインジウムアンチモ
ン、ガリウム砒素、インジウム砒素あるいはそれらの２
種以上からなる３元または４元の化合物半導体から選択
できる。いわゆる量子効果素子も使用できる。非常に高
い感度のホール素子を構成する半導体薄膜としては移動
度の高いインジウムアンチモン系薄膜がある。ここに、
インジウムアンチモン系とは、一般式ＩｎＳｂ1-x Ｖx
（Ｖは燐、砒素から選ばれた１つ以上の元素で、ｘは０
〜０．５）で表される化合物半導体である。高感度を確
保するためには高い移動度も当然必要である。本発明者
等は、この系の高移動度化の方法を種々提案してきた
が、これらの方法によって作製した半導体薄膜を本発明
に好適に適用できる（特公平１−１３２１１号公報、特
公平１−１５１３５号公報、特公平２−４７８４９号公
報、特公平２−４７８５０号公報、特公平３−５９５７
１号公報参照）。なお、４つの電極部には、リードフレ
ームとの結線のために金属層が形成される。
ン、ガリウム砒素、インジウム砒素あるいはそれらの２
種以上からなる３元または４元の化合物半導体から選択
できる。いわゆる量子効果素子も使用できる。非常に高
い感度のホール素子を構成する半導体薄膜としては移動
度の高いインジウムアンチモン系薄膜がある。ここに、
インジウムアンチモン系とは、一般式ＩｎＳｂ1-x Ｖx
（Ｖは燐、砒素から選ばれた１つ以上の元素で、ｘは０
〜０．５）で表される化合物半導体である。高感度を確
保するためには高い移動度も当然必要である。本発明者
等は、この系の高移動度化の方法を種々提案してきた
が、これらの方法によって作製した半導体薄膜を本発明
に好適に適用できる（特公平１−１３２１１号公報、特
公平１−１５１３５号公報、特公平２−４７８４９号公
報、特公平２−４７８５０号公報、特公平３−５９５７
１号公報参照）。なお、４つの電極部には、リードフレ
ームとの結線のために金属層が形成される。
【００１６】半導体薄膜がパターニングされ、磁気集束
用の磁性体チップが載置された半導体装置はリードフレ
ームのアイランドに接着剤により固着される。リードフ
レームの材料は銅系のものが好適に使用できる。その厚
さは５０μｍ以上が好ましく、１００μｍ程度が最も好
ましい厚さである。５０μｍより薄いと取り扱い上不都
合が生じやすく、また１５０μｍを超えると素子全体の
高さを制限以上に高くする。また、リードフレームが厚
くなると、その分、基板あるいは磁気集束用磁性体チッ
プの厚さの制約が大きくなる。
用の磁性体チップが載置された半導体装置はリードフレ
ームのアイランドに接着剤により固着される。リードフ
レームの材料は銅系のものが好適に使用できる。その厚
さは５０μｍ以上が好ましく、１００μｍ程度が最も好
ましい厚さである。５０μｍより薄いと取り扱い上不都
合が生じやすく、また１５０μｍを超えると素子全体の
高さを制限以上に高くする。また、リードフレームが厚
くなると、その分、基板あるいは磁気集束用磁性体チッ
プの厚さの制約が大きくなる。
【００１７】リードフレームと半導体装置の固着に用い
る接着剤としては、エポキシ樹脂等の熱硬化性ポリマー
やフェノキシ樹脂等の熱可塑性樹脂等、一般に接着剤と
して使用されているものから選択できる。
る接着剤としては、エポキシ樹脂等の熱硬化性ポリマー
やフェノキシ樹脂等の熱可塑性樹脂等、一般に接着剤と
して使用されているものから選択できる。
【００１８】半導体薄膜の４つの電極部とリードフレー
ムは金やアルミニウム等の金属細線によって結線されて
いる。従って、これらの電極部はその表面に金属細線で
結線できる材質のものを設けなければならない。そのよ
うな材質として、銀、金、パラジウムの１種が少なくと
も電極の表層にあることが好ましい。例えば、電極の結
線部分には、銅の上にニッケルを付け、さらにその上に
金を形成する形態をとることができる。
ムは金やアルミニウム等の金属細線によって結線されて
いる。従って、これらの電極部はその表面に金属細線で
結線できる材質のものを設けなければならない。そのよ
うな材質として、銀、金、パラジウムの１種が少なくと
も電極の表層にあることが好ましい。例えば、電極の結
線部分には、銅の上にニッケルを付け、さらにその上に
金を形成する形態をとることができる。
【００１９】
【発明の実施の形態】本発明においては、特別な工程に
よって磁気に感ずる半導体薄膜を担持する高透磁率磁性
体基板の厚さを薄くし、それによってホール素子の高さ
を減少させる。
よって磁気に感ずる半導体薄膜を担持する高透磁率磁性
体基板の厚さを薄くし、それによってホール素子の高さ
を減少させる。
【００２０】すなわち、本発明の一実施形態において
は、高透磁率フェライト基板の表面にＩｎＳｂ薄膜を形
成し、その薄膜をホール素子の形状、感磁部と４つの電
極部を有するパターンにパターニングした後、フェライ
ト基板の裏面を研磨して基板の厚さ０．２ｍｍ以下と
し、感磁部上に磁気集束用のフェライトチップを固着す
る。なお、研磨なる語には同義として研削を含むものと
する。
は、高透磁率フェライト基板の表面にＩｎＳｂ薄膜を形
成し、その薄膜をホール素子の形状、感磁部と４つの電
極部を有するパターンにパターニングした後、フェライ
ト基板の裏面を研磨して基板の厚さ０．２ｍｍ以下と
し、感磁部上に磁気集束用のフェライトチップを固着す
る。なお、研磨なる語には同義として研削を含むものと
する。
【００２１】本発明の他の実施形態においては、高透磁
率フェライト基板の表面にＩｎＳｂ薄膜を形成し、感磁
部上に磁気集束用のフェライトチップを固着し、しかる
後にフェライト基板の裏面を研磨して基板の厚さ０．２
ｍｍ以下とする。
率フェライト基板の表面にＩｎＳｂ薄膜を形成し、感磁
部上に磁気集束用のフェライトチップを固着し、しかる
後にフェライト基板の裏面を研磨して基板の厚さ０．２
ｍｍ以下とする。
【００２２】
【実施例】実施例１
本発明による薄型で、かつ、高感度のホール素子の実施
例の構造を図１および図２に示す。図１は平面図、図２
は側面図であるが、ホール素子の構造の理解のために、
上層または手前側の構成要素を輪郭のみ示し、いわば平
面透視図および側面透視図として示している。リードフ
レーム１のアイランド部１ａには高透磁率フェライト基
板２、磁気に感ずる半導体薄膜３および磁気集束用高透
磁率フェライトチップ４からなる半導体装置５が載せら
れている。半導体薄膜３は高透磁率フェライト基板２と
磁気集束用高透磁率フェライトチップ４に挟まれてお
り、感磁部３ａ、配線部３ｂおよび電極部３ｃからな
り、電極部３ｃにはボンディング用電極６が形成されて
いる。ボンディング用電極６とリードフレーム１はボン
ディングワイヤーである金線７によって接続され、リー
ドフレーム１は外部実装用電極の役割を果たしている。
８はモールド樹脂である。
例の構造を図１および図２に示す。図１は平面図、図２
は側面図であるが、ホール素子の構造の理解のために、
上層または手前側の構成要素を輪郭のみ示し、いわば平
面透視図および側面透視図として示している。リードフ
レーム１のアイランド部１ａには高透磁率フェライト基
板２、磁気に感ずる半導体薄膜３および磁気集束用高透
磁率フェライトチップ４からなる半導体装置５が載せら
れている。半導体薄膜３は高透磁率フェライト基板２と
磁気集束用高透磁率フェライトチップ４に挟まれてお
り、感磁部３ａ、配線部３ｂおよび電極部３ｃからな
り、電極部３ｃにはボンディング用電極６が形成されて
いる。ボンディング用電極６とリードフレーム１はボン
ディングワイヤーである金線７によって接続され、リー
ドフレーム１は外部実装用電極の役割を果たしている。
８はモールド樹脂である。
【００２３】リードフレーム１は厚さ０．１ｍｍのＣｕ
系素材（古河金属（株）製Ｃ１５１）で、パンチングに
よってパターニングされている。
系素材（古河金属（株）製Ｃ１５１）で、パンチングに
よってパターニングされている。
【００２４】半導体薄膜３を担持した高透磁率フェライ
トは以下のようにして作った。まず、劈開した雲母を蒸
着基板にして、初めにＩｎ過剰のＩｎＳｂ薄膜を蒸着に
より形成し、次いで過剰のＩｎと化合物を形成するＳｂ
を過剰に蒸着する方法により、移動度４６，０００ｃｍ
2 ／Ｖ／ｓｅｃのＩｎＳｂ薄膜３を厚さ０．７μｍに形
成した。次に、５０ｍｍ角、厚さ０．３ｍｍのＭｎ−Ｚ
ｎフェライト基板２を準備し、上記のＩｎＳｂ薄膜上に
ポリイミド樹脂を滴下し、フェライト板をその上に重
ね、重しを置いて２００℃で１２時間放置した。次に室
温に戻し、雲母を剥ぎ取った。高さの制約からこの樹脂
の厚さは数μｍに抑える必要がある。このようにしてフ
ェライト基板に担持されたＩｎＳｂ薄膜３をフォトリソ
グラフィーの手法で加工し、感磁部３ａ、配線部３ｂお
よび電極部３ｃを有するホール素子のパターンを形成し
た。感磁部の長さは３５０μｍ、幅は１７０μｍであっ
た。一つのペレットの大きさは０．８ｍｍ角であった。
配線部３ｂと電極部３ｃ上には銅膜を形成し、電極部３
ｃ上には、さらにボンディングのための電極６をニッケ
ルと金で積層した構造とした。
トは以下のようにして作った。まず、劈開した雲母を蒸
着基板にして、初めにＩｎ過剰のＩｎＳｂ薄膜を蒸着に
より形成し、次いで過剰のＩｎと化合物を形成するＳｂ
を過剰に蒸着する方法により、移動度４６，０００ｃｍ
2 ／Ｖ／ｓｅｃのＩｎＳｂ薄膜３を厚さ０．７μｍに形
成した。次に、５０ｍｍ角、厚さ０．３ｍｍのＭｎ−Ｚ
ｎフェライト基板２を準備し、上記のＩｎＳｂ薄膜上に
ポリイミド樹脂を滴下し、フェライト板をその上に重
ね、重しを置いて２００℃で１２時間放置した。次に室
温に戻し、雲母を剥ぎ取った。高さの制約からこの樹脂
の厚さは数μｍに抑える必要がある。このようにしてフ
ェライト基板に担持されたＩｎＳｂ薄膜３をフォトリソ
グラフィーの手法で加工し、感磁部３ａ、配線部３ｂお
よび電極部３ｃを有するホール素子のパターンを形成し
た。感磁部の長さは３５０μｍ、幅は１７０μｍであっ
た。一つのペレットの大きさは０．８ｍｍ角であった。
配線部３ｂと電極部３ｃ上には銅膜を形成し、電極部３
ｃ上には、さらにボンディングのための電極６をニッケ
ルと金で積層した構造とした。
【００２５】次いで、半導体薄膜をパターニングしたフ
ェライト基板２の裏面を、ラップマスターＳＦＴ社製の
研磨機で厚さが０．１５ｍｍになるまで研磨した。その
際、粒径９μｍのダイヤモンド研磨剤を使用した。
ェライト基板２の裏面を、ラップマスターＳＦＴ社製の
研磨機で厚さが０．１５ｍｍになるまで研磨した。その
際、粒径９μｍのダイヤモンド研磨剤を使用した。
【００２６】フェライト基板を研磨した後に、ＩｎＳｂ
薄膜の感磁部３ａの上に、特公平７−１３９８７号公報
に記載の方法によって、厚さが１００μｍで一辺の長さ
が３５０μｍの直方体状のＭｎ−Ｚｎフェライトチップ
４をシリコーン樹脂を接着剤として固着した。
薄膜の感磁部３ａの上に、特公平７−１３９８７号公報
に記載の方法によって、厚さが１００μｍで一辺の長さ
が３５０μｍの直方体状のＭｎ−Ｚｎフェライトチップ
４をシリコーン樹脂を接着剤として固着した。
【００２７】以上のようにして、本発明による半導体装
置５ができ上がったが、半導体薄膜を担持する基板とし
てフェライト基板でなくＳｉ基板あるいはＧａＡｓ基板
を用いるなど、他の形態をとることもできる。ただし、
その場合には、磁気集束効果が小さくなるので、高感度
のホール素子を作製するためには、上述した値より大き
な移動度の薄膜を使用しなければならない。
置５ができ上がったが、半導体薄膜を担持する基板とし
てフェライト基板でなくＳｉ基板あるいはＧａＡｓ基板
を用いるなど、他の形態をとることもできる。ただし、
その場合には、磁気集束効果が小さくなるので、高感度
のホール素子を作製するためには、上述した値より大き
な移動度の薄膜を使用しなければならない。
【００２８】次にホール素子の組み立ての一形態を説明
する。まず、薄く研磨されたフェライト基板２の裏面
に、テクノα社製９０８ＳＴＡＹＨＯＬＤ熱可塑性樹脂
を塗布し、溶剤を飛ばして乾燥させた。乾燥後の樹脂の
膜厚は平均で７μｍであった。次いでフェライト基板を
ダイシングして個別のペレットにした後、１５０℃に設
定したダイボンダーに固定したリードフレーム１のアイ
ランド部１ａにペレットを押しつけて固着した。多数個
のペレットのダイボンディングが終了した後、ワイヤー
ボンダーに送り、金線７でボンディング電極６とリード
フレームを結線した。
する。まず、薄く研磨されたフェライト基板２の裏面
に、テクノα社製９０８ＳＴＡＹＨＯＬＤ熱可塑性樹脂
を塗布し、溶剤を飛ばして乾燥させた。乾燥後の樹脂の
膜厚は平均で７μｍであった。次いでフェライト基板を
ダイシングして個別のペレットにした後、１５０℃に設
定したダイボンダーに固定したリードフレーム１のアイ
ランド部１ａにペレットを押しつけて固着した。多数個
のペレットのダイボンディングが終了した後、ワイヤー
ボンダーに送り、金線７でボンディング電極６とリード
フレームを結線した。
【００２９】ダイボンディングにはエポキシ等の熱硬化
性樹脂も使うことができる。その場合には、フェライト
基板の裏面に樹脂を塗布するのでなく、リードフレーム
のアイランド部にこの樹脂を滴下し、その上にペレット
を載せ、次いで熱硬化する形態を一般に取り得る。
性樹脂も使うことができる。その場合には、フェライト
基板の裏面に樹脂を塗布するのでなく、リードフレーム
のアイランド部にこの樹脂を滴下し、その上にペレット
を載せ、次いで熱硬化する形態を一般に取り得る。
【００３０】最後に、トランスファーモールドによりエ
ポキシ樹脂８でモールドした。そして、各素子を分離し
て図１、図２に示したホール素子ができ上がった。その
素子の形状は長さ１．５ｍｍ、幅１．２ｍｍで高さが
０．５５ｍｍと極めて薄型の素子であった。
ポキシ樹脂８でモールドした。そして、各素子を分離し
て図１、図２に示したホール素子ができ上がった。その
素子の形状は長さ１．５ｍｍ、幅１．２ｍｍで高さが
０．５５ｍｍと極めて薄型の素子であった。
【００３１】また、これらのホール素子の平均感度は、
入力電圧１Ｖ、磁束密度０．０５Ｔで２００ｍＶと非常
に高感度のものであった。
入力電圧１Ｖ、磁束密度０．０５Ｔで２００ｍＶと非常
に高感度のものであった。
【００３２】実施例２
実施例１と同様にして、０．３ｍｍ厚のフェライト基板
上に担持した半導体薄膜をパターニングした後に、Ｉｎ
Ｓｂ薄膜の感磁部上に、特公平７−１３９８７号公報に
記載の方法によって、厚さが１００μｍで一辺の長さが
３５０μｍの直方体状のＭｎ−Ｚｎフェライトチップ４
をシリコーン樹脂を接着剤として固着した。
上に担持した半導体薄膜をパターニングした後に、Ｉｎ
Ｓｂ薄膜の感磁部上に、特公平７−１３９８７号公報に
記載の方法によって、厚さが１００μｍで一辺の長さが
３５０μｍの直方体状のＭｎ−Ｚｎフェライトチップ４
をシリコーン樹脂を接着剤として固着した。
【００３３】次に、フェライトチップが載せられた半導
体装置のフェライト基板の裏面を、岡本工作機械製作所
製の研削機で、基板の厚さが０．１５ｍｍになるまで研
削した。その際、３２５番の粒度の砥石を使用した。以
上のようにして、本発明の半導体装置ができ上がった。
体装置のフェライト基板の裏面を、岡本工作機械製作所
製の研削機で、基板の厚さが０．１５ｍｍになるまで研
削した。その際、３２５番の粒度の砥石を使用した。以
上のようにして、本発明の半導体装置ができ上がった。
【００３４】その後、実施例１と同様な組み立てを実施
し、長さ１．５ｍｍ、幅１．２ｍｍで高さが０．５５ｍ
ｍの形状の薄型素子を完成させた。これらのホール素子
の平均感度は、実施例１と同様に、入力電圧１Ｖ、磁束
密度０．０５Ｔで２００ｍＶと非常に高感度のものであ
った。
し、長さ１．５ｍｍ、幅１．２ｍｍで高さが０．５５ｍ
ｍの形状の薄型素子を完成させた。これらのホール素子
の平均感度は、実施例１と同様に、入力電圧１Ｖ、磁束
密度０．０５Ｔで２００ｍＶと非常に高感度のものであ
った。
【００３５】比較例
フェライト基板の裏面を研磨せずに厚さ０．３ｍｍの基
板を使用した以外は、実施例１および実施例２と同様に
して作製したペレットをホール素子を組み立てた。しか
し、上述した実施例と同じモールドを行うと、磁気集束
用フェライトチップが外部から見える状態になった。ま
た、ペレットがモールド金型の内壁に押しつけられ、リ
ードフレーム１の変形や金属細線７の変形が生じ、素子
の形状を取れないとともに、電気磁気特性が不安定なも
のとなった。これらの不具合をなくすためには、先に述
べた従来の素子ＨＷ１０８Ａの高さ０．８ｍｍが限界で
あった。
板を使用した以外は、実施例１および実施例２と同様に
して作製したペレットをホール素子を組み立てた。しか
し、上述した実施例と同じモールドを行うと、磁気集束
用フェライトチップが外部から見える状態になった。ま
た、ペレットがモールド金型の内壁に押しつけられ、リ
ードフレーム１の変形や金属細線７の変形が生じ、素子
の形状を取れないとともに、電気磁気特性が不安定なも
のとなった。これらの不具合をなくすためには、先に述
べた従来の素子ＨＷ１０８Ａの高さ０．８ｍｍが限界で
あった。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
高透磁率磁性体基板の表面に半導体薄膜を形成する工程
と、半導体薄膜の所定部分を感磁部と４つの電極部にパ
ターニングする工程と、高透磁率磁性体基板の裏面を研
磨して、高透磁率磁性体基板の厚さを０．２ｍｍ以下に
する工程と、高透磁率磁性体基板の裏面を研磨した後
に、感磁部上に直方体状の高透磁率磁性体チップを載置
する工程とを有するので、高感度を有し、かつ、極めて
薄型のホール素子を得ることができる。
高透磁率磁性体基板の表面に半導体薄膜を形成する工程
と、半導体薄膜の所定部分を感磁部と４つの電極部にパ
ターニングする工程と、高透磁率磁性体基板の裏面を研
磨して、高透磁率磁性体基板の厚さを０．２ｍｍ以下に
する工程と、高透磁率磁性体基板の裏面を研磨した後
に、感磁部上に直方体状の高透磁率磁性体チップを載置
する工程とを有するので、高感度を有し、かつ、極めて
薄型のホール素子を得ることができる。
【図１】本発明によるホール素子の平面透視図である。
【図２】本発明によるホール素子の側面透視図である。
１ リードフレーム
１ａ アイランド部
２ 高透磁率フェライト基板
３ 半導体薄膜
３ａ 感磁部
３ｂ 配線部
３ｃ 電極部
４ 磁気集束用高透磁率フェライトチップ
５ 半導体装置
６ ボンディング用電極
７ ボンディングワイヤー（金線）
８ モールド樹脂
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 松居 雄毅
東京都千代田区有楽町１丁目１番２号
旭化成電子株式会社内
(56)参考文献 特開 平８−181362（ＪＰ，Ａ)
特開 昭57−173934（ＪＰ，Ａ)
特開 平４−113684（ＪＰ，Ａ)
特開 昭63−27074（ＪＰ，Ａ)
特開 平５−175392（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 43/06
G01R 33/07
H01L 43/04
H01L 43/14
Claims (4)
- 【請求項１】 高透磁率磁性体基板の表面に半導体薄膜
を形成する工程と、該半導体薄膜の所定部分を感磁部と
４つの電極部にパターニングする工程と、前記高透磁率
磁性体基板の裏面を研磨して、該高透磁率磁性体基板の
厚さを０．２ｍｍ以下にする工程と、前記高透磁率磁性
体基板の裏面を研磨した後に、前記感磁部上に直方体状
の高透磁率磁性体チップを載置する工程とを有すること
を特徴とする薄型高感度ホール素子の製造方法。 - 【請求項２】 高透磁率磁性体基板の表面に半導体薄膜
を形成する工程と、該半導体薄膜の所定部分を感磁部と
４つの電極部にパターニングする工程と、前記感磁部上
に直方体状の高透磁率磁性体チップを載置する工程と、
前記感磁部上に前記高透磁率磁性体チップを載置した後
に、前記高透磁率磁性体基板の裏面を研磨して、該高透
磁率磁性体基板の厚さを０．２ｍｍ以下にする工程とを
有することを特徴とする薄型高感度ホール素子の製造方
法。 - 【請求項３】 前記半導体薄膜がインジウムアンチモン
系薄膜であることを特徴とする請求項１又は２に記載の
薄型高感度ホール素子の製造方法。 - 【請求項４】 前記高透磁率磁性体基板がフェライト基
板であることを特徴とする請求項１又は２に記載の薄型
高感度ホール素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28495897A JP3464369B2 (ja) | 1997-10-17 | 1997-10-17 | 薄型高感度ホール素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28495897A JP3464369B2 (ja) | 1997-10-17 | 1997-10-17 | 薄型高感度ホール素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11121830A JPH11121830A (ja) | 1999-04-30 |
| JP3464369B2 true JP3464369B2 (ja) | 2003-11-10 |
Family
ID=17685290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28495897A Expired - Lifetime JP3464369B2 (ja) | 1997-10-17 | 1997-10-17 | 薄型高感度ホール素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3464369B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026419A (ja) * | 2000-07-07 | 2002-01-25 | Sanken Electric Co Ltd | 磁電変換装置 |
| JP4164626B2 (ja) * | 2001-06-15 | 2008-10-15 | サンケン電気株式会社 | ホ−ル素子を備えた電流検出装置 |
| CN100403572C (zh) * | 2002-04-19 | 2008-07-16 | 旭化成电子材料元件株式会社 | 磁电变换元件及其制造方法 |
| JP2005123383A (ja) * | 2003-10-16 | 2005-05-12 | Asahi Kasei Electronics Co Ltd | 磁電変換素子 |
| JP2006054319A (ja) | 2004-08-11 | 2006-02-23 | Amosense Co Ltd | 半導体チップ埋蔵型樹脂パッケージおよび半導体チップ埋蔵型樹脂パッケージの製造方法並びに半導体チップ埋蔵型樹脂パッケージを用いた磁気センサ |
| JP4980600B2 (ja) * | 2005-09-27 | 2012-07-18 | 旭化成エレクトロニクス株式会社 | 磁気センサ |
| JP2008304470A (ja) * | 2008-07-10 | 2008-12-18 | Asahi Kasei Electronics Co Ltd | 磁気センサ |
| JP5793059B2 (ja) * | 2011-10-31 | 2015-10-14 | 旭化成エレクトロニクス株式会社 | 磁気センサ |
| JP6105898B2 (ja) * | 2012-10-26 | 2017-03-29 | 旭化成エレクトロニクス株式会社 | 磁気センサ及びその製造方法 |
-
1997
- 1997-10-17 JP JP28495897A patent/JP3464369B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11121830A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8941247B1 (en) | Stacked die package for MEMS resonator system | |
| JP4402865B2 (ja) | 磁電変換素子及びその作製方法 | |
| US5155068A (en) | Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal | |
| CN100403572C (zh) | 磁电变换元件及其制造方法 | |
| JP3464369B2 (ja) | 薄型高感度ホール素子の製造方法 | |
| WO2006047117A2 (en) | Method for reducing semiconductor die warpage | |
| US6046073A (en) | Process for producing very thin semiconductor chips | |
| US4883773A (en) | Method of producing magnetosensitive semiconductor devices | |
| JP2005123383A (ja) | 磁電変換素子 | |
| JP3683696B2 (ja) | 半導体素子の製造方法 | |
| JP4480318B2 (ja) | 複合半導体素子及びその製造方法 | |
| US6204556B1 (en) | Structure for and method of mounting image taking element on substrate | |
| JP4410320B2 (ja) | 磁電変換素子およびその製造方法 | |
| JP4573368B2 (ja) | フェースダウン接続用小型磁電変換素子の製造方法 | |
| JP3968384B2 (ja) | 小型磁電変換素子の製造方法 | |
| JP4723804B2 (ja) | 磁電変換装置 | |
| JP2000243880A (ja) | 半導体装置とその製造方法 | |
| JP2001085453A (ja) | 半導体装置の製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP4807928B2 (ja) | 表面実装縦型磁電変換素子 | |
| JPH11248808A (ja) | 磁気センサ及びその製造方法 | |
| JP4467090B2 (ja) | 小型磁電変換素子とその製造方法 | |
| JPH1051046A (ja) | 小型ホール素子 | |
| JP2000021906A (ja) | 半導体チップの製造方法 | |
| JPH0471353B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030718 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |