JP2001085453A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001085453A
JP2001085453A JP25758999A JP25758999A JP2001085453A JP 2001085453 A JP2001085453 A JP 2001085453A JP 25758999 A JP25758999 A JP 25758999A JP 25758999 A JP25758999 A JP 25758999A JP 2001085453 A JP2001085453 A JP 2001085453A
Authority
JP
Japan
Prior art keywords
resin layer
wafer
back surface
semiconductor substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25758999A
Other languages
English (en)
Other versions
JP3803214B2 (ja
Inventor
Kazutaka Shibata
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP25758999A priority Critical patent/JP3803214B2/ja
Priority to EP00953542A priority patent/EP1154474A4/en
Priority to KR1020017004814A priority patent/KR100699649B1/ko
Priority to US09/830,092 priority patent/US7129110B1/en
Priority to PCT/JP2000/005596 priority patent/WO2001015223A1/ja
Publication of JP2001085453A publication Critical patent/JP2001085453A/ja
Application granted granted Critical
Publication of JP3803214B2 publication Critical patent/JP3803214B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】半導体基板の反りを防ぐことによって、半導体
基板の裏面研削処理を良好に行うことができるように
し、これにより、薄型の半導体装置の製造を良好に行
う。 【解決手段】ウエハWの表面1を保護樹脂層3で覆い、
裏面2を裏面樹脂層4で覆うことにより、ウエハWの表
裏面における熱膨張/収縮を均等化する。したがって、
表面研削工程(d)および裏面研削工程(e)の際に、
ウエハWに反りが生じていない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、薄型の半導体装
置の製造方法に関する。
【0002】
【従来の技術】半導体チップの薄型化のために、素子お
よび配線などの形成が完了した半導体ウエハ(以下、単
に「ウエハ」という。)の裏面側を研削する裏面研削工
程が、従来から行われている。この裏面研削工程は、一
般には、ウエハの表面に軟質性の保護フィルムを貼り付
け、この保護フィルムを介してウエハを砥石に押し付
け、その状態でウエハを回転させることによって、行わ
れてきた。
【0003】しかし、ウエハから個々のチップを切り出
すための切り出し工程ではウエハがロボットでハンドリ
ングされ、また、切り出されたチップをリードフレーム
にマウントする工程においてはチップがロボットでハン
ドリングされるから、過度に薄型化を追求すれば、ハン
ドリング時におけるウエハやチップの破損につながり、
歩留まりが低下する。とくに、ウエハが大口径化してき
た今日では、裏面研削により薄型化されたウエハは、容
易に破損してしまうおそれがある。
【0004】このような問題を解決するために、たとえ
ば、特開平11−150090号公報には、ウエハの表
面に突起電極群を形成した後に、このウエハ表面に樹脂
膜を形成し、この樹脂膜を保護強化板として用いること
が提案されている。この公開公報の半導体装置の製造方
法では、樹脂膜の形成後にウエハの裏面研削が行われ、
さらに、樹脂膜の表層部分がエッチングにより除去され
ることによって突起電極群が露出させられるようになっ
ている。その後は、スクライブラインに沿って樹脂膜が
除去され、さらに、保護膜としての窒化膜が突起電極を
回避した領域に形成され、その後に、スクライブライン
に沿ってウエハが切断されて、個々のチップが切り出さ
れるようになっている。
【0005】この方法では、裏面研削後のウエハは樹脂
膜により強化されており、また、個々のチップも樹脂膜
により強化されている。そして、外部電極となる突起電
極が当該樹脂膜に埋設された構造となっている。これに
より、ウエハおよびチップを、これらの破損を生じさせ
ることなく良好にハンドリングでき、かつ、ワイヤボン
ディングなどを用いて外部端子を引き出す構成に比較し
て、半導体装置を著しく薄型化できる。
【0006】
【発明が解決しようとする課題】しかし、上述の先行技
術の製造方法では、ウエハ表面に樹脂膜を形成してから
裏面研削を行うまでの間に、ウエハと樹脂膜との熱膨張
/収縮率の相違に起因して、図3に誇張して示すよう
に、ウエハに反りが生じるという問題がある。このよう
な反りが生じたウエハを平坦な砥石で研削すると、ウエ
ハの中心領域と周縁領域とで研削後のウエハの厚さに相
違が生じるから、均一な厚さの半導体チップを得ること
ができなくなるばかりでなく、ウエハの中心領域から切
り出された半導体チップは所期の薄さまで薄型化されて
いないおそれがある。
【0007】そこで、この発明の目的は、上述の技術的
課題を解決し、半導体基板の反りを防ぐことによって、
半導体基板の裏面研削処理を良好に行うことができるよ
うにし、これにより、薄型の半導体装置の製造を良好に
行うことができる半導体装置の製造方法を提供すること
である。
【0008】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項1記載の発明は、半導体基
板の表面に表面樹脂層を形成する工程と、前記半導体基
板の裏面に裏面樹脂層を形成する工程と、前記表面樹脂
層および裏面樹脂層が形成された半導体基板に対して、
前記裏面樹脂層を研磨または研削して除去し、さらに、
前記裏面樹脂層が除去された半導体基板の裏面側を研磨
または研削することによって、前記半導体基板を薄型化
する裏面研削工程とを含むことを特徴とする半導体装置
の製造方法である。
【0009】なお、表面樹脂層と裏面樹脂層とは、いず
れが先に形成されてもよく、同時に形成されてもよい。
ただし、表面樹脂層と裏面樹脂層とは、半導体基板の反
りが問題とならない程度の短時間の時間間隔で形成され
るか、または、表面樹脂層と裏面樹脂層との形成の間に
半導体基板の反りが生じないように、いずれか一方の樹
脂層のみが形成された半導体基板は、他方の樹脂層が形
成されるまでの間、半導体基板に大きな反りが生じるこ
とのないように温度管理された環境におかれることが好
ましい。
【0010】請求項1の発明によれば、半導体基板の表
面および裏面の両方に樹脂層が形成されるので、半導体
基板の表裏面において、熱膨張/収縮が等しく生じる。
そのため、半導体基板の裏面研削の際に、半導体基板に
不所望な反りが生じているおそれがないから、この裏面
研削処理を良好に行うことができ、半導体基板の中央領
域および周辺領域のいずれにおいても、半導体基板を均
一に薄型化できる。これにより、薄型の半導体装置の製
造を良好に行うことができる。
【0011】請求項2記載の発明は、前記裏面研削工程
の後に、前記半導体基板を切断ラインに沿って切断する
ことにより、半導体装置の個片を切り出す切り出し工程
をさらに含むことを特徴とする請求項1記載の半導体装
置の製造方法である。この発明によれば、薄型化された
半導体基板から複数の半導体装置の個片が切り出される
が、半導体基板はいたるところで均一に薄型化されてい
るので、均一な厚さの薄型半導体装置個片を得ることが
できる。
【0012】なお、前記半導体基板の表面に突起電極を
形成する電極形成工程と、突起電極を表面樹脂層から露
出させるために、この表面樹脂層を研磨または研削する
表面研削工程とをさらに含んでいてもよい。この場合
に、裏面研削工程と表面研削工程とは、いずれが先に行
われてもよい。また、前記切り出し工程は、表面研削工
程および裏面研削工程を経た半導体基板に対して行われ
ることになる。
【0013】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図1は、この
発明の一実施形態にかかる半導体装置の製造方法を工程
順に示す図解的な断面図である。図1の半導体ウエハW
(以下、単に「ウエハW」という。)は、種々の素子形
成工程および配線形成工程などを経ていて、活性表層領
域側の面である表面1は窒化膜などからなる保護膜(パ
ッシベーション膜)で覆われている。そして、この保護
膜からは、外部との電気接続のためのパッドが露出させ
られている。
【0014】このパッド上に、図1(a)に示すように、
たとえば、金(Au)からなる複数の突起電極Tが形成
される(電極形成工程)。この突起電極Tは、たとえ
ば、電解めっきにより形成され、その保護膜表面からの
高さは、たとえば、50μm程度とされることが好まし
い。突起電極Tは、円柱状または四角柱状などの柱状の
ものであることが好ましい。その材料としては、金のほ
かにも、半田などを適用することができる。
【0015】突起電極Tの形成の後には、図1(b)に示
すように、半導体ウエハWの表面1のほぼ全面に、保護
樹脂層3(表面樹脂層)が形成される。この保護樹脂層
3は、たとえば、エポキシ樹脂などからなり、たとえ
ば、スクリーン印刷法によって形成される。そして、こ
の保護樹脂層3は、突起電極Tを埋没させることができ
る厚さで形成されることが好ましい。具体的には、保護
樹脂層3の厚みは、100μm程度とされることが好ま
しく、これにより、後述の表面研削処理の後にも、裏面
研削処理を経たウエハWを補強する機能を十分に発揮す
ることができる。
【0016】保護樹脂層3の形成の後には、図1(c)に
示すように、ウエハWの裏面2のほぼ全面に、裏面樹脂
層4が形成される。この裏面樹脂層4は、保護樹脂層3
と同じ材料からなっていることが好ましく、また、保護
樹脂層3とほぼ同じ厚さに形成されることが好ましい。
この裏面樹脂層4は、保護樹脂層3と同様な形成方法で
形成することができる。保護樹脂層3の形成工程と裏面
樹脂層4の形成工程とは、ウエハWに大きな反りが生じ
るほどの温度変化が生じないように相次いで行われる
か、または、同時に行われることが好ましい。もしも、
保護樹脂層3の形成工程の後、相当の時間をおいて裏面
樹脂層4の形成工程を行う必要がある場合には、保護樹
脂層3の形成後のウエハWは、保護樹脂層3とウエハW
との熱膨張/収縮率の差に起因する反りが生じないよう
に温度管理された環境におかれることが好ましい。
【0017】ウエハWの裏面2に裏面樹脂層4が形成さ
れた後には、図1(d)に示すように、たとえばグライン
ダーを用いて、半導体ウエハWの表面1側が研削される
(表面研削工程)。正確には、保護樹脂層3の表面が研
削されて、すべての突起電極Tの頭部が露出させられ、
突起電極Tが露出した後は、保護樹脂層3および突起電
極Tの両方の研削が同時進行する。この表面研削処理
は、たとえば、保護樹脂層3の層厚t3がたとえば、4
0μm程度になるまで行われる。この表面研削処理の後
には、保護樹脂層3の表面と突起電極Tの頂面とは面一
になる。この表面研削工程においては、ウエハWの裏面
が、たとえば、真空チャック装置などによって保持され
なければならないが、このとき、ウエハWの裏面2は裏
面樹脂層4で保護される。
【0018】さらに、図1(e)に示すように、同じく、
たとえばグラインダーを用いて、裏面研削工程が行われ
る。すなわち、裏面樹脂層4が研削されて除去され、さ
らに連続して、半導体ウエハWの裏面2が研削される。
これにより、ウエハWは、所定の厚さtw(たとえば、
twは、100μmの範囲)にまで薄型化される。この
裏面研削工程の際には、半導体ウエハWの表面1は、保
護樹脂層3により保護されているので、保護フィルムな
どを用いる必要はない。
【0019】この後は、図1(f)に示すように、スクラ
イブライン(切断ライン)に沿って、ダイシングソー5
で保護樹脂層およびウエハWが切断され、図2に斜視図
を示す半導体チップCの個片が複数個切り出される(切
り出し工程)。裏面研削工程および表面研削工程では、
ウエハWの表面1に形成された保護樹脂層3によりウエ
ハWの全体が補強されている。したがって、ウエハWの
破損を生じることなく、ウエハWの研削を良好に行える
から、ウエハWの薄型化を有利に行える。
【0020】また、切り出し工程の前におけるウエハW
のハンドリングの際や、ダイシングソー5によりウエハ
Wを切断する際にも、保護樹脂層3がウエハWを補強し
ているから、ウエハWや半導体チップCの破損が生じる
おそれがない。したがって、ウエハWを所望の厚さに薄
型化することができ、これにより、半導体チップCの薄
型化に貢献することができる。そして、図2に示す半導
体チップCの最終形態においては、保護樹脂層3は、ウ
エハWの表面1(活性表面)を保護しており、かつ、こ
の保護樹脂層3から突起電極Tの頂面が露出しているの
で、この半導体チップCのさらなるパッケージングは不
要である。したがって、極めて薄型化された半導体パッ
ケージを得ることができる。
【0021】以上のようにこの実施形態によれば、ウエ
ハWの表面1には保護樹脂層3が形成され、裏面2には
裏面樹脂層4が形成されるので、ウエハWの表裏で熱膨
張/収縮が等しく生じる。そのため、表面研削工程(図
1(d))および裏面研削工程(図1(e))の際には、ウエ
ハWに反りが生じていることがないので、保護樹脂層3
の研削およびウエハWの裏面2の研削を、ウエハWの各
部で均一に行うことができる。これにより、切り出し工
程(図1(f))を経て切り出された複数個のチップC
は、均一な厚さを有することができる。
【0022】なお、たとえば、表面研削処理の終了した
直後の図1(d)の状態では、ウエハWの表裏面の樹脂層
3,4の厚さが異なるが、これに起因して裏面研削処理
前のウエハWの反りが問題となる場合には、たとえば、
チャックを用いてウエハWの表裏面を保持するようにす
ればよい。裏面研削処理後には保護樹脂層3は十分に薄
膜化されているため、図1(f)の状態ではウエハWに不
所望な反りが生じるおそれはない。
【0023】この発明の一実施形態について説明した
が、この発明は、他の形態で実施することも可能であ
る。たとえば、上述の実施形態では、表面研削工程(図
1(d))を先に行い、その後に裏面研削工程(図1(e))
を行うようにしているが、裏面研削工程を先に行い、そ
の後に表面研削工程を行うようにしてもよい。ただし、
保護樹脂層3の研削をウエハWの各部で均一に行うため
には、表面研削工程を先に行う方が好ましい。
【0024】その他、特許請求の範囲に記載された事項
の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図1】この発明の一実施形態に係る半導体装置の製造
方法を工程順に示す図解的な断面図である。
【図2】前記製造方法により製造された半導体チップの
図解的な斜視図である。
【図3】ウエハの表面にのみ樹脂層を形成した場合に生
じる反りの問題を説明するための図解図である。
【符号の説明】
T 突起電極 W 半導体ウエハ(半導体基板) C 半導体チップ 3 保護樹脂層(表面樹脂層) 4 裏面樹脂層 5 ダイシングソー

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】半導体基板の表面に表面樹脂層を形成する
    工程と、 前記半導体基板の裏面に裏面樹脂層を形成する工程と、 前記表面樹脂層および裏面樹脂層が形成された半導体基
    板に対して、前記裏面樹脂層を研磨または研削して除去
    し、さらに、前記裏面樹脂層が除去された半導体基板の
    裏面側を研磨または研削することによって、前記半導体
    基板を薄型化する裏面研削工程とを含むことを特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】前記裏面研削工程の後に、前記半導体基板
    を切断ラインに沿って切断することにより、半導体装置
    の個片を切り出す切り出し工程をさらに含むことを特徴
    とする請求項1記載の半導体装置の製造方法。
JP25758999A 1999-08-23 1999-09-10 半導体装置の製造方法 Expired - Fee Related JP3803214B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP25758999A JP3803214B2 (ja) 1999-09-10 1999-09-10 半導体装置の製造方法
EP00953542A EP1154474A4 (en) 1999-08-23 2000-08-22 SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING THEREOF
KR1020017004814A KR100699649B1 (ko) 1999-08-23 2000-08-22 반도체장치 및 그 제조방법
US09/830,092 US7129110B1 (en) 1999-08-23 2000-08-22 Semiconductor device and method for manufacturing the same
PCT/JP2000/005596 WO2001015223A1 (fr) 1999-08-23 2000-08-22 Dispositif semi-conducteur et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25758999A JP3803214B2 (ja) 1999-09-10 1999-09-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001085453A true JP2001085453A (ja) 2001-03-30
JP3803214B2 JP3803214B2 (ja) 2006-08-02

Family

ID=17308377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25758999A Expired - Fee Related JP3803214B2 (ja) 1999-08-23 1999-09-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3803214B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1289010A1 (en) * 2001-08-29 2003-03-05 United Test Center Inc. Semiconductor device without use of chip carrier and method of making the same
US6582991B1 (en) 2000-12-14 2003-06-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR100446913B1 (ko) * 2001-08-30 2004-09-04 울트라테라 코포레이션 칩 캐리어를 사용하지 않는 반도체 장치 및 그 제조 방법
US6870248B1 (en) 1999-06-07 2005-03-22 Rohm Co., Ltd. Semiconductor chip with external connecting terminal
US7345368B2 (en) 2003-12-05 2008-03-18 Rohm Co., Ltd. Semiconductor device and the manufacturing method for the same
JP2015050363A (ja) * 2013-09-03 2015-03-16 株式会社ディスコ ウェーハの加工方法
JP2017084903A (ja) * 2015-10-26 2017-05-18 リンテック株式会社 半導体装置の製造方法
JP2020068250A (ja) * 2018-10-23 2020-04-30 株式会社ダイセル 半導体装置製造方法および半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138298B2 (en) 1999-06-07 2006-11-21 Rohm Co., Ltd. Semiconductor chip with external connecting terminal
US7339264B2 (en) 1999-06-07 2008-03-04 Rohm Co., Ltd. Semiconductor chip with external connecting terminal
US7262490B2 (en) 1999-06-07 2007-08-28 Rohm Co., Ltd. Semiconductor chip with external connecting terminal
US6870248B1 (en) 1999-06-07 2005-03-22 Rohm Co., Ltd. Semiconductor chip with external connecting terminal
US7154189B2 (en) 2000-12-14 2006-12-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6905912B2 (en) 2000-12-14 2005-06-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6582991B1 (en) 2000-12-14 2003-06-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
EP1289010A1 (en) * 2001-08-29 2003-03-05 United Test Center Inc. Semiconductor device without use of chip carrier and method of making the same
KR100446913B1 (ko) * 2001-08-30 2004-09-04 울트라테라 코포레이션 칩 캐리어를 사용하지 않는 반도체 장치 및 그 제조 방법
US7345368B2 (en) 2003-12-05 2008-03-18 Rohm Co., Ltd. Semiconductor device and the manufacturing method for the same
JP2015050363A (ja) * 2013-09-03 2015-03-16 株式会社ディスコ ウェーハの加工方法
JP2017084903A (ja) * 2015-10-26 2017-05-18 リンテック株式会社 半導体装置の製造方法
JP2020068250A (ja) * 2018-10-23 2020-04-30 株式会社ダイセル 半導体装置製造方法および半導体装置
JP7143182B2 (ja) 2018-10-23 2022-09-28 株式会社ダイセル 半導体装置製造方法および半導体装置

Also Published As

Publication number Publication date
JP3803214B2 (ja) 2006-08-02

Similar Documents

Publication Publication Date Title
JP4856328B2 (ja) 半導体装置の製造方法
US7427811B2 (en) Semiconductor substrate
US7482695B2 (en) Stack MCP and manufacturing method thereof
KR100699649B1 (ko) 반도체장치 및 그 제조방법
KR100517075B1 (ko) 반도체 소자 제조 방법
US20020037631A1 (en) Method for manufacturing semiconductor devices
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
JP4342832B2 (ja) 半導体装置およびその製造方法
JP2000294522A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP3803214B2 (ja) 半導体装置の製造方法
JP2002043356A (ja) 半導体ウェーハ、半導体装置及びその製造方法
JP2001060591A (ja) 半導体装置の製造方法
EP1022778A1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
US7479455B2 (en) Method for manufacturing semiconductor wafer
JP2003124147A (ja) 半導体装置の製造方法
JP4107896B2 (ja) 半導体装置およびその製造方法
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
JP3580240B2 (ja) 半導体装置および半導体装置の製造方法
JPH04336448A (ja) 半導体装置の製造方法
JP2009206257A (ja) 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法
JP2890855B2 (ja) 半導体チップの製造方法
JP6699515B2 (ja) 半導体ウエハおよびその製造方法
JP2000195878A (ja) ウェーハ搬送・固定治具及び半導体装置の製造方法
JP2000106351A (ja) 半導体装置の製造方法
JP2003059878A (ja) 半導体チップ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060502

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees