JP2009206257A - 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法 - Google Patents
半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009206257A JP2009206257A JP2008046138A JP2008046138A JP2009206257A JP 2009206257 A JP2009206257 A JP 2009206257A JP 2008046138 A JP2008046138 A JP 2008046138A JP 2008046138 A JP2008046138 A JP 2008046138A JP 2009206257 A JP2009206257 A JP 2009206257A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- manufacturing
- frame
- frame body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】薄型化基板においても加工時の割れやかけを防止し、反りやひずみもなく、高精度で信頼性の高い半導体装置を提供する。
【解決手段】複数の半導体素子形成領域を含む半導体基板本体部と、前記半導体基板本体部の周りに形成され、前記半導体基板本体部よりも厚さの厚い枠体部とを具備したことを特徴とする。
【選択図】図1
【解決手段】複数の半導体素子形成領域を含む半導体基板本体部と、前記半導体基板本体部の周りに形成され、前記半導体基板本体部よりも厚さの厚い枠体部とを具備したことを特徴とする。
【選択図】図1
Description
本発明は、半導体装置、その製造方法およびこの半導体基板を用いた半導体装置の製造方法にかかり、特に薄型基板の補強に関するものである。
近年、電子装置の小型化、薄型化、軽量化への要求に応えて、電子装置に組み込まれる半導体装置においては高密度実装がなされており、小型化、薄型化、軽量化への要求が強くなっている。
一般に、チップ(デバイス)厚さの薄い半導体装置を製造する際には、デバイス厚よりも厚い半導体ウエハを用い、種々の表面側デバイス製造工程を実行しウエハ表面にデバイス構造を作製したのち、ウエハ裏面のバックグラインドやあるいはエッチングを行ってウエハを薄くする。従って、薄型化したウエハ(以下、薄型化ウエハとする)は、多数の処理工程を経て非常に付加価値が高い状態になっているので、ウエハを薄型化した後の製造プロセスでは、不良発生を特に抑制しなくてはならない。
薄型化する前のウエハの外周端部は丸くなっているが、薄型化した後のウエハ(薄型化ウエハ)の外周端部は鋭利な刃状になっている。そのため、薄型化ウエハに対して、通常用いられている樹脂製のキャリアやウエハカセット(以下、キャリア等とする)を用いると、薄型化ウエハの外周端部がキャリア等に突き刺さることがある。その場合、薄型化ウエハをキャリア等のスロット内に押し込む際に、応力により薄型化ウエハが欠けたり割れたりすることがある。
ウエハが割れると、半導体製造装置内での搬送ロボットによるウエハの搬送が失敗するだけでなく、搬送ロボットや半導体製造装置が破損したり、パーティクルが発生したりして、半導体装置の良品率が低下するという不具合が発生する。この不具合を解消するには、キャリア等に薄型化ウエハが突き刺さらないように薄型化ウエハをキャリア等のスロット内に押し込むことができる精度の高い搬送ロボットを導入したり、薄型化ウエハが刺さらないような金属製のキャリア等を用いる必要がある。それ以外にも、薄型化ウエハが半導体製造装置の冶具等に接触した場合にも、ウエハの割れなどが起こることがある。
そこで、このような加工工程中での割れを防ぐために、ウェハ外周部に樹脂を硬化させる構造が提案されている(特許文献1)。この構成によれば、キャリアへの搬送を容易にするとともに、貼り合せ体に適用する際には、支持基板と、その上に貼りあわされる基板との間に薬液が浸透するのを防ぐことができるとしている。
しかしながら、ディスクリートデバイスでは、半導体基板(ウェハ)が薄く加工されるのは、通常ウェハ表面にデバイスを形成してから、ウェハ裏面から所定の厚みに研削する場合が多く、またウェハを裏面研削した後に裏面電極を形成することが多い。
上記特許文献1の技術をこのような裏面電極形成を想定した技術に適用した場合、補強のために形成された外周部の樹脂が真空状態で形成される裏面電極に悪影響を及ぼす可能性がある。また、裏面電極を形成しない場合にも、真空ピペットのようなものでウェハを把持する際、裏面に回りこんだ樹脂により把持できない場合がある。
このため、裏面電極形成時に補強のために形成した樹脂を除去する必要があるが、樹脂を除去するとウェハ強度が低下してしまうという問題があった。
また、樹脂の硬化時にかかる応力により、薄型化されたウェハに反りや歪が生じるという問題もあった。
上記特許文献1の技術をこのような裏面電極形成を想定した技術に適用した場合、補強のために形成された外周部の樹脂が真空状態で形成される裏面電極に悪影響を及ぼす可能性がある。また、裏面電極を形成しない場合にも、真空ピペットのようなものでウェハを把持する際、裏面に回りこんだ樹脂により把持できない場合がある。
このため、裏面電極形成時に補強のために形成した樹脂を除去する必要があるが、樹脂を除去するとウェハ強度が低下してしまうという問題があった。
また、樹脂の硬化時にかかる応力により、薄型化されたウェハに反りや歪が生じるという問題もあった。
本発明は前記実情に鑑みてなされたもので、薄型化基板においても加工時の割れやかけを防止し、反りやひずみもなく、高精度で信頼性の高い半導体装置を提供することを目的とする。
また、裏面電極を有する薄型の半導体装置形成用の半導体基板の信頼性の向上を図ることを目的とする。
また、裏面電極を有する薄型の半導体装置形成用の半導体基板の信頼性の向上を図ることを目的とする。
そこで本発明の半導体基板は、複数の半導体素子形成領域を含む半導体基板本体部と、前記半導体基板本体部の周りに形成され、前記半導体基板本体部よりも肉厚の枠体部とを具備したことを特徴とする。
この構成により、半導体素子形成領域が薄い場合にも枠体部によって機械的強度を維持することができるため、反りや歪を低減し、加工不良を抑制することができ、高精度で信頼性の高い半導体装置を形成することができる。またより薄型化,大口径化を実現することができる。
この構成により、半導体素子形成領域が薄い場合にも枠体部によって機械的強度を維持することができるため、反りや歪を低減し、加工不良を抑制することができ、高精度で信頼性の高い半導体装置を形成することができる。またより薄型化,大口径化を実現することができる。
また、本発明は、上記半導体基板において、オリフラ面を除く前記半導体基板本体部の周縁全体が前記枠体部で囲まれたものを含む。
この構成により、切削加工による形成が容易で、またこのオリフラ面が応力の逃げ部となり、より低応力化をはかることが可能となる。
この構成により、切削加工による形成が容易で、またこのオリフラ面が応力の逃げ部となり、より低応力化をはかることが可能となる。
また、本発明は、上記半導体基板において、前記半導体基板本体部の周縁全体が前記枠体部で囲まれたものを含む。
この構成により、周縁全体が肉厚の枠体部を構成しているため、強度的にも優れたものとなっている。また、素子領域形成プロセスにおいてもマスクあわせをこの枠体部で行なうようにすることで、別途マスク合わせ用のパターンを形成することなく、マスク合わせを行うことが可能となる。またマスクと半導体基板の素子形成領域表面との距離を容易に高精度に設定することが可能となる。さらにまた、ウェハレベルで実装を行う場合、枠体部を樹脂封止工程におけるダムとして用いることができる。
この構成により、周縁全体が肉厚の枠体部を構成しているため、強度的にも優れたものとなっている。また、素子領域形成プロセスにおいてもマスクあわせをこの枠体部で行なうようにすることで、別途マスク合わせ用のパターンを形成することなく、マスク合わせを行うことが可能となる。またマスクと半導体基板の素子形成領域表面との距離を容易に高精度に設定することが可能となる。さらにまた、ウェハレベルで実装を行う場合、枠体部を樹脂封止工程におけるダムとして用いることができる。
また、本発明は、上記半導体基板において、前記半導体基板本体部は、前記枠体部の3分の1以下の厚さをもつものを含む。
この構成により、より薄型化をはかることができる。
この構成により、より薄型化をはかることができる。
また、本発明は、上記半導体基板において、前記半導体基板本体部の表面はエッチング面であるものを含む。
この構成により、容易に所望の形状を得ることができる。
この構成により、容易に所望の形状を得ることができる。
また、本発明は、上記半導体基板において、前記半導体基板本体部の表面は切削加工面であるものを含む。
この構成により、所望の表面状態を得ることが出来る。また、半導体基板の中心と切削あるいは研磨盤の中心とを合わせるように設定しておくことで、たとえば6インチ用ウェハの切削あるいは研磨盤を8インチウェハに用いるようにすれば、従来の切削あるいは研磨盤をそのまま用いて加工することができる。
この構成により、所望の表面状態を得ることが出来る。また、半導体基板の中心と切削あるいは研磨盤の中心とを合わせるように設定しておくことで、たとえば6インチ用ウェハの切削あるいは研磨盤を8インチウェハに用いるようにすれば、従来の切削あるいは研磨盤をそのまま用いて加工することができる。
また、本発明は、上記半導体基板において、前記枠体部は、SOI構造を有し、前記半導体基板本体部は、前記SOI構造の酸化膜上のシリコン層が除去された構造をもつものを含む。
この構成により、製造が容易でかつ高精度の膜厚制御が可能となる。製造に際しては例えば酸化シリコン膜をエッチングストッパとしてシリコン層をエッチング除去することで、容易に膜厚制御が可能となる。
この構成により、製造が容易でかつ高精度の膜厚制御が可能となる。製造に際しては例えば酸化シリコン膜をエッチングストッパとしてシリコン層をエッチング除去することで、容易に膜厚制御が可能となる。
また、本発明は、上記半導体基板において、前記半導体基板本体部と前記枠体部とは同一基板を加工することで形成されたものを含む。
この構成により、前記半導体基板本体部と前記枠体部とは一体形成されているため、接合歪を生じたりすることなく、温度変化にも反りや歪を生じにくい構造を得ることが出来る。
この構成により、前記半導体基板本体部と前記枠体部とは一体形成されているため、接合歪を生じたりすることなく、温度変化にも反りや歪を生じにくい構造を得ることが出来る。
また、本発明は、上記半導体基板において、前記半導体基板本体部の厚さは、10〜100μmであるものを含む。
この構成により、薄型化が可能である。さらに望ましくは80〜100μm程度である。
この構成により、薄型化が可能である。さらに望ましくは80〜100μm程度である。
また、本発明は、上記半導体基板において、前記枠体部の幅は、1mm程度であるものを含む。
この構成により、枠体部の存在により強度を維持することができる。この枠体部の幅は、0.5から5mm程度であるのが、強度を保持しつつ収率の低下を抑制するのに望ましい。この程度とすることで、たとえば6〜8インチウェハの場合、従来は5〜6mm程度の反りができていたものが1mm以下に抑制することができる。ここで反りは、ウェハ周縁上の一点を平坦面上に固定したときの対向する点の高さ位置で表すものとする。
この構成により、枠体部の存在により強度を維持することができる。この枠体部の幅は、0.5から5mm程度であるのが、強度を保持しつつ収率の低下を抑制するのに望ましい。この程度とすることで、たとえば6〜8インチウェハの場合、従来は5〜6mm程度の反りができていたものが1mm以下に抑制することができる。ここで反りは、ウェハ周縁上の一点を平坦面上に固定したときの対向する点の高さ位置で表すものとする。
また、本発明は、半導体基板を用意する工程と、前記半導体基板の周縁部に枠体部を残して、所定の厚みとなる半導体素子形成領域が凹部を形成するように形状加工する工程とを含む。
この構成により、容易に、強度が高く薄型の半導体基板を得ることができる。
この構成により、容易に、強度が高く薄型の半導体基板を得ることができる。
また、本発明は、上記半導体基板の製造方法において、前記形状加工する工程は、オリフラ面を除く前記半導体基板本体部の周縁全体が前記枠体部となるように形状加工する工程を含む。
この構成により、強度を維持しつつ、研削あるいは研磨を容易にすることができる。加工終了後、研削あるいは研磨盤の取り出しが容易となる。
この構成により、強度を維持しつつ、研削あるいは研磨を容易にすることができる。加工終了後、研削あるいは研磨盤の取り出しが容易となる。
また、本発明は、上記半導体基板の製造方法において、前記形状加工する工程は、前記半導体基板本体部の周縁全体が前記枠体部となるように形状加工する工程を含む。
この構成により、容易に反りのない薄型基板を形成することができる。
この構成により、容易に反りのない薄型基板を形成することができる。
また、本発明は、上記半導体基板の製造方法において、前記形状加工する工程は、枠体部を残すようにエッチング加工を行い前記半導体基板本体部を形成する工程を含む。
この構成により、枠体部の形状を自由に設計することができ、高精度の形状加工が可能となる。
この構成により、枠体部の形状を自由に設計することができ、高精度の形状加工が可能となる。
また、本発明は、上記半導体基板の製造方法において、前記形状加工する工程は、枠体部を残すように切削加工を行い前記半導体基板本体部を形成する工程を含む。
この構成により、容易に所望の厚さの半導体基板本体部を形成することができる。
この構成により、容易に所望の厚さの半導体基板本体部を形成することができる。
また、本発明は、上記半導体基板の製造方法において、酸化膜を形成した第1の半導体基板表面に第2の半導体基板を貼り合わせる貼りあわせ工程と、前記第1の半導体基板を選択的に除去し、前記枠体部は、SOI構造を有し、前記半導体基板本体部は、前記SOI構造の酸化膜上の第1の半導体基板が除去された構造をもつように形状加工する工程とを含む。
この構成により、酸化膜をエッチングストッパとしてエッチングすることで容易に薄膜化を行なうことが可能となる。
この構成により、酸化膜をエッチングストッパとしてエッチングすることで容易に薄膜化を行なうことが可能となる。
また、本発明は、上記半導体基板を出発材料とし、前記半導体基板本体部に、所望の素子領域を形成する素子領域形成工程と、前記半導体基板本体部の表面および裏面に電極配線を形成する工程と、前記半導体基板本体部を個々の半導体素子に分断すると共に前記枠体部を除去する工程とを含む。
この構成により、半導体素子領域形成後に薄肉化する工程がないため、表面の汚染もなく、信頼性の高い素子形成が可能となる。また、薄型化した状態で素子領域を形成するため、従来のバックグラインディングや裏面エッチングによる薄型化の場合のように素子領域を保護する必要がなく、製造が容易である。
この構成により、半導体素子領域形成後に薄肉化する工程がないため、表面の汚染もなく、信頼性の高い素子形成が可能となる。また、薄型化した状態で素子領域を形成するため、従来のバックグラインディングや裏面エッチングによる薄型化の場合のように素子領域を保護する必要がなく、製造が容易である。
また、本発明は、上記半導体装置の製造方法において、前記素子領域形成工程は、前記枠体部を基準として用いてマスクあわせを行いパターン露光する工程を含む。
この構成により、別途マスクあわせ用のパターンを形成することなくパターン露光を行うことができる。
また、枠体部の頂面がフォトマスクに当接するようにマスクあわせを行いパターン露光するようにしてもよい。
この構成により、フォトマスクと結像面との距離を一定にとることができる。
この構成により、別途マスクあわせ用のパターンを形成することなくパターン露光を行うことができる。
また、枠体部の頂面がフォトマスクに当接するようにマスクあわせを行いパターン露光するようにしてもよい。
この構成により、フォトマスクと結像面との距離を一定にとることができる。
また、本発明は、上記半導体装置の製造方法において、前記枠体部を除去する工程に先立ち、前記枠体部をダムとして前記素子形成領域に樹脂層を形成する工程を含む。
この構成により、樹脂封止後に分断するため、強度の低下を防ぐことができ、歩留まりの向上をはかることができ、歩留まりの向上をはかることができる。
この構成により、樹脂封止後に分断するため、強度の低下を防ぐことができ、歩留まりの向上をはかることができ、歩留まりの向上をはかることができる。
以上説明してきたように、本発明によれば、高い強度を維持しつつ薄型の半導体基板を得ることができる。
また反りや歪を形成しないため、高精度で信頼性の高い半導体装置を提供することが可能となる。
また加工不良の発生を抑制することができるため、製造歩留まりが向上する。
また、超薄型化と大口径化が可能となる。
さらにまた、側面を樹脂被覆していないため、搬送時に引っかかったり、吸着時に吸着できなかったりするという不都合もない。
裏面電極を形成する必要がある場合にも、樹脂を除去する必要がない。
また、薄型化した状態で素子領域を形成するため、従来のバックグラインディングや裏面エッチングによる薄型化の場合のように素子領域を保護する必要がなく、製造が容易である。
また反りや歪を形成しないため、高精度で信頼性の高い半導体装置を提供することが可能となる。
また加工不良の発生を抑制することができるため、製造歩留まりが向上する。
また、超薄型化と大口径化が可能となる。
さらにまた、側面を樹脂被覆していないため、搬送時に引っかかったり、吸着時に吸着できなかったりするという不都合もない。
裏面電極を形成する必要がある場合にも、樹脂を除去する必要がない。
また、薄型化した状態で素子領域を形成するため、従来のバックグラインディングや裏面エッチングによる薄型化の場合のように素子領域を保護する必要がなく、製造が容易である。
以下本発明の実施の形態について、図面を参照しながら詳細に説明する。
(実施の形態1)
本発明の実施の形態1の半導体基板100としてのシリコンウェハは、図1に斜視図を示すように、8インチ径のシリコンインゴットをスライスして研削および研磨を経て形成されたもので、複数の半導体素子形成領域を含む半導体基板本体部101と、前記半導体基板本体部101の周りに形成され、前記半導体基板本体部101よりも肉厚の枠体部102とを具備したことを特徴とする。
この半導体基板本体部101は、幅1mm厚さ500μmの枠体部102に囲まれるように、この肉厚の枠体部102を残して、厚さ50μmに薄膜化されている。
この構成により、半導体素子形成領域が薄い場合にも枠体部によって機械的強度を維持することができるため、反りや歪を低減し、加工不良を抑制することができ、高精度で信頼性の高い半導体装置を形成することができる。またより薄型化,大口径化を実現することができる。
また、半導体基板本体部の周縁全体が前記枠体部で囲まれており、周縁全体が肉厚の枠体部を構成しているため、強度的にも優れたものとなっている。
(実施の形態1)
本発明の実施の形態1の半導体基板100としてのシリコンウェハは、図1に斜視図を示すように、8インチ径のシリコンインゴットをスライスして研削および研磨を経て形成されたもので、複数の半導体素子形成領域を含む半導体基板本体部101と、前記半導体基板本体部101の周りに形成され、前記半導体基板本体部101よりも肉厚の枠体部102とを具備したことを特徴とする。
この半導体基板本体部101は、幅1mm厚さ500μmの枠体部102に囲まれるように、この肉厚の枠体部102を残して、厚さ50μmに薄膜化されている。
この構成により、半導体素子形成領域が薄い場合にも枠体部によって機械的強度を維持することができるため、反りや歪を低減し、加工不良を抑制することができ、高精度で信頼性の高い半導体装置を形成することができる。またより薄型化,大口径化を実現することができる。
また、半導体基板本体部の周縁全体が前記枠体部で囲まれており、周縁全体が肉厚の枠体部を構成しているため、強度的にも優れたものとなっている。
次に、このシリコンウェハ(半導体基板100)を用いた半導体装置およびその製造工程について説明する。
この半導体装置は、図2に図1のA−A断面図を示すように、外周部に枠体部102を残して薄膜化されたシリコンウェハの半導体基板本体部101上に、半導体素子領域103を形成することで得られる。この半導体素子は、MOSFETであり、N型シリコンで構成された半導体基板100の半導体基板本体部101にトレンチ(図示せず)を形成し、このトレンチにゲート絶縁膜を介してゲート電極を形成するとともに、表面側にソース領域(図示せず)、半導体基板側にドレイン領域(図示せず)を形成したものである。そして、表面に酸化シリコン膜からなる絶縁膜(図示せず)を形成するとともに、この絶縁膜に開口されたコンタクト窓(図示せず)を介してP型の拡散層にコンタクトするように外部接続端子としてアルミニウム薄膜からなる素子電極(図示せず)を形成し、この素子電極表面に、膜厚5μmのニッケルめっき層と、膜厚0.5μmの金めっき層とを積層してソース電極およびゲート電極としての電極パッド(ボンディングパッド)を形成したものである。ここでは素子電極を含む素子領域全体を素子領域103とした。またこの素子領域の裏面側にはドレイン電極104が形成される。
この半導体装置は、図2に図1のA−A断面図を示すように、外周部に枠体部102を残して薄膜化されたシリコンウェハの半導体基板本体部101上に、半導体素子領域103を形成することで得られる。この半導体素子は、MOSFETであり、N型シリコンで構成された半導体基板100の半導体基板本体部101にトレンチ(図示せず)を形成し、このトレンチにゲート絶縁膜を介してゲート電極を形成するとともに、表面側にソース領域(図示せず)、半導体基板側にドレイン領域(図示せず)を形成したものである。そして、表面に酸化シリコン膜からなる絶縁膜(図示せず)を形成するとともに、この絶縁膜に開口されたコンタクト窓(図示せず)を介してP型の拡散層にコンタクトするように外部接続端子としてアルミニウム薄膜からなる素子電極(図示せず)を形成し、この素子電極表面に、膜厚5μmのニッケルめっき層と、膜厚0.5μmの金めっき層とを積層してソース電極およびゲート電極としての電極パッド(ボンディングパッド)を形成したものである。ここでは素子電極を含む素子領域全体を素子領域103とした。またこの素子領域の裏面側にはドレイン電極104が形成される。
なおここでチップサイズすなわち1素子領域のサイズは1000μm程度、パッドサイズは400から600μmであった。
次にこの半導体装置の製造方法について説明する。
まず、半導体基板の製造方法について説明する。シリコンインゴットをスライスして形成した8インチのN型のシリコンウェハ100Mを図3(a)に示すように研削し、研磨する。
この後、6インチウェハ用の研磨装置を用いて、この8インチのシリコンウェハの中心部を研削し、厚さ50μmとなるまで肉薄化するとともに鏡面研磨を行なうことで図3(b)に示すように枠体部102の内側に厚さ50μmの半導体基板本体部101を備えた半導体基板100が形成される。
まず、半導体基板の製造方法について説明する。シリコンインゴットをスライスして形成した8インチのN型のシリコンウェハ100Mを図3(a)に示すように研削し、研磨する。
この後、6インチウェハ用の研磨装置を用いて、この8インチのシリコンウェハの中心部を研削し、厚さ50μmとなるまで肉薄化するとともに鏡面研磨を行なうことで図3(b)に示すように枠体部102の内側に厚さ50μmの半導体基板本体部101を備えた半導体基板100が形成される。
この半導体基板100の反りを測定した結果、図7に示すように、半導体基板100の外周の1点を台座Hに固定したとき、この1点に対向する側の1点の台座からの高さh1は1mm以下であり、平坦性が高くなっていることがわかる。これに対し、肉厚の枠体部を持たない従来の半導体基板1を同じ厚さに薄型化したとき、同様の方法で反りを測定した場合、図13に示すようにh0は5から6mmであり、この図13と図7の比較から本発明の半導体基板は大幅に反りが低減されていることがわかる。この図13の半導体基板1は、図14(a)に示すように、厚さ100μmにスライスされた半導体基板を研削研磨し図14(b)に示すように厚さ50μmとなるように肉薄化したものである。
次に、この半導体基板を用いてMOSFETを形成する方法について説明する。
続いて、図4(a)に示すように、このように本体部を肉薄化された半導体基板100に、フォトリソグラフィにより拡散用のマスクを介してP型の拡散層(図示せず)、N型の拡散層(図示せず)を形成する。
この後、上記マスクを剥離し、表面に酸化シリコン膜からなる絶縁膜(図示せず)を形成する。
続いて、図4(a)に示すように、このように本体部を肉薄化された半導体基板100に、フォトリソグラフィにより拡散用のマスクを介してP型の拡散層(図示せず)、N型の拡散層(図示せず)を形成する。
この後、上記マスクを剥離し、表面に酸化シリコン膜からなる絶縁膜(図示せず)を形成する。
そしてフォトリソグラフィにより、この絶縁膜にコンタクト窓(図示せず)を開口し、絶縁膜上にゲート電極(図示せず)を形成し、さらにこのゲート電極の表面を酸化する。
そして、開口されたP型の拡散層及びN型の拡散層にコンタクトするように素子電極(図示せず)としてアルミニウム薄膜を形成する。
この後、表面にポリイミド樹脂膜(図示せず)を形成し、フォトリソグラフィにより、外部接続領域となる領域に開口(図示せず)を形成する。
そして、開口されたP型の拡散層及びN型の拡散層にコンタクトするように素子電極(図示せず)としてアルミニウム薄膜を形成する。
この後、表面にポリイミド樹脂膜(図示せず)を形成し、フォトリソグラフィにより、外部接続領域となる領域に開口(図示せず)を形成する。
そしてこの保護膜をマスクとして、無電解ニッケルめっきを行い、膜厚5μmのニッケルめっき層を形成し、最後に金めっきを行い膜厚0.5μmの金めっき層を形成し、ゲート電極(図示せず)およびソース電極(図示せず)を備えたトランジスタからなる素子領域103を形成する(図4(b))。
この後、半導体基板の裏面側に表面側と同様にアルミニウム薄膜、ニッケルめっき層、金めっき層を形成しドレイン電極(図示せず)を得る。
このようにして図2に示した半導体装置搭載半導体ウェハが形成される。
この後、半導体基板の裏面側に表面側と同様にアルミニウム薄膜、ニッケルめっき層、金めっき層を形成しドレイン電極(図示せず)を得る。
このようにして図2に示した半導体装置搭載半導体ウェハが形成される。
そして、図5に示すように、ダイシングラインD.Lに沿って個々の素子に分割し、半導体装置(チップ)を得る。
このようにして得られた半導体装置をリードフレームやフィルムキャリアなどの実装部材に搭載し、樹脂封止工程を経て半導体装置が完成する。
このようにして得られた半導体装置をリードフレームやフィルムキャリアなどの実装部材に搭載し、樹脂封止工程を経て半導体装置が完成する。
このようにして形成された半導体装置によれば、チップに加わる応力は大幅に低下し、枠体部を形成しない場合5から6mmであった反りは1mm以下となった。
したがって、半導体基板あるいは素子領域の形成された分割前の半導体基板のいずれにおいても、搬送時にキャリアに装着できないというような事故はなく、また、クラックが生じたりすることもなく、歩留まりが大幅に向上した。
このようにしてめっきを行った後、ダイシングにより個々のチップに分離するが、リードフレームへの実装に際し真空ピペットの装着位置を決定する際の位置ずれを防止することができる。
また、半導体素子形成領域が薄い場合にも枠体部によって機械的強度を維持することができるため、反りや歪を低減し、加工不良を抑制することができ、高精度で信頼性の高い半導体装置を形成することができる。またより薄型化、大口径化を実現することができる。
なお、この半導体基板において、前記半導体基板本体部の厚さは、前記実施の形態に限定されることなく、10〜100μmであればよい。さらに望ましくは80〜100μm程度である。10μmに満たないと、強度的に十分でなくなり、また100μmを越えるとオン抵抗が高くなるなど、デバイス特性の低下を招くことがある。
なお、この半導体基板において、前記半導体基板本体部の厚さは、前記実施の形態に限定されることなく、10〜100μmであればよい。さらに望ましくは80〜100μm程度である。10μmに満たないと、強度的に十分でなくなり、また100μmを越えるとオン抵抗が高くなるなど、デバイス特性の低下を招くことがある。
また、本発明は、上記半導体基板において、前記枠体部の幅は、1mm程度であればよいが、0.5から5mm程度であるのが、強度を保持しつつ収率の低下を抑制するのに望ましい。
また、半導体基板において、前記半導体基板本体部は、前記枠体部の3分の1以下の厚さをもつように構成するのが望ましい。つまり枠体部は半導体基板本体部の3倍以上の肉厚を有するのが望ましく、これにより十分な強度を維持することができる。
さらにまた、周縁部全体に肉厚の枠体部が形成されているため、素子領域形成プロセスにおいてもマスクあわせをこの枠体部で行なうようにすることもでき、マスクと半導体基板の素子形成領域表面との距離を容易に高精度化することが可能となる。
なお前記実施の形態では、肉薄部である本体部を形成するのに研削および研磨を用いたが、これに限らず、エッチングを用いてもよい。
(実施の形態2)
次に本発明の実施の形態2について説明する。
周囲に枠体部を残した半導体基板を用いる点については前記実施の形態1と同様であるが、図6(a)乃至(c)に示すように、実装方法が異なるものである。前記実施の形態1では素子領域の形成された半導体基板にダイシングを行い各半導体チップに分断した後、実装基板上に実装するようにしたが、本実施の形態では、ウェハレベルでリードフレームを実装し枠体部をダムとして樹脂封止を行い、最後に封止樹脂ごとダイシングを行い、個々の半導体装置に分割するものである。
図4(c)に示したように、半導体基板の表面および裏面に電極を形成する工程までについては前記実施の形態と同様に実施し、リードフレームを表面側と裏面側とで2枚用意し、素子領域毎に位置あわせを行い、ゲートおよびソース用リードフレーム201と、ドレイン用リードフレーム202とを装着する(図6(a))。
次に本発明の実施の形態2について説明する。
周囲に枠体部を残した半導体基板を用いる点については前記実施の形態1と同様であるが、図6(a)乃至(c)に示すように、実装方法が異なるものである。前記実施の形態1では素子領域の形成された半導体基板にダイシングを行い各半導体チップに分断した後、実装基板上に実装するようにしたが、本実施の形態では、ウェハレベルでリードフレームを実装し枠体部をダムとして樹脂封止を行い、最後に封止樹脂ごとダイシングを行い、個々の半導体装置に分割するものである。
図4(c)に示したように、半導体基板の表面および裏面に電極を形成する工程までについては前記実施の形態と同様に実施し、リードフレームを表面側と裏面側とで2枚用意し、素子領域毎に位置あわせを行い、ゲートおよびソース用リードフレーム201と、ドレイン用リードフレーム202とを装着する(図6(a))。
この後、この枠体部102によって形成された凹部に封止樹脂300を注入し、硬化させる(図6(b))。
そして最後に、ダイシングラインD.Lに沿って個々の半導体装置に分断する。
この方法によれば、反りを低減することができ、得られた半導体装置についても樹脂封止によって機械的強度を高めた上で分断するようにしているため、位置決めも容易である。またより生産性が高い。
この方法によれば、反りを低減することができ、得られた半導体装置についても樹脂封止によって機械的強度を高めた上で分断するようにしているため、位置決めも容易である。またより生産性が高い。
なお前記実施の形態では、半導体基板の周縁部全体にわたって枠体部が形成された例について説明したが、図8に示すように、オリフラ面Oを除く前記半導体基板本体部101の周縁全体が枠体部102で囲まれるように構成してもよい。
この構成により、切削加工による形成が容易で、またこのオリフラ面が応力の逃げ部となり、より低応力化をはかることが可能となる。
この構成により、切削加工による形成が容易で、またこのオリフラ面が応力の逃げ部となり、より低応力化をはかることが可能となる。
また、図9に示すように、半導体基板の周縁部全体に枠体部を形成するのではなく相対向する2辺に肉厚の枠体部101を形成するようにしてもよい。
この構成によれば、切削加工に際しては、回転ではなく往復運動でよく、多数の半導体ウェハを並べておいて研磨ヘッドを往復移動させることで容易に研磨工程を実施することが可能である。
この構成によれば、切削加工に際しては、回転ではなく往復運動でよく、多数の半導体ウェハを並べておいて研磨ヘッドを往復移動させることで容易に研磨工程を実施することが可能である。
また、図10に示すように、半導体基板の周縁部全体に枠体部を形成するのではなく相対向する2辺を含む3辺に肉厚の枠体部101を形成するようにしてもよい。
この構成によれば、周縁全体に枠体部を形成するのに比べて収率が向上する。
この構成によれば、周縁全体に枠体部を形成するのに比べて収率が向上する。
また、図11に示すように、半導体基板の周縁部のみ肉厚部を形成するのではなく周縁部の枠体部102に加えて中心部に肉厚部102Cを追加するようにしてもよい。この構成により、さらなる反りの低減をはかることができる。
(実施の形態3)
次に本発明の実施の形態3について説明する。図12(a)および(b)にこの半導体基板の製造工程を示す。
次に本発明の実施の形態3について説明する。図12(a)および(b)にこの半導体基板の製造工程を示す。
前記実施の形態1では、シリコンウェハを研磨により肉薄化したが、本実施の形態では、酸化膜を形成した第1の半導体基板表面に第2の半導体基板を貼り合わせて形成したSOIウェハを出発材料とし、本体部111ではSOIウェハの酸化膜112上の第1の半導体基板113が除去された構造をなすようにし、枠体部は第1の半導体基板113と酸化膜112と第2の半導体基板111との3層構造を構成するようにしている。
すなわち、製造に際しては、酸化膜112を形成した第1の半導体基板113表面に第2の半導体基板111を貼り合わせ、いわゆるSOIウェハを形成する(図12(a))。
この後、フォトリソグラフィにより、酸化膜をエッチングストッパとして第1の半導体基板113を選択的に除去し、素子形成領域となる本体部では第2の半導体基板111単層構造となるようにしている。
この構成によれば、前記枠体部は、SOI構造を有し、前記半導体基板本体部は、前記SOI構造の酸化膜上の第1の半導体基板が除去された薄膜構造をもち、反りやひずみのない薄肉ウェハを構成している。
製造に際しては、酸化膜をエッチングストッパとしてエッチングすることで容易に均一な膜厚を有する薄肉部を形成することが可能となる。
素子形成については、前記実施の形態1および2と同様に形成すればよい。
また、前記実施の形態では、肉薄部に素子領域を形成したが、裏面の平坦面側を素子領域としてもよい。これにより研磨が容易であるため、より平滑な素子形成面を得ることができる。
この後、フォトリソグラフィにより、酸化膜をエッチングストッパとして第1の半導体基板113を選択的に除去し、素子形成領域となる本体部では第2の半導体基板111単層構造となるようにしている。
この構成によれば、前記枠体部は、SOI構造を有し、前記半導体基板本体部は、前記SOI構造の酸化膜上の第1の半導体基板が除去された薄膜構造をもち、反りやひずみのない薄肉ウェハを構成している。
製造に際しては、酸化膜をエッチングストッパとしてエッチングすることで容易に均一な膜厚を有する薄肉部を形成することが可能となる。
素子形成については、前記実施の形態1および2と同様に形成すればよい。
また、前記実施の形態では、肉薄部に素子領域を形成したが、裏面の平坦面側を素子領域としてもよい。これにより研磨が容易であるため、より平滑な素子形成面を得ることができる。
本発明は、薄型でかつ大口径の半導体基板を得ることができることから、高精度で信頼性の高い半導体装置を提供することができることから、ディスクリート素子から超LSIに至るまで種々の半導体装置への適用が可能であり、薄型化により携帯電話などの携帯端末への適用に有効である。
100M シリコンウェハ
100 半導体基板(シリコンウェハ)
101 半導体基板本体部
102 枠体部
111 第2の半導体基板
112 酸化膜
113 第1の半導体基板
100 半導体基板(シリコンウェハ)
101 半導体基板本体部
102 枠体部
111 第2の半導体基板
112 酸化膜
113 第1の半導体基板
Claims (19)
- 複数の半導体素子形成領域を含む半導体基板本体部と、
前記半導体基板本体部の周りに形成され、前記半導体基板本体部よりも肉厚の枠体部とを具備した半導体基板。 - 請求項1に記載の半導体基板であって、
オリフラ面を除く前記半導体基板本体部の周縁全体が前記枠体部で囲まれた半導体基板。 - 請求項1に記載の半導体基板であって、
前記半導体基板本体部の周縁全体が前記枠体部で囲まれた半導体基板。 - 請求項1乃至3のいずれかに記載の半導体基板であって、
前記半導体基板本体部は、前記枠体部の3分の1以下の厚さをもつ半導体基板。 - 請求項1乃至4のいずれかに記載の半導体基板であって、
前記半導体基板本体部の表面はエッチング面である半導体基板。 - 請求項1乃至4のいずれかに記載の半導体基板であって、
前記半導体基板本体部の表面は切削加工面である半導体基板。 - 請求項1乃至4のいずれかに記載の半導体基板であって、
前記枠体部は、SOI構造を有し、
前記半導体基板本体部は、前記SOI構造の酸化膜上のシリコン層が除去された構造をもつ貼り合わせウェハ構造の半導体基板。 - 請求項1乃至4のいずれかに記載の半導体基板であって、
前記半導体基板本体部と前記枠体部とは同一基板を加工することで形成された半導体基板。 - 請求項1乃至8のいずれかに記載の半導体基板であって、
前記半導体基板本体部の厚さは、10〜100μmである半導体基板。 - 請求項1乃至9のいずれかに記載の半導体基板であって、
前記枠体部の幅は、1mmである半導体基板。 - 半導体基板を用意する工程と、
前記半導体基板の周縁部に枠体部を残して、所定の厚みとなる半導体素子形成領域が凹部を形成するように形状加工し、所定の厚みの半導体基板本体部を形成する工程とを含む半導体基板の製造方法。 - 請求項11に記載の半導体基板の製造方法であって、
前記形状加工する工程は、オリフラ面を除く前記半導体基板本体部の周縁全体が前記枠体部となるように形状加工する工程を含む半導体基板の製造方法。 - 請求項11に記載の半導体基板の製造方法であって、
前記形状加工する工程は、前記半導体基板本体部の周縁全体が前記枠体部となるように形状加工する工程を含む半導体基板の製造方法。 - 請求項11乃至13のいずれかに記載の半導体基板の製造方法であって、
前記形状加工する工程は、枠体部を残すようにエッチング加工を行い前記半導体基板本体部を形成する工程を含む半導体基板の製造方法。 - 請求項11乃至13のいずれかに記載の半導体基板の製造方法であって、
前記形状加工する工程は、枠体部を残すように切削加工を行い前記半導体基板本体部を形成する工程を含む半導体基板の製造方法。 - 請求項11乃至13のいずれかに記載の半導体基板の製造方法であって、
酸化膜を形成した第1の半導体基板表面に第2の半導体基板を貼り合わせる貼りあわせ工程と、
前記第1の半導体基板を選択的に除去し、
前記枠体部は、SOI構造を有し、
前記半導体基板本体部は、前記SOI構造の酸化膜上の第1の半導体基板が除去された構造をもつように形状加工する工程とを含む半導体基板の製造方法。 - 請求項1乃至10のいずれかに記載の半導体基板を出発材料とし、
前記半導体基板本体部に、所望の素子領域を形成する素子領域形成工程と、
前記半導体基板本体部の表面および裏面に電極配線を形成する工程と、
前記半導体基板本体部を個々の半導体素子に分断すると共に前記枠体部を除去する工程とを含む半導体装置の製造方法。 - 請求項17に記載の半導体装置の製造方法であって、
前記素子領域形成工程は、前記枠体部を基準として用いてマスクあわせを行いパターン露光する工程を含む半導体装置の製造方法。 - 請求項17に記載の半導体装置の製造方法であって、
前記枠体部を除去する工程に先立ち、
前記枠体部をダムとして前記素子形成領域に樹脂層を形成する工程を含み、
前記樹脂層によって前記素子形成領域を封止した後に、個々の半導体素子に分断するようにした半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008046138A JP2009206257A (ja) | 2008-02-27 | 2008-02-27 | 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008046138A JP2009206257A (ja) | 2008-02-27 | 2008-02-27 | 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009206257A true JP2009206257A (ja) | 2009-09-10 |
Family
ID=41148249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008046138A Withdrawn JP2009206257A (ja) | 2008-02-27 | 2008-02-27 | 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009206257A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012043885A (ja) * | 2010-08-17 | 2012-03-01 | Mitsubishi Electric Corp | ウエハ、ウエハの製造方法および静電容量式加速度センサの製造方法 |
JP2013541833A (ja) * | 2010-08-30 | 2013-11-14 | コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ | ポリマー基板上に、膜、例えば単結晶膜を形成する方法 |
-
2008
- 2008-02-27 JP JP2008046138A patent/JP2009206257A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012043885A (ja) * | 2010-08-17 | 2012-03-01 | Mitsubishi Electric Corp | ウエハ、ウエハの製造方法および静電容量式加速度センサの製造方法 |
JP2013541833A (ja) * | 2010-08-30 | 2013-11-14 | コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ | ポリマー基板上に、膜、例えば単結晶膜を形成する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI260051B (en) | Semiconductor-device manufacturing method | |
US20150332969A1 (en) | Semiconductor die singulation method and apparatus | |
US8222120B2 (en) | Method of dicing wafer using plasma | |
JP2003332271A (ja) | 半導体ウエハおよび半導体装置の製造方法 | |
JP2002100588A (ja) | 半導体装置の製造方法 | |
US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
TWI671812B (zh) | 半導體晶片之製造方法、半導體晶片及半導體裝置 | |
JP4838504B2 (ja) | 半導体装置の製造方法 | |
US9966311B2 (en) | Semiconductor device manufacturing method | |
JP2004146487A (ja) | 半導体装置の製造方法 | |
US11145515B2 (en) | Manufacturing method of semiconductor device with attached film | |
JP2004055852A (ja) | 半導体装置及びその製造方法 | |
CN108231567B (zh) | 一种晶背减薄方法及所使用的圆形治具 | |
JP2007242699A (ja) | 半導体素子の製造方法及び半導体基板 | |
JP2009206257A (ja) | 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法 | |
JP5466370B2 (ja) | 半導体チップの製造方法 | |
TWI443771B (zh) | 封裝用基板固定裝置及半導體晶片封裝體的製造方法 | |
JP2001060591A (ja) | 半導体装置の製造方法 | |
JP2009188148A (ja) | 半導体装置およびその製造方法 | |
JP3803214B2 (ja) | 半導体装置の製造方法 | |
JP2018182060A (ja) | 半導体装置、半導体ウェハ、および半導体装置の製造方法 | |
US20200266089A1 (en) | Carrier and method for manufacturing semiconductor device | |
JP2003124147A (ja) | 半導体装置の製造方法 | |
CN111799166A (zh) | 边缘环移除方法 | |
JP4724729B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110510 |