JP2009188148A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】実装時の半導体基板のチッピングが防止された半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置１０は、半導体基板１２と、半導体基板１２の下面に設けた電極２０と、半導体基板１２の上下主面の周辺部に設けた傾斜面１６Ａ、１６Ｂと、半導体基板１２の上下主面を全面的に被覆する樹脂膜１８Ａ、１８Ｂを主要に備えた構成となっている。また、樹脂膜１８Ａは、傾斜面１６Ａも含めた半導体基板１２の下面を被覆している。そして、樹脂膜１８Ｂは、傾斜面１６Ｂも含めた半導体基板１２の上面を被覆している。係る構成により、半導体装置１０を実装する際のチッピングが防止される。
【選択図】図１

Description

本発明は半導体装置およびその製造方法に関し、特に、半導体素子と同等の大きさの小型な半導体装置およびその製造方法に関する。

従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）と呼ばれる、内蔵される半導体素子と同等のサイズを有する半導体装置が開発されている。

これらのＣＳＰの中でも、特に小型化なものとしてＷＬＰ（Ｗaｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）がある。このＷＬＰの製造方法の概略を、図９を参照して説明する（例えば下記特許文献１を参照。）。

図９（Ａ）を参照して、先ず、半導体ウェハ１００には、多数の半導体装置部１０２が形成されている。各半導体装置部１０２には、拡散工程によりトランジスタ等が形成されている。更に、半導体装置部１０２の上面は、基板内部の素子と接続された電極１０３が形成され、この電極１０３の上部を露出させた状態で絶縁層１０１が形成されている。この絶縁層１０１の上面には配線１０４がパターニングされる。また、配線１０４の上面には、例えば半田等から成る外部電極１０５が溶着されている。このような構成の半導体ウェハ１００の裏面は、ダイシングシート１０６の上面に貼着される。

図９（Ｂ）を参照して、次に、高速で回転するブレード１０７を用いて半導体ウェハ１００を切断して各半導体装置部１０２を分離する。ブレード１０７により半導体ウェハ１００および絶縁層１０１が完全に切断される。分離された半導体装置部１０２が半導体装置と成る。

図９（Ｃ）に上記工程により製造される半導体装置部１０８の断面を示す。図から明白なように、半導体装置１０８の平面的なサイズは、半導体基板１０９と略同様である。具体的には、半導体装置１０８の平面的なサイズは、例えば５ｍｍ×５ｍｍ程度であり極めて小型である。また、半導体基板１０９の上面には、半導体装置の製造年月日や機種等を示す認識マークが刻印されている。
特開２００４−１７２５４２号公報

しかしながら、上述した半導体装置の側面は、シリコン等の脆い半導体材料から成る半導体基板１０９が剥き出しになっていた。従って、半導体装置１０８を搬送して実装基板に実装する工程に於いて、搬送途中に半導体装置１０８の側面が実装基板上に載置された他の電子部品に接触して、半導体基板１０９にチッピングが発生してしまう問題があった。半導体基板１０９の周辺部にチッピングが発生すると、半導体基板１０９に形成された素子の耐圧が低下する問題が発生する。

この問題を回避するために、従来では、多数の半導体装置１０８を実装基板上に配置する際は、半導体装置１０８同士を離間させて配置していた。このことにより、半導体装置１０８を実装する際のチッピングの発生は抑制できるが、半導体装置１０８同士の間の領域がデッドスペースとなり、実装基板側の実装密度が低下してしまう問題が生じていた。

本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、実装時の半導体基板のチッピングが防止された半導体装置およびその製造方法を提供することにある。

本発明の半導体装置は、第１主面および第２主面を有する半導体基板と、前記半導体基板に形成された回路素子と電気的に接続されて前記第１主面に形成された電極と、を備え、前記半導体基板の前記第１主面の周辺部および前記第２主面の周辺部には傾斜面が形成され、前記半導体基板の前記第１主面および前記第２主面は、前記傾斜面も含めて樹脂膜により被覆されることを特徴とする。

本発明の半導体装置の製造方法は、複数の半導体装置部が形成され、前記半導体装置部の内部に形成された回路素子と電気的に接続された電極が配置された第１主面と、前記第１主面に対向する第２主面とを具備する半導体ウェハを用意する工程と、前記第１主面から前記半導体装置部の境界に沿って第１溝を形成し、前記第２主面から前記半導体装置部の境界に沿って第２溝を形成する工程と、前記第１溝を含めて前記半導体ウェハの前記第１主面が被覆されるように第１樹脂膜を形成し、前記第２溝を含めて前記半導体ウェハの前記第２主面が被覆されるように第２樹脂膜を形成する工程と、前記半導体装置部の境界に沿って、前記半導体ウェハ、前記第１樹脂膜および前記第２樹脂膜を切断して、前記半導体装置部を個別に分離する工程と、を具備することを特徴とする。

本発明によれば、半導体装置を構成する半導体基板の両主面の周辺部に傾斜面を設け、この傾斜面も含めて両主面が被覆されるように樹脂膜を形成している。従って、先ず、半導体基板の両主面を傾斜面とすることにより、半導体基板の側辺がストレート形状であった背景技術と比較して、半導体基板の周辺部が欠けるチッピングが防止される。更に、本発明の半導体装置では、上記した傾斜面も含めて、樹脂膜により半導体基板の両主面が被覆される。従って、半導体装置の実装時等に外部から衝撃が作用しても、この衝撃が樹脂膜により緩和されて、チッピングが防止される効果が更に大きくなる。

更に本発明によれば、半導体基板の一主面に金属層を設け、この金属層の角部を面取りしている。このことにより、金属層の角部に於ける電界集中が緩和されると共に、金属層の半導体基板からの剥離が抑止される。

更にまた、本発明によれば、半導体ウェハの両主面を樹脂層で被覆した後に、半導体ウェハの各回路装置部を個別に切断して分離している。従って、樹脂層で被覆された状態の半導体ウェハを、ダイシングにより切断して分離するので、ダイシングによるチッピングの発生が防止される。結果的に、最終工程である分離の工程に於ける歩溜まりが向上される。

また、本発明では、上記した傾斜面となる溝を、エッチングにより形成される。従って、ダイシングによる方法と比較して応力が残留しないので、半導体装置の使用状況下に於けるチッピングの発生が抑制される。

先ず、図１および図２を参照して本形態の半導体装置１０等の構成を説明する。図１（Ａ）は半導体装置１０の外観を示す斜視図であり、図１（Ｂ）はその断面図であり、図1（Ｃ）は他の形態の半導体装置１０の断面図である。また、図２（Ａ）および図２（Ｂ）は半導体基板１２に形成される回路素子の詳細を説明するための図である。

図１（Ａ）および図１（Ｂ）を参照して、半導体装置１０は、半導体基板１２と、半導体基板１２の下面に設けた電極２０と、半導体基板１２の上下主面の周辺部に設けた傾斜面１６Ａ、１６Ｂと、半導体基板１２の上下主面を全面的に被覆する樹脂膜１８Ａ、１８Ｂを主要に備えた構成となっている。

半導体基板１２は、例えばシリコン等の半導体材料から成り、その内部には拡散工程により回路素子が形成されている。例えば、バイポーラトランジスタ、ＭＯＳＦＥＴ、ダイオード、メモリ等が半導体基板１２に形成される。半導体基板１２の厚みは、例えば１００μｍ〜５００μｍ程度である。本形態では、一実施形態として、半導体基板１２の内部には、ドレイン電極が共通に接続された２つのＭＯＳＦＥＴが回路素子として形成されている。また、半導体基板１２のトータルの厚みＴ１は例えば３００μｍ程度であり、半導体基板１２の平面的な大きさは１．１ｍｍ×１．１ｍｍ〜２．０ｍｍ×２．０ｍｍ程度である。

半導体基板１２の下面には、内部の回路素子（活性領域）と電気的に接続された電極２０が形成されている。この電極２０が活性領域とコンタクトする部分を除いた半導体基板１２の下面は、例えば窒化膜や樹脂膜から成る絶縁層１１により被覆されている。図１（Ｂ）では、模式的に単層の配線層から成る電極２０が図示されているが、絶縁層１１を介して多層の配線層が積層され、最下層の配線層により電極２０が構成されても良い。上記したように、半導体基板１２の内部にドレインが共通接続された２つのＭＯＳＦＥＴが形成されると、４つの電極２０が半導体基板１２の下面に形成される。

上記した構成の半導体基板１２の周辺部には、傾斜面が形成されている。即ち、図１（Ｂ）を参照して、半導体基板１２の下面の周辺部には傾斜面１６Ａが形成され、半導体基板１２の上面の周辺部には傾斜面１６Ｂが形成されている。ここで、傾斜面１６Ａおよび傾斜面１６Ｂの断面形状は直線状を呈しているが、この断面形状は外側に膨らむ曲線形状でも良いし内側に膨らむ曲線形状でも良い。

この様に、半導体基板１２の上面周辺部および下面周辺部を面取りして傾斜面１６Ａ、１６Ｂを設けることにより、半導体基板１２の端部の形状が鈍角となる。従って、半導体基板１２の端部が直角形状を呈していた背景技術と比較すると、半導体基板１２の端部に機械的衝撃が作用した際にチッピングが発生することが抑止される。半導体基板１２の厚みＴ１が例えば３００μｍ程度であるのに対して、傾斜面１６Ａおよび傾斜面１６Ｂの厚みＴ２およびＴ３は、例えば１２５μｍ程度である。

半導体基板１２の下面は、シリコン酸化膜またはシリコン窒化膜から構成される絶縁層１１により被覆される。そして、絶縁層１１を部分的に開口して設けたコンタクトホールを介して電極２０は、所定の拡散領域と接続されている。また、各電極２０には半田等から成る接続電極２２が溶着される。

金属層１４は、半導体基板１２の上面を被覆するように形成され、チタン、ニッケルおよび金を順次積層させて形成されている。この金属層１４は、半導体基板１２の内部に形成された回路素子を接続させる働きを有する。具体的には、半導体基板１２の内部には２つのＭＯＳＦＥＴが形成され、両ＭＯＳＦＥＴのドレイン領域が金属層１４により共通に接続される。この様に、半導体基板１２を被覆する金属層１４で、半導体基板１２の内部に形成された回路素子を接続することにより、オン抵抗を低減させることができる。

更に、図１（Ａ）を参照して、半導体基板１２の上面に設けられる金属層１４の４角である角部３０は、直角な形状ではなく、湾曲形状を呈するように面取りされた形状となっている。この様にすることで、金属層１４の角部３０に於ける電界集中が抑制されると共に、角部３０における金属層１４の剥がれが防止される。

半導体基板１２の上下主面は、上記した傾斜面も含めて樹脂膜１８Ｂにより被覆されている。樹脂膜１８Ａ、１６Ｂの厚みは例えば５０μｍ程度であり、エポキシ樹脂等の熱硬化性樹脂またはアクリル樹脂等の熱可塑性樹脂から成る。また、樹脂膜１８Ａ、１６Ｂはフィラーが混入された樹脂材料から構成されても良い。

樹脂膜１８Ａは、傾斜面１６Ａを含めた半導体基板１２の下面が被覆されるように、形成されている。更に、電極２０が露出する領域（接続電極２２が形成される領域）では、樹脂膜１８Ａを除去した開口部が設けられている。

樹脂膜１８Ｂは、傾斜面１６Ｂを含めた半導体基板１２の上面が被覆されるように形成されている。本形態では、半導体基板１２の上面を被覆する金属層１４も、樹脂膜１８Ｂにより被覆されている。

図１（Ｃ）を参照すると、半導体基板１２の上面を被覆する金属層１４にヒートシンク４２が固着されている。ヒートシンク４２は、半導体装置１０を動作させたときに半導体基板１２から放出される熱を良好に外部に放出するために備えられており、銅やアルミニウム等の金属を所定の形状に成形したものである。ここで、ヒートシンク４２は、金属層１４と絶縁して固着されても良いし、金属層１４と導通した状態で固着されても良い。金属層１４と絶縁して固着される場合は、エポキシ樹脂等の絶縁性の接着剤を介してヒートシンク４２は半導体基板１２に固着される。また、金属層１４と導通した状態で固着される場合は、半田や導電ペースト等の導電性の接着材を介して金属層１４の上面にヒートシンク４２が固着される。

図２を参照して、半導体装置１０に内蔵される回路素子を詳細に説明する。図２（Ａ）は電極が形成された主面から半導体装置１０を見た平面図であり、図２（Ｂ）は図２（Ａ）のＸ−Ｘ線に沿った断面図である。

本実施の形態の半導体装置１０は、スイッチング素子であるパワーＭＯＳＦＥＴ（Ｑ１、Ｑ２）を１チップに集積化したＭＯＳＦＥＴチップである。図２（Ａ）を参照すると、ゲート電極として電極２０Ａ、２０Ｄが形成されており、ソース電極として電極２０Ｂ、２０Ｃが形成されている。また、電極２０Ａ、２０Ｂと、電極２０Ｄ、２０Ｃとは、点線で示される線分Ｙ−Ｙに対して線対称に配置されている。

図２（Ｂ）を参照して、半導体装置１０は、ドレイン領域となるＮ＋型／Ｎ型半導体基板３３４と、Ｐ型のチャネル領域３３５と、チャネル領域３３５を貫通して設けたトレンチ３３６と、トレンチ３３６にゲート酸化膜３３７を介して埋め込まれたポリシリコンより成るゲート電極３３８と、トレンチ３３６に隣接して設けたＮ＋型のソース領域３３９と、ソース領域３３９に隣接して設けた基板ダイオードを形成するＰ＋型のボディ領域３４０とを有する。半導体基板３３４の絶縁膜３４１上には、ソース領域３３９とボディ領域３４０にコンタクトしたアルミニウムのスパッタで形成された下地ソース電極３４２と、ゲート電極３３８に接続された下地ゲート電極３４３が設けられる。この下地ソース電極３４２と下地ゲート電極３４３上にはＰｄ／ＴｉあるいはＡｕ／ＴｉＷのバリアメタル層が設けられる。また、半導体基板３３４の裏面の平坦部にはドレイン電極３３３が設けられており、このドレイン電極が図１（Ａ）の金属層１４に対応している。

更に、図２（Ｂ）を参照して、半導体基板の上面は傾斜面１６Ｂも含めて樹脂膜１８Ｂにより被覆され、下面は傾斜面１６Ａおよび金属層１４も含めて樹脂膜１８Ａにより被覆されている。

上記した構成の半導体装置１０は、フリップチップ実装により実装基板等に実装される。

次に、図３から図８を参照して、上記した構成の半導体装置の製造方法を説明する。

図３を参照して、先ず、拡散工程により所定の回路素子を半導体ウェハ２４の内部に形成する。図３（Ａ）は多数の半導体装置部２８が形成された半導体ウェハ２４の平面図であり、図３（Ｂ）は半導体ウェハ２４の断面図である。

図３（Ａ）を参照して、半導体ウェハ２４にはマトリックス状に多数個の半導体装置部２８が形成されている。ここで、半導体装置部２８とは１つの半導体装置を構成する部位である。各半導体装置部２８の境界には分割線２６が規定されており、後の工程にて、この分割線２６に沿って半導体ウェハ２４が分割される。

図３（Ｂ）を参照して、１つの半導体装置部２８に対応する半導体ウェハ２４の内部には、例えば、図２（Ｂ）に示したような構成の２つのＭＯＳＦＥＴが形成されている。

更に、半導体ウェハの厚みは拡散工程に於いては例えば５００μｍ程度であるが、図３（Ｂ）を参照して、半導体ウェハ２４を上面からバックグラインドすることにより、半導体ウェハ２４の厚みは所定の厚さ（例えば１００μｍ〜３００μｍ）とされている。

また、上記したバックグラインドの工程を経ることにより、半導体ウェハ２４の上面は、微細な加工キズが存在するダメージ層と成っている。そこで本形態では、半導体ウェハ２４の上面を全面的にエッチングすることによりダメージ層を除去して、半導体ウェハ２４の上面を平滑な面としている。この様にダメージ層をエッチングにより除去することで、半導体ウェハの機械的強度が向上される。

更にまた、半導体ウェハ２４の下面には、半導体ウェハ２４内部の拡散領域と接続された電極２０が形成されており、この電極２０の下面には半田等から成る接続電極２２が溶着されている。

図４（Ａ）および図４（Ｂ）を参照して、次に、半導体ウェハの上面に金属層１４を形成する。具体的には、例えばスパッタリングやメッキ法等の成膜方法により、チタン、ニッケルおよび金をこの順番で半導体ウェハ２４の上面に積層させて、金属層１４を形成する。本工程では、半導体ウェハ２４の上面の全域が被覆されるように金属層１４が形成される。この金属層１４は、１つの半導体装置部２８に形成されたＭＯＳＦＥＴの共通ドレイン電極として機能する。

図５（Ａ）および図５（Ｂ）を参照して、次に、半導体ウェハ２４の上面に形成された金属層１４を所定の形状にパターニングする。図５（Ａ）を参照すると、各半導体装置部２８の境界に対応する部分（分割線２６が規定された領域）に位置する金属層１４が除去される。結果的に、各半導体装置部２８に島状の金属層１４が個別に形成されている。更に、各金属層１４の角部３０は、直角に形成されるのではなく、外側に膨らむ湾曲形状を呈している。この様に、分割線２６に対応する領域の金属層１４を本工程に除去することにより、後のダイシングの工程に於いて金属層１４をダイシングする必要がない。従って、金属層１４をダイシングすることによるバリの発生が抑制される。

上記した金属層１４のパターニングは、不図示のエッチングレジストにて残存する領域の金属層１４を選択的に被覆した後に、ウェットエッチングを行うことで行われる。

図６（Ａ）および図６（Ｂ）を参照して、次に、各半導体装置部２８の境界に対応する箇所の半導体ウェハ２４の下面および上面に、第１溝３２および第２溝３４を設ける。本形態では、半導体ウェハ２４にマトリックス状に半導体装置部２８が形成されているので、第１溝３２および第２溝３４は格子状に形成される。

第１溝３２および第２溝３４の形成方法は、ダイシング等の機械的加工方法でも良いし、ドライエッチングまたはウェットエッチングによる化学的加工方法でも良い。化学的加工方法によると、第１溝３２および第２溝３４の加工に伴う機械的ストレスが半導体ウェハ２４に残留しないので、製造される半導体装置の機械的強度が向上される。

エッチングにより上記した第１溝３２および第２溝３４を形成する場合は、先ず、第１溝３２および第２溝３４が形成される領域を除外して、エッチングレジストにより半導体ウェハ２４の上下主面を選択的に被覆する。そして、エッチングを行い、エッチングレジストから露出する半導体ウェハ２４をエッチングして、第１溝３２および第２溝３４を形成する。ここで、エッチングとしては、ウェットエッチングおよびドライエッチングの両方が採用可能である。ウェットエッチングを行う場合は、ＨＦまたはＫＯＨを含む溶液がエッチャントとして使用される。ドライエッチングを行う場合は、ＣＦ_４等を含むガスがエッチャントとして採用される。

更に、図６（Ｂ）を参照すると三角形形状（Ｖ字状）の断面を有する第１溝３２および第２溝３４が形成されており、このことによりメサ形状の半導体ウェハ２４が形成される。しかしながら、第１溝３２および第２溝３４の形状は他の形状でも良い。例えば、両溝の形状としては、通常のウェットエッチングにより形成される湾曲形状（Ｕ字状）でも良い。

本工程により形成された第１溝３２および第２溝３４は、図１に示す傾斜面１６Ａ、１６Ｂとなる。

図７を参照して、次に、半導体ウェハ２４の上面および下面を全面的に樹脂膜により被覆する。具体的には、第１溝３２も含めた半導体ウェハ２４の下面が被覆されるように、樹脂膜１８Ａを形成する。そして、第２溝３４も含めた半導体ウェハ２４の上面が被覆されるように樹脂膜１８Ｂを形成する。樹脂膜１８Ａ、１８Ｂは、厚みが数十μｍ程度の熱硬化性樹脂または熱可塑性樹脂から成り、液状または半固形状の樹脂材料をコーティングすることにより形成されても良いし、真空プレス等により樹脂膜を半導体ウェハ２４に貼着して形成されても良い。本工程にて形成される樹脂膜１８Ａ、１８Ｂの厚みは例えば５０μｍ程度であり、先工程にて形成された第１溝３２および第２溝３４が被覆されるように、半導体ウェハ２４の両主面に形成される。また、半導体ウェハ２４の下面に於いて電極２０および接続電極２２が形成される箇所に関しては、樹脂膜１８Ａが形成されない開口部となっている。

図８を参照して次に、ダイシングにより半導体ウェハ２４を分離して、個々の半導体装置を得る。図８（Ａ）は本工程を示す斜視図であり、図８（Ｂ）はダイシングされる半導体ウェハ２４の断面図である。

図８（Ａ）を参照して、先工程を経た半導体ウェハ２４は、ウェハリング３６により周囲が支持されたダイシングシート３８の上面に貼着される。ここでは、金属層１４が形成された半導体ウェハ２４の主面がダイシングシート３８の上面に貼着される。ここで、ウェハリング３６は、板状のステンレス等を環状に形成したものである。そして、ダイシングシート３８は樹脂から成るシートであり、上面には半導体ウェハ２４を貼着させるための接着剤が塗布されている。

そして、各半導体装置部２８の境界に規定された分割線２６に沿って、高速で回転するブレード４０を使用して、半導体ウェハ２４を分離する。図８（Ｂ）を参照して、本工程では、シリコン等の半導体から成る半導体ウェハ２４と共に、第１樹脂膜１８Ａおよび第２樹脂膜１８Ｂも、各半導体装置部２８の境界で切断される。

更に本工程では、各半導体装置部２８の境界では、第１溝３２および第２溝３４が形成されることにより厚みが薄く形成されている。従って、この箇所におけるブレード４０による半導体ウェハ２４の分離が容易になる利点がある。

更に本工程では、樹脂膜１８Ａ、１８Ｂにより被覆されている半導体ウェハ２４をダイシングにより個別の半導体装置に分離するので、ブレード４０により加えられる衝撃が樹脂膜１８Ａ、１８Ｂにより緩和される。結果的に、ダイシングの工程に於けるチッピングが防止されて歩溜まりが向上される。

以上の工程により、図１（Ｂ）に断面を示した半導体装置１０が製造される。また、図１（Ｃ）に示すようなヒートシンク４２を有する半導体装置１０を製造する場合は、図８（Ｂ）に示す各半導体装置部２８の金属層１４にヒートシンク４０を固着させる。

本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。 本発明の半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は拡大された平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は拡大された平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図である。 従来の半導体装置およびその製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。

符号の説明

１０ 半導体装置
１１ 絶縁層
１２ 半導体基板
１４ 金属層
１６Ａ、１６Ｂ 傾斜面
１８Ａ、１８Ｂ 樹脂膜
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ 電極
２２ 接続電極
２４ 半導体ウェハ
２６ 分割線
２８ 半導体装置部
３０ 角部
３２ 第１溝
３４ 第２溝
３６ ウェハリング
３８ ダイシングシート
４０ ブレード
４２ ヒートシンク

Claims (6)

1. 第１主面および第２主面を有する半導体基板と、
   前記半導体基板に形成された回路素子と電気的に接続されて前記第１主面に形成された電極と、を備え、
   前記半導体基板の前記第１主面の周辺部および前記第２主面の周辺部には傾斜面が形成され、
   前記半導体基板の前記第１主面および前記第２主面は、前記傾斜面も含めて樹脂膜により被覆されることを特徴とする請求項１記載の半導体装置。
2. 前記回路素子は、２つのＭＯＳＦＥＴであり、
   前記半導体基板の前記第２主面の平坦面には前記ＭＯＳＦＥＴのドレイン電極同士を接続させる金属層が形成され、
   前記金属層の角部は面取りされることを特徴とする請求項１記載の半導体装置。
3. 複数の半導体装置部が形成され、前記半導体装置部の内部に形成された回路素子と電気的に接続された電極が配置された第１主面と、前記第１主面に対向する第２主面とを具備する半導体ウェハを用意する工程と、
   前記第１主面から前記半導体装置部の境界に沿って第１溝を形成し、前記第２主面から前記半導体装置部の境界に沿って第２溝を形成する工程と、
   前記第１溝を含めて前記半導体ウェハの前記第１主面が被覆されるように第１樹脂膜を形成し、前記第２溝を含めて前記半導体ウェハの前記第２主面が被覆されるように第２樹脂膜を形成する工程と、
   前記半導体装置部の境界に沿って、前記半導体ウェハ、前記第１樹脂膜および前記第２樹脂膜を切断して、前記半導体装置部を個別に分離する工程と、
   を具備することを特徴とする半導体装置の製造方法。
4. 前記第１溝および前記第２溝を形成する工程の前に、
   前記半導体ウェハを前記第２主面から全面的にエッチングする工程を有することを特徴とする請求項３記載の半導体装置の製造方法。
5. 前記半導体ウェハの前記第２主面に金属膜を成膜し、前記半導体装置部の境界に対応する領域の前記金属膜を除去する工程を有することを特徴とする請求項３記載の半導体装置の製造方法。
6. 前記金属膜を除去する工程では、
   前記各半導体装置部を被覆する四角形状の前記金属膜の角部を面取りすることを特徴とする請求項５記載の半導体装置の製造方法。

Images