WO2022196158A1 - ワイドバンドギャップ半導体装置 - Google Patents

ワイドバンドギャップ半導体装置 Download PDF

Info

Publication number
WO2022196158A1
WO2022196158A1 PCT/JP2022/004301 JP2022004301W WO2022196158A1 WO 2022196158 A1 WO2022196158 A1 WO 2022196158A1 JP 2022004301 W JP2022004301 W JP 2022004301W WO 2022196158 A1 WO2022196158 A1 WO 2022196158A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
main surface
semiconductor device
wide bandgap
bandgap semiconductor
Prior art date
Application number
PCT/JP2022/004301
Other languages
English (en)
French (fr)
Inventor
佑紀 中野
保徳 久津間
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to JP2023506844A priority Critical patent/JPWO2022196158A1/ja
Priority to DE112022000168.2T priority patent/DE112022000168T5/de
Priority to CN202280013916.3A priority patent/CN116830262A/zh
Priority to US18/254,029 priority patent/US20230335633A1/en
Publication of WO2022196158A1 publication Critical patent/WO2022196158A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0801Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]

Abstract

ワイドバンドギャップ半導体装置は、ワイドバンドギャップ半導体を含み、主面を有するチップと、前記主面の上に配置された主面電極と、マトリクス樹脂および複数のフィラーを含み、前記主面電極の一部を露出させるように前記主面を被覆する熱硬化性樹脂と、を含む。

Description

ワイドバンドギャップ半導体装置
 この出願は、2021年3月18日に日本国特許庁に提出された特願2021-045115号に対応しており、この出願の全開示はここに引用により組み込まれる。本発明は、ワイドバンドギャップ半導体装置に関する。
 特許文献1は、半導体基板、電極および有機保護層を含む半導体装置を開示している。半導体基板は、SiCによって形成されている。電極は、半導体基板の上に形成されている。有機保護膜は、電極を部分的に被覆している。
米国特許出願公開第2019/0080976号明細書
 一実施形態は、信頼性を向上できるワイドバンドギャップ半導体装置を提供する。
 一実施形態は、ワイドバンドギャップ半導体を含み、主面を有するチップと、前記主面の上に配置された主面電極と、マトリクス樹脂および複数のフィラーを含み、前記主面電極の一部を露出させるように前記主面を被覆する熱硬化性樹脂と、を含む、ワイドバンドギャップ半導体装置を提供する。
 本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面の参照によって説明される実施形態により明らかにされる。
図1は、第1実施形態に係るワイドバンドギャップ半導体装置を示す斜視図である。 図2は、図1に示すワイドバンドギャップ半導体装置の平面図である。 図3は、図2に示すIII-III線に沿う断面図である。 図4は、図3に示す領域IVの拡大図である。 図5は、図3に対応し、第2実施形態に係るワイドバンドギャップ半導体装置を示す断面図である。 図6は、図3に対応し、第3実施形態に係るワイドバンドギャップ半導体装置を示す断面図である。 図7は、図3に対応し、第4実施形態に係るワイドバンドギャップ半導体装置を示す断面図である。 図8は、図3に対応し、第5実施形態に係るワイドバンドギャップ半導体装置を示す断面図である。 図9は、図3に対応し、第6実施形態に係るワイドバンドギャップ半導体装置を示す断面図である。 図10は、第7実施形態に係るワイドバンドギャップ半導体装置を示す斜視図である。 図11は、図10に示すワイドバンドギャップ半導体装置の平面図である。 図12は、図11に示すXII-XII線に沿う断面図である。 図13は、図11に示す領域XIIIを内部構造と共に示す平面図である。 図14は、図13に示すXIV-XIV線に沿う断面図である。 図15は、図12に示す領域XVの拡大図である。 図16は、図12に対応し、第8実施形態に係るワイドバンドギャップ半導体装置を示す断面図である。 図17は、図12に対応し、第9実施形態に係るワイドバンドギャップ半導体装置を示す断面図である。 図18は、図12に対応し、第10実施形態に係るワイドバンドギャップ半導体装置を示す断面図である。 図19は、図12に対応し、第11実施形態に係るワイドバンドギャップ半導体装置を示す断面図である。 図20は、図12に対応し、第12実施形態に係るワイドバンドギャップ半導体装置を示す断面図である。 図21は、図3に対応し、パッド電極の変形例を示す断面図である。 図22は、第1~第6実施形態に係るワイドバンドギャップ半導体装置が搭載される半導体パッケージを示す平面図である。 図23は、第7~第12実施形態に係るワイドバンドギャップ半導体装置が搭載される半導体パッケージを示す平面図である。 図24は、第1~第6実施形態に係るワイドバンドギャップ半導体装置および第7~第12実施形態に係るワイドバンドギャップ半導体装置が搭載される半導体パッケージを示す斜視図である。 図25は、図24に示す半導体パッケージの分解斜視図である。 図26は、図24に示すXXVI-XXVI線に沿う断面図である。
 添付図面は、模式図であり、必ずしも厳密に図示されたものではなく、縮尺等は必ずしも一致しない。また、添付図面の間で対応する構造には同一の参照符号が付され、重複する説明は省略または簡略化される。また、以下の実施形態において、説明が省略または簡略化された構造については、省略または簡略化される前になされた説明が適用される。
 図1は、第1実施形態に係るワイドバンドギャップ半導体装置1Aを示す斜視図である。図2は、図1に示すワイドバンドギャップ半導体装置1Aの平面図である。図3は、図2に示すIII-III線に沿う断面図である。図4は、図3に示す領域IVの拡大図である。
 図1~図4を参照して、ワイドバンドギャップ半導体装置1Aは、機能デバイスの一例としてのSBD(Schottky Barrier Diode)を含む半導体装置である。ワイドバンドギャップ半導体装置1Aは、ワイドバンドギャップ半導体からなり、六面体形状(具体的には直方体形状)に形成されたチップ2を含む。チップ2は、「半導体チップ」または「ワイドバンドギャップ半導体チップ」と称されてもよい。ワイドバンドギャップ半導体は、Si(シリコン)のバンドギャップを超えるバンドギャップを有する半導体である。
 チップ2は、この形態(this embodiment)では、ワイドバンドギャップ半導体の一例として六方晶のSiC(炭化シリコン)単結晶からなるSiCチップである。つまり、ワイドバンドギャップ半導体装置1Aは、SiC半導体装置である。六方晶のSiC単結晶は、2H(Hexagonal)-SiC単結晶、4H-SiC単結晶、6H-SiC単結晶等を含む複数種のポリタイプを有している。この形態では、チップ2が4H-SiC単結晶からなる例を示すが、他のポリタイプを除外するものではない。
 チップ2は、一方側の第1主面3、他方側の第2主面4、ならびに、第1主面3および第2主面4を接続する側面5を有している。第1主面3および第2主面4は、それらの法線方向Zから見た平面視(以下、単に「平面視」という。)において四角形状に形成されている。第2主面4は研削痕を有する研削面からなることが好ましい。
 側面5は、第1~第4側面5A~5Dを含む。第1側面5Aおよび第2側面5Bは、第1主面3に沿う第1方向Xに延び、第1方向Xに交差(具体的には直交)する第2方向Yに対向している。第3側面5Cおよび第4側面5Dは、第2方向Yに延び、第1方向Xに対向している。側面5(第1~第4側面5A~5D)は、研削痕を有する研削面からなることが好ましい。チップ2は、法線方向Zに関して、10μm以上250μm以下の厚さを有していてもよい。チップ2の厚さは、80μm以下であることが好ましい。チップ2の厚さは、40μm以下であることが特に好ましい。
 ワイドバンドギャップ半導体装置1Aは、チップ2内において第2主面4側の領域に形成されたn型(第1導電型)の第1半導体領域6を含む。第1半導体領域6は、第2主面4に沿って延びる層状に形成され、第2主面4および第1~第4側面5A~5Dから露出している。第1半導体領域6は、法線方向Zに関して、5μm以上200μm以下の厚さを有していてもよい。第1半導体領域6の厚さは、50μm以下であることが好ましい。第1半導体領域6の厚さは、20μm以下であることが特に好ましい。
 ワイドバンドギャップ半導体装置1Aは、チップ2内において第1主面3側の領域に形成されたn型の第2半導体領域7を含む。第2半導体領域7は、第1半導体領域6よりも低いn型不純物濃度を有し、第1半導体領域6に電気的に接続されている。第2半導体領域7は、第1主面3に沿って延びる層状に形成され、第1主面3および第1~第4側面5A~5Dから露出している。
 第2半導体領域7は、法線方向Zに関して、5μm以上50μm以下の厚さを有していてもよい。第2半導体領域7の厚さは、30μm以下であることが好ましい。第2半導体領域7の厚さは、20μm以下であることが特に好ましい。第2半導体領域7の厚さは、第1半導体領域6の厚さを超えていることが好ましい。
 第1半導体領域6は、この形態では、ワイドバンドギャップ半導体基板(具体的にはSiC半導体基板)からなる。第2半導体領域7は、この形態では、ワイドバンドギャップ半導体エピタキシャル層(具体的にはSiCエピタキシャル層)からなる。つまり、チップ2は、ワイドバンドギャップ半導体基板およびワイドバンドギャップ半導体エピタキシャル層を含む積層構造を有している。ワイドバンドギャップ半導体基板は、第2主面4および第1~第4側面5A~5Dの一部を形成している。ワイドバンドギャップ半導体エピタキシャル層は、第1主面3および第1~第4側面5A~5Dの一部を形成している。
 ワイドバンドギャップ半導体装置1Aは、第1主面3の表層部に形成されたp型(第2導電型)のガード領域8を含む。ガード領域8のp型不純物は、活性化されていてもよいし、活性化されていなくてもよい。ガード領域8は、第1主面3の周縁(第1~第4側面5A~5D)から内方に間隔を空けて第2半導体領域7の表層部に形成されている。ガード領域8は、この形態では、平面視において第1主面3の内方部を取り囲む環状(この形態では四角環状)に形成されている。これにより、ガード領域8は、ガードリング領域として形成されている。ガード領域8は、第1主面3の内方部側の内縁部、および、第1主面3の周縁側の外縁部を有している。
 ワイドバンドギャップ半導体装置1Aは、第1主面3を被覆する第1無機絶縁膜9を含む。第1無機絶縁膜9は、第1主面3の周縁およびガード領域8の間の領域を被覆している。第1無機絶縁膜9は、具体的には、第1主面3およびガード領域8の外縁部を被覆し、第1主面3の内方部およびガード領域8の内縁部を露出させている。第1無機絶縁膜9は、この形態では、平面視において第1主面3の内方部を取り囲む環状(この形態では四角環状)に形成されている。
 第1無機絶縁膜9は、第1主面3の内方部側の内壁、および、第1主面3の周縁側の外壁を有している。第1無機絶縁膜9の内壁は、第1主面3の内方部において第2半導体領域7およびガード領域8の内縁部を露出させるコンタクト開口10を区画している。コンタクト開口10は、平面視においてガード領域8に沿う四角形状に形成されている。第1無機絶縁膜9の外壁は、第1主面3の周縁から内方に間隔を空けて形成され、第1主面3の周縁部において第2半導体領域7を露出させている。
 むろん、第1無機絶縁膜9は、第1主面3の周縁およびガード領域8の間の領域の全域を被覆していてもよい。この場合、第1無機絶縁膜9は、チップ2の側面5(第1~第4側面5A~5D)に連なる外壁を有する。第1無機絶縁膜9の外壁は、研削痕を有する研削面からなることが好ましい。第1無機絶縁膜9の外壁は、チップ2の側面5(第1~第4側面5A~5D)と1つの研削面を形成していることが好ましい。
 第1無機絶縁膜9は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも1つを含む。第1無機絶縁膜9は、酸化シリコン膜からなる単層構造を有していることが好ましい。第1無機絶縁膜9は、チップ2の酸化物からなる酸化シリコン膜を含むことが特に好ましい。第1無機絶縁膜9は、10nm以上500nm以下の厚さを有していてもよい。
 ワイドバンドギャップ半導体装置1Aは、第1主面3を被覆する第1主面電極11を含む。第1主面電極11は、第1主面3の周縁から内方に間隔を空けて第1主面3の上に形成されている。第1主面電極11は、この形態では、平面視において第1主面3の周縁に平行な4辺を有する四角形状に形成されている。第1主面電極11は、第1主面3の内方部において第2半導体領域7およびガード領域8の内縁部に電気的に接続されている。
 第1主面電極11は、具体的には、コンタクト開口10内に位置する本体部11a、および、本体部11aから第1無機絶縁膜9の上に引き出された引き出し部11bを有している。本体部11aは、第2半導体領域7(第1主面3)とショットキ接合を形成している。引き出し部11bは、第1無機絶縁膜9の外壁から内方に間隔を空けて形成され、第1無機絶縁膜9を挟んでガード領域8の外縁部および第2半導体領域7に対向している。第1主面電極11は、0.5μm以上11μm以下の厚さを有していてもよい。
 図4を参照して、第1主面電極11は、チップ2側からこの順に積層された第1主面電極膜12および第2主面電極膜13を含む積層構造を有している。第1主面電極膜12は、この形態では、Ti系金属膜を含む。第1主面電極膜12は、Ti膜またはTiN膜からなる単層構造を有していてもよい。第1主面電極膜12は、Ti膜およびTiN膜を任意の順序で含む積層構造を有していてもよい。第1主面電極膜12は、10nm以上1μm以下の厚さを有していてもよい。
 第2主面電極膜13は、Cu系金属膜またはAl系金属膜からなる。第2主面電極膜13は、純Cu膜(純度が99%以上のCu膜)、純Al膜(純度が99%以上のAl膜)、AlCu合金膜、AlSi合金膜、および、AlSiCu合金膜のうちの少なくとも1つを含んでいてもよい。第2主面電極膜13は、この形態では、Al系金属膜からなる。第2主面電極膜13は、第1主面電極膜12の厚さを超える厚さを有している。第2主面電極膜13の厚さは、0.5μm以上10μm以下であってもよい。
 ワイドバンドギャップ半導体装置1Aは、第1主面電極11を被覆する第2無機絶縁膜14を含む。第2無機絶縁膜14は、具体的には、第1無機絶縁膜9および第1主面電極11の周縁部を被覆し、第1主面電極11の内方部を露出させている。第2無機絶縁膜14は、より具体的には、第1主面電極11の引き出し部11bを被覆し、本体部11aを露出させている。第2無機絶縁膜14は、本体部11aの一部を被覆していてもよい。第2無機絶縁膜14は、第1無機絶縁膜9の上から第1主面3の周縁部の上に引き出され、第2半導体領域7を直接被覆している。
 第2無機絶縁膜14は、この形態では、平面視において第1主面3の内方部を取り囲む環状(この形態では四角環状)に形成されている。第2無機絶縁膜14は、第1主面電極11の内方部側の内壁、および、第1主面3の周縁側の外壁を有している。第2無機絶縁膜14の内壁は、第1主面電極11の内方部(本体部11a)を露出させる第1開口15を区画している。第1開口15は、平面視において第1主面電極11の周縁に沿う四角形状に形成されている。
 第2無機絶縁膜14の外壁は、第1主面3の周縁から内方に間隔を空けて形成され、第1主面3の周縁部を露出させるダイシングストリート16を区画している。むろん、第2無機絶縁膜14の外壁は、チップ2の側面5(第1~第4側面5A~5D)に連なっていてもよい。この場合、第2無機絶縁膜14の外壁は、研削痕を有する研削面からなることが好ましい。第2無機絶縁膜14の外壁は、チップ2の側面5(第1~第4側面5A~5D)と1つの研削面を形成していることが好ましい。
 第2無機絶縁膜14は、比較的高い緻密度を有する無機絶縁体からなり、水分(湿気)に対するバリア性(遮蔽性)を有している。第2無機絶縁膜14は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも1つを含む。第2無機絶縁膜14は、第1無機絶縁膜9とは異なる絶縁材料を含むことが好ましい。第2無機絶縁膜14は、窒化シリコン膜を含むことが好ましい。第2無機絶縁膜14は、第1主面電極11の厚さ未満の厚さを有していることが好ましい。第2無機絶縁膜14の厚さは、0.1μm以上5μm以下であってもよい。
 ワイドバンドギャップ半導体装置1Aは、第1主面電極11の周縁部を被覆する感光性樹脂17を含む。感光性樹脂17は、「第1有機膜」または「第1有機絶縁膜」と称されてもよい。感光性樹脂17は、この形態では、第2無機絶縁膜14の上に形成され、第2無機絶縁膜14を挟んで第1主面電極11を被覆している。感光性樹脂17は、第2無機絶縁膜14の硬度よりも低い硬度を有している。換言すると、感光性樹脂17は、第2無機絶縁膜14の弾性率よりも小さい弾性率を有し、外力に対する緩衝材(保護膜)として機能する。感光性樹脂17は、チップ2、第1主面電極11、第2無機絶縁膜14等を保護する。
 感光性樹脂17は、平面視において第1主面電極11の周縁部に沿って帯状に延びている。感光性樹脂17は、この形態では、平面視において第1主面電極11の内方部を取り囲む環状(具体的には四角環状)に形成され、全周に亘って第1主面電極11の周縁部を被覆している。感光性樹脂17は、具体的には、第1主面電極11の引き出し部11bを被覆し、本体部11aを露出させている。感光性樹脂17は、本体部11aの一部を被覆していてもよい。
 感光性樹脂17は、第1主面電極11の内方部側の内壁、および、第1主面3の周縁側の外壁を有している。感光性樹脂17の内壁は、第1主面電極11の内方部において第1主面電極11の内方部を露出させる第2開口18を区画している。第2開口18は、平面視において第1主面電極11の周縁に沿う四角形状に形成されている。感光性樹脂17の外壁は、第1主面3の周縁から内方に間隔を空けて形成され、第1主面3の周縁部を露出させるダイシングストリート16を区画している。
 感光性樹脂17は、この形態では、第2無機絶縁膜14の内周縁部(内壁)および外周縁部(外壁)の双方を露出させるように第2無機絶縁膜14の上に形成されている。したがって、感光性樹脂17の内壁は、第2無機絶縁膜14の第1開口15に連通する第2開口18を区画している。また、感光性樹脂17の外壁は、第2無機絶縁膜14と共にダイシングストリート16を区画している。第2無機絶縁膜14の外壁がチップ2の側面5(第1~第4側面5A~5D)に連なっている場合、感光性樹脂17の外壁は第2無機絶縁膜14を露出させるダイシングストリート16を区画する。
 感光性樹脂17の内壁は、第1主面電極11の内方部側に向けて膨出した湾曲形状に形成されていてもよい。感光性樹脂17の外壁は、チップ2の周縁側に向けて膨出した湾曲形状に形成されていてもよい。感光性樹脂17は、第2無機絶縁膜14の内壁および外壁のいずれか一方または双方を被覆していてもよい。つまり、感光性樹脂17は、第1主面電極11の一部を直接被覆する部分、および、チップ2の周縁部(第2半導体領域7)を直接被覆する部分のいずれか一方または双方を有していてもよい。
 感光性樹脂17は、第1無機絶縁膜9の厚さを超える厚さを有していることが好ましい。感光性樹脂17の厚さは、第2無機絶縁膜14の厚さを超えていることが好ましい。感光性樹脂17の厚さは、第1主面電極11の厚さを超えていることが好ましい。感光性樹脂17の厚さは、3μm以上30μm以下であってもよい。感光性樹脂17の厚さは、20μm以下であることが好ましい。
 感光性樹脂17は、ネガティブタイプであってもよいし、ポジティブタイプであってもよい。感光性樹脂17は、ポリイミド膜、ポリアミド膜およびポリベンゾオキサゾール膜のうちの少なくとも1つを含んでいてもよい。感光性樹脂17は、この形態では、ポリベンゾオキサゾール膜を含む。
 ワイドバンドギャップ半導体装置1Aは、第1主面3を被覆する熱硬化性樹脂19を含む。熱硬化性樹脂19は、「封止樹脂」、「第2有機膜」または「第2有機絶縁膜」と称されてもよい。熱硬化性樹脂19は、この形態では、第1主面電極11の少なくとも一部を露出させるように感光性樹脂17を被覆し、感光性樹脂17を挟んで第1主面電極11および第2無機絶縁膜14を被覆している。
 熱硬化性樹脂19は、平面視において第1主面3の周縁に沿って帯状に延びている。熱硬化性樹脂19は、この形態では、平面視において第1主面電極11の内方部を取り囲む環状(具体的には四角環状)に形成され、全周に亘って感光性樹脂17を挟んで第1主面電極11の周縁部を被覆している。熱硬化性樹脂19は、この形態では、感光性樹脂17を挟んで第1主面電極11の引き出し部11bを被覆し、本体部11aを露出させている。感光性樹脂17が本体部11aを被覆している場合、熱硬化性樹脂19は感光性樹脂17を挟んで本体部11aの一部を被覆していてもよい。
 熱硬化性樹脂19は、この形態では、感光性樹脂17の内壁(第2開口18)を露出させ、感光性樹脂17の外壁を被覆している。熱硬化性樹脂19は、チップ2の周縁部において感光性樹脂17(第2無機絶縁膜14)によって区画されたダイシングストリート16を被覆している。熱硬化性樹脂19は、ダイシングストリート16において第1主面3から露出した第2半導体領域7を直接被覆している。
 熱硬化性樹脂19は、樹脂主面20、第1主面電極11の内方部側の樹脂内壁21、および、第1主面3の周縁側の樹脂側面22を有している。樹脂主面20、樹脂内壁21および樹脂側面22は、それぞれ「有機主面」、「有機内壁」および「有機側面」と称されてもよい。樹脂主面20は、第1主面3に沿って延びている。樹脂主面20は、具体的には、第1主面3に対してほぼ平行に延びている。樹脂主面20は、研削痕を有する研削面からなることが好ましい。
 樹脂内壁21は、樹脂主面20の内方部において第1主面電極11の内方部を露出させるパッド開口23を区画している。パッド開口23は、この形態では、第2無機絶縁膜14の第1開口15および感光性樹脂17の第2開口18に連通している。パッド開口23は、平面視においてチップ2(第1主面電極11)の周縁に沿う四角形状に形成されている。樹脂内壁21は、研削痕を有さない平滑面からなることが好ましい。
 樹脂内壁21は、樹脂主面20側の上端部(開口端)およびチップ2(感光性樹脂17)側の下端部を有している。樹脂内壁21の下端部は、感光性樹脂17の外面に沿って窪み、感光性樹脂17と間隙24を形成している。樹脂内壁21は、具体的には、開口端側の第1壁部25、および、下端部側の第2壁部26を有している。第1壁部25は、開口端および下端部の間を厚さ方向に延びている。第1壁部25は、断面視において樹脂内壁21の80%以上の範囲を占めていることが好ましい。
 第2壁部26は、感光性樹脂17の外面および第1壁部25の間において感光性樹脂17の外壁に向けて第1壁部25に交差する方向に延び、感光性樹脂17の外面と間隙24を区画している。第2壁部26は、具体的には、第1壁部25から感光性樹脂17の外面に向けて斜めに傾斜し、第1壁部25(第1主面電極11)から離れるに従って法線方向Zに沿う幅が漸減する先細り形状の間隙24を区画している。第2壁部26(間隙24)は、断面視において樹脂内壁21の20%未満の範囲を占めていることが好ましい。
 樹脂側面22は、第1~第4樹脂側面22A~22Dを含む。第1樹脂側面22Aは第1側面5A側に位置し、第2樹脂側面22Bは第2側面5B側に位置し、第3樹脂側面22Cは第3側面5C側に位置し、第4樹脂側面22Dは第4側面5D側に位置している。第1樹脂側面22Aおよび第2樹脂側面22Bは、第1主面3に沿う第1方向Xに延び、第2方向Yに対向している。第3樹脂側面22Cおよび第4樹脂側面22Dは、第2方向Yに延び、第1方向Xに対向している。
 樹脂側面22(第1~第4樹脂側面22A~22D)は、チップ2に向かって延び、樹脂外壁を形成している。樹脂側面22は、樹脂主面20に対してほぼ直角に形成されている。樹脂側面22が樹脂主面20との間で成す角度は、88°以上92°以下であってもよい。樹脂側面22は、チップ2の側面5(第1~第4側面5A~5D)に連なっている。樹脂側面22は、研削痕を有する研削面からなることが好ましい。樹脂側面22は、チップ2の側面5と1つの研削面を形成していることが好ましい。
 熱硬化性樹脂19は、第1無機絶縁膜9の厚さを超える厚さを有していることが好ましい。熱硬化性樹脂19の厚さは、第2無機絶縁膜14の厚さを超えていることが好ましい。熱硬化性樹脂19の厚さは、第1主面電極11の厚さを超えていることが好ましい。熱硬化性樹脂19の厚さは、感光性樹脂17の厚さを超えていることが特に好ましい。熱硬化性樹脂19の厚さは、この形態では、チップ2の厚さを超えている。熱硬化性樹脂19の厚さは、10μm以上300μm以下であってもよい。熱硬化性樹脂19の厚さは、30μm以上であることが好ましい。熱硬化性樹脂19の厚さは、200μm以下であってもよい。
 熱硬化性樹脂19は、感光性樹脂17の硬度よりも高い硬度を有している。換言すると、熱硬化性樹脂19は、感光性樹脂17の弾性率よりも大きい弾性率を有している。熱硬化性樹脂19は、第1主面3の上からチップ2を補強する。図4を参照して、熱硬化性樹脂19は、マトリクス樹脂27および複数のフィラー28によって構成されている。マトリクス樹脂27は、エポキシ樹脂、フェノール樹脂および熱硬化性ポリイミド樹脂のうちの少なくとも1つを含んでいてもよい。マトリクス樹脂27は、この形態では、エポキシ樹脂を含む。マトリクス樹脂27は、カーボンブラック等の色材によって着色されていてもよい。
 複数のフィラー28は、セラミック、酸化物、絶縁体等によって構成された球状物からそれぞれなる。つまり、複数のフィラー28は、繊維状には形成されていない。複数のフィラー28は、この形態では、酸化シリコン粒子(シリカ粒子)からそれぞれなる。熱硬化性樹脂19は、粒径(particle sizes)の異なる複数のフィラー28を含む。
 複数のフィラー28は、具体的には、複数の小径フィラー28a(第1フィラー)、複数の中径フィラー28b(第2フィラー)、および、複数の大径フィラー28c(第3フィラー)を含む。小径フィラー28aは、第1主面電極11の厚さ未満の厚さを有している。中径フィラー28bは、第1主面電極11の厚さを超えて感光性樹脂17の厚さ以下の厚さを有している。大径フィラー28cは、感光性樹脂17の厚さを超える厚さを有している。
 複数の小径フィラー28a、複数の中径フィラー28bおよび複数の大径フィラー28cは、マトリクス樹脂27と共に感光性樹脂17よりも樹脂主面20側の領域に充填されている。中径フィラー28bおよび大径フィラー28cに起因するチップ2側の構造物へのフィラーアタックは、感光性樹脂17によって緩和される。
 複数の小径フィラー28aおよび複数の中径フィラー28bは、マトリクス樹脂27と共に感光性樹脂17よりも下側の領域に充填されている。特に、小径フィラー28aは、マトリクス樹脂27と共に感光性樹脂17に起因した隙間(この形態では、第2無機絶縁膜14および感光性樹脂17の間の隙間)に充填されている。チップ2側の構造物に対するマトリクス樹脂27の密着力は、粒径の異なる複数のフィラー28によっても高められる。
 複数のフィラー28は、熱硬化性樹脂19の表層部において破断された粒形(particle shapes)を有する複数のフィラー欠片29(a plurality of filler fragments)を含む。複数のフィラー欠片29は、樹脂主面20の表層部に形成された複数の第1フィラー欠片29a(主面側フィラー欠片)、および、樹脂側面22の表層部に形成された複数の第2フィラー欠片29b(側面側フィラー欠片)を含む。
 第1フィラー欠片29aおよび第2フィラー欠片29bは、小径フィラー28aの一部、中径フィラー28bの一部および大径フィラー28cの一部のうちのいずれかによってそれぞれ形成されている。複数のフィラー欠片29は、熱硬化性樹脂19の外面において研削痕の一部をそれぞれ形成している。
 熱硬化性樹脂19は、樹脂内壁21(第1壁部25および第2壁部26)の表層部においてフィラー欠片29を殆ど有さない。つまり、樹脂内壁21(パッド開口23)は、マトリクス樹脂27および正常な複数のフィラー28によって形成されている。この場合、樹脂内壁21を形成する複数のフィラー28のうちのフィラー欠片29の割合は、樹脂内壁21を形成する正常なフィラー28の割合未満である。
 ワイドバンドギャップ半導体装置1Aは、第1主面電極11の露出部の上に配置されたパッド電極30を含む。パッド電極30は、導電接続部材(たとえば導線や導体板等)に電気的に接続される外部端子である。パッド電極30は、第1主面電極11の周縁から内方に間隔を空けて第1主面電極11の上に配置されている。パッド電極30は、この形態では、パッド開口23内に配置され、第1主面電極11の内方部を被覆している。つまり、パッド電極30は、パッド開口23内においてマトリクス樹脂27および複数のフィラー28に接している。
 パッド電極30は、パッド開口23外に配置されていない。パッド電極30は、平面視においてパッド開口23に整合した平面形状(この形態では四角形状)を有している。パッド電極30は、第1主面電極11の平面積未満の平面積を有している。パッド電極30は、この形態では、パッド開口23から第2開口18および第1開口15に入り込み、第1主面電極11、第2無機絶縁膜14、感光性樹脂17および熱硬化性樹脂19に接している。
 パッド電極30は、第1無機絶縁膜9の厚さを超える厚さを有していることが好ましい。パッド電極30の厚さは、第2無機絶縁膜14の厚さを超えていることが好ましい。パッド電極30の厚さは、第1主面電極11の厚さを超えていることが好ましい。パッド電極30の厚さは、感光性樹脂17の厚さを超えていることが特に好ましい。パッド電極30の厚さは、この形態では、チップ2の厚さを超えている。
 パッド電極30の厚さは、10μm以上300μm以下であってもよい。パッド電極30の厚さは、30μm以上であることが好ましい。パッド電極30の厚さは、200μm以下であってもよい。比較的厚い(たとえば第1主面電極11よりも厚い)パッド電極30は、チップ2側で生じた熱を外部に放散させるヒートシンク電極を兼ねる。
 パッド電極30は、熱硬化性樹脂19(パッド開口23)から露出した電極面30aを有している。電極面30aは、第1主面3に沿って延びている。電極面30aは、具体的には、第1主面3に対してほぼ平行に延びている。電極面30aは、熱硬化性樹脂19の樹脂主面20に連なっている。電極面30aは、研削痕を有する研削面からなる。電極面30aは、樹脂主面20と1つの研削面を形成している。
 パッド電極30は、熱硬化性樹脂19の間隙24内において感光性樹脂17の外面に乗り上げた張り出し部30bを有している。張り出し部30bは、間隙24内において感光性樹脂17および熱硬化性樹脂19に接し、間隙24に整合した断面形状を有している。つまり、張り出し部30bは、第1壁部25側から感光性樹脂17の外面に向けて斜めに下り傾斜し、第1壁部25から離れるに従って厚さが漸減する先細り形状に形成されている。
 張り出し部30bの第1主面3に沿う長さは、感光性樹脂17の厚さを超えていてもよい。むろん、張り出し部30bの長さは、感光性樹脂17の厚さ以下であってもよい。張り出し部30bは、熱硬化性樹脂19からのパッド電極30の抜け落ちを抑制する。張り出し部30bは、「抜け止め部」と称されてもよい。
 図4を参照して、パッド電極30は、第1主面電極11側からこの順に積層された第1パッド電極膜31および第2パッド電極膜32を含む。第1パッド電極膜31は、第1主面電極11を被覆している。第1パッド電極膜31は、この形態では、第1主面電極11の上から第2無機絶縁膜14の上および感光性樹脂17の上に膜状に引き出されている。
 第1パッド電極膜31は、第1主面電極11の厚さ未満の厚さを有し、第1開口15内および第2開口18内に位置する部分を有している。第1パッド電極膜31は、厚さ方向(法線方向Z)に関して、間隙24の幅未満の厚さを有し、間隙24内において感光性樹脂17を被覆する部分を有している。第1パッド電極膜31は、この形態では、間隙24内においてパッド開口23の第2壁部26を部分的に被覆し、パッド開口23の第1壁部25を露出させている。
 第2パッド電極膜32は、第1パッド電極膜31を被覆し、パッド電極30の本体を形成している。第2パッド電極膜32は、感光性樹脂17の厚さ(この形態ではチップ2の厚さ)を超える厚さを有し、第1開口15、第2開口18およびパッド開口23内に位置する部分を有している。
 第2パッド電極膜32は、厚さ方向(法線方向Z)に関して、間隙24の幅を超える厚さを有し、間隙24内において第1パッド電極膜31および熱硬化性樹脂19に接する部分を有している。つまり、パッド電極30膜の張り出し部30bは、第1パッド電極膜31および第2パッド電極膜32を含む。パッド電極30の電極面30aは、第2パッド電極膜32によって形成されている。
 第1パッド電極膜31は、この形態では、スパッタ法によって形成されたシード膜からなる。第1パッド電極膜31は、Ti系金属膜を含んでいてもよい。第1パッド電極膜31は、Ti膜またはTiN膜からなる単層構造を有していてもよい。第1パッド電極膜31は、任意の順序で積層されたTi膜およびTiN膜を含む積層構造を有していてもよい。第2パッド電極膜32は、この形態では、電解めっき法または無電解めっき法によって形成されためっき膜からなる。第2パッド電極膜32は、Cu系金属めっき膜を含んでいてもよい。第2パッド電極膜32は、この形態では、純Cuめっき膜(純度が99%以上のCu膜)からなる単層構造を有している。
 パッド電極30は、第1主面電極11との接続部において少なくとも1つの微小な空隙33を有していてもよい。図4では、空隙33が、第1パッド電極膜31および第1主面電極11の間に形成された例が示されている。むろん、空隙33は、第1パッド電極膜31および第2パッド電極膜32の間に形成されていてもよい。空隙33は、第1主面電極11の厚さよりも小さいサイズを有している。パッド電極30の厚さ方向に関して、空隙33のサイズは1μm以下であってもよい。空隙33のサイズは、0.5μm以下であることが好ましい。
 ワイドバンドギャップ半導体装置1Aは、第2主面4を被覆する第2主面電極34を含む。第2主面電極34は、第2主面4に電気的に接続されている。第2主面電極34は、具体的には、第2主面4から露出した第1半導体領域6とオーミック接触を形成している。第2主面電極34は、チップ2の周縁(第1~第4側面5A~5D)に連なるように第2主面4の全域を被覆している。第2主面電極34の外壁は、研削痕を有する研削面からなることが好ましい。第2主面電極34の外壁は、チップ2の側面5と1つの研削面を形成していることが好ましい。
 以上、ワイドバンドギャップ半導体装置1Aは、チップ2、第1主面電極11、および、熱硬化性樹脂19を含む。チップ2は、ワイドバンドギャップ半導体を含み、第1主面3を有している。第1主面電極11は、第1主面3を被覆している。熱硬化性樹脂19は、マトリクス樹脂27および複数のフィラー28によって構成され、第1主面電極11の少なくとも一部を露出させるように第1主面3を被覆している。
 この構造によれば、第1主面電極11とのコンタクト部を確保しながら、熱硬化性樹脂19によってチップ2を補強し、保護できる。よって、信頼性を向上できるワイドバンドギャップ半導体装置1Aを提供できる。
 熱硬化性樹脂19は、第1主面電極11の周縁部を被覆していることが好ましい。ワイドバンドギャップ半導体装置1Aは、ワイドバンドギャップ半導体の特性上、ハイブリッド車、電気自動車、燃料電池自動車等のモータを駆動源とする車両等に搭載される。そのため、ワイドバンドギャップ半導体装置1Aでは、過酷な使用環境条件に適合する耐久性が求められる。ワイドバンドギャップ半導体装置1Aの耐久性は、たとえば、高温高湿バイアス試験によって評価される。高温高湿バイアス試験では、高温高湿環境下に曝された状態で、ワイドバンドギャップ半導体装置1Aの電気的動作が評価される。
 高温環境下では、第1主面電極11の熱膨張に起因する応力によって第1主面電極11が剥離する可能性がある。高湿環境下では、第1主面電極11の剥離部に侵入した水分(湿気)に起因して第1主面電極11等の電気的特性が変動する可能性がある。したがって、第1主面電極11の周縁部を被覆する熱硬化性樹脂19によれば、第1主面電極11の剥離起点を削減できると同時に、外部からの水分の侵入を抑制できる。よって、信頼性を向上できるワイドバンドギャップ半導体装置1Aを提供できる。
 ワイドバンドギャップ半導体装置1Aは、第1主面電極11の周縁部を被覆する感光性樹脂17をさらに含むことが好ましい。この場合、熱硬化性樹脂19は、感光性樹脂17を被覆していることが好ましい。この構造によれば、感光性樹脂17および熱硬化性樹脂19の双方によって第1主面電極11の剥離起点を削減できる。
 この構造において、複数のフィラー28は、感光性樹脂17よりも厚い複数の大径フィラー28cを含んでいてもよい。この構造によれば、複数の大径フィラー28cを利用してマトリクス樹脂27の流動性を向上できると同時に、大径フィラー28cに起因する衝撃を感光性樹脂17によって緩和できる。よって、感光性樹脂17等を適切に保護する熱硬化性樹脂19を形成できる。
 ワイドバンドギャップ半導体装置1Aは、熱硬化性樹脂19のパッド開口23内において第1主面電極11に電気的に接続されたパッド電極30を含むことが好ましい。この構造によれば、第1主面電極11および熱硬化性樹脂19の間に段差が形成された構造において、第1主面電極11および導電接続部材(たとえば導線や導体板等)の間の電気信号をパッド電極30によって適切に伝達できる。
 図5は、図3に対応し、第2実施形態に係るワイドバンドギャップ半導体装置1Bを示す断面図である。第1実施形態では、感光性樹脂17が第2無機絶縁膜14の内周縁部(内壁)を露出させている例が説明された。これに対して、ワイドバンドギャップ半導体装置1Bは、第2無機絶縁膜14の内周縁部(内壁)を被覆する感光性樹脂17を含む。
 つまり、感光性樹脂17は、第1主面電極11を直接被覆する部分を含む。熱硬化性樹脂19の樹脂内壁21(パッド開口23)は、感光性樹脂17および第1主面電極11の内方部を露出させ、第2無機絶縁膜14を露出させていない。パッド電極30は、パッド開口23内において第1主面電極11、感光性樹脂17および熱硬化性樹脂19に接し、第2無機絶縁膜14には接していない。
 以上、ワイドバンドギャップ半導体装置1Bによっても、ワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。
 図6は、図3に対応し、第3実施形態に係るワイドバンドギャップ半導体装置1Cを示す断面図である。第1実施形態では、熱硬化性樹脂19が第2無機絶縁膜14の内周縁部(内壁)および感光性樹脂17の内周縁部(内壁)を露出させている例が説明された。これに対して、ワイドバンドギャップ半導体装置1Cは、第2無機絶縁膜14の内周縁部(内壁)および感光性樹脂17の内周縁部(内壁)を被覆する熱硬化性樹脂19を含む。
 つまり、熱硬化性樹脂19は、第1主面電極11を直接被覆する部分を含む。熱硬化性樹脂19の樹脂内壁21(パッド開口23)は、第1主面電極11のみを露出させ、第2無機絶縁膜14および感光性樹脂17を露出させていない。樹脂内壁21の下端部は、この形態では、第1主面電極11と間隙24を形成している。パッド電極30は、パッド開口23内において第1主面電極11および熱硬化性樹脂19に接し、第2無機絶縁膜14および感光性樹脂17には接していない。
 以上、ワイドバンドギャップ半導体装置1Cによっても、ワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。むろん、第3実施形態に係る熱硬化性樹脂19の形態は、第2実施形態に適用されてもよい。
 図7は、図3に対応し、第4実施形態に係るワイドバンドギャップ半導体装置1Dを示す断面図である。第1実施形態では、チップ2が第2主面4側からこの順に形成された第1半導体領域6(ワイドバンドギャップ半導体基板)および第2半導体領域7(ワイドバンドギャップ半導体エピタキシャル層)を含む積層構造を有している例が説明された。
 これに対して、ワイドバンドギャップ半導体装置1Dは、第1半導体領域6(ワイドバンドギャップ半導体基板)を有さず、第2半導体領域7(ワイドバンドギャップ半導体エピタキシャル層)からなる単層構造を有するチップ2を含む。
 以上、ワイドバンドギャップ半導体装置1Dによっても、ワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。また、ワイドバンドギャップ半導体装置1Dによれば、第1半導体領域6の抵抗値を削減できるので、チップ2全体の抵抗値を削減できる。また、熱硬化性樹脂19によってチップ2が支持されているので、薄化したチップ2の強度を熱硬化性樹脂19によって補完できる。よって、信頼性を高めながら、電気的特性を向上できるワイドバンドギャップ半導体装置1Dを提供できる。むろん、第4実施形態に係るチップ2の形態は、第2~第3実施形態に適用されてもよい。
 図8は、図3に対応し、第5実施形態に係るワイドバンドギャップ半導体装置1Eを示す断面図である。第1実施形態では、第2無機絶縁膜14が第1主面電極11の周縁部を被覆している例が説明された。これに対して、ワイドバンドギャップ半導体装置1Eは、第1主面電極11の電極側壁を露出させる除去部14aを有し、第1主面電極11を部分的に被覆する第2無機絶縁膜14を含む。以下、ワイドバンドギャップ半導体装置1Eの構造が具体的に説明される。
 第1無機絶縁膜9は、この形態では、第1主面3の周縁およびガード領域8の間の領域の全域を被覆している。第1無機絶縁膜9は、チップ2の側面5(第1~第4側面5A~5D)に連なる外壁を有している。第1無機絶縁膜9の外壁は、研削痕を有する研削面からなる。第1無機絶縁膜9の外壁は、チップ2の側面5(第1~第4側面5A~5D)と1つの研削面を形成している。むろん、第1無機絶縁膜9は、第1実施形態の場合と同様の態様で形成されていてもよい。
 第2無機絶縁膜14は、第1実施形態の場合と同様、第1主面電極11および第1無機絶縁膜9を被覆し、第1主面電極11の内方部側の内壁、および、第1主面3の周縁側の外壁を有している。第2無機絶縁膜14の内壁は、第1主面電極11の内方部(本体部11a)を露出させる第1開口15を区画している。第2無機絶縁膜14の外壁は、この形態では、第1主面3の周縁から内方に間隔を空けて形成され、第1無機絶縁膜9を露出させるダイシングストリート16を区画している。
 第2無機絶縁膜14は、この形態では、第1主面電極11および第1無機絶縁膜9の間で第1主面電極11の電極側壁を露出させる少なくとも1つの除去部14aを有している。除去部14aは、具体的には、内壁および外壁から間隔を空けて形成され、第1主面電極11の周縁部および第1無機絶縁膜9の一部を露出させている。
 第2無機絶縁膜14は、本体部11aの一部および引き出し部11bの一部を被覆していてもよいし、引き出し部11bから間隔を空けて本体部11aの一部を被覆していてもよい。つまり、除去部14aは、引き出し部11bの一部または全部を露出させていてもよいし、引き出し部11bの全部および本体部11aの一部を露出させていてもよい。
 第2無機絶縁膜14が1つの除去部14aを有している場合、1つの除去部14aは、平面視において第1主面電極11の周縁部に沿って延びる帯状に形成され、第1主面電極11の周縁部を部分的に露出させていてもよい。また、1つの除去部14aは、第1主面電極11の周縁部に沿って延びる環状に形成され、第1主面電極11の周縁部を全周に亘って露出させていてもよい。
 第2無機絶縁膜14が複数の除去部14aを有している場合、複数の除去部14aは第1主面電極11の周縁部に沿って間隔を空けて配列されていてもよい。この場合、複数の除去部14aは、平面視においてドット状に配列されていてもよいし、第1主面電極11の周縁部に沿って延びる帯状にそれぞれ形成されていてもよい。
 また、複数の除去部14aは、第1主面電極11の周縁部から内方部に間隔を空けて配列されていてもよい。この場合、複数の除去部14aは、平面視においてドット状に配列されていてもよいし、第1主面電極11の周縁部に沿って延びる帯状または環状にそれぞれ形成されていてもよい。この場合、少なくとも1つの除去部14aが、第1主面電極11の電極側壁(周縁部)を露出させていればよい。
 感光性樹脂17は、この形態では、第2無機絶縁膜14の上から除去部14aに入り込んでいる。感光性樹脂17は、除去部14a内において第1主面電極11の電極側壁を被覆している。感光性樹脂17は、具体的は、除去部14a内において第1主面電極11の周縁部および第1無機絶縁膜9の一部を直接被覆している。つまり、感光性樹脂17は、除去部14a内に位置する樹脂アンカー部を有している。
 熱硬化性樹脂19は、この形態では、感光性樹脂17を挟んで第2無機絶縁膜14の除去部14aを被覆する部分を含む。つまり、熱硬化性樹脂19は、第2無機絶縁膜14を介さずに感光性樹脂17のみを挟んで第1無機絶縁膜9および第1主面電極11の周縁部を被覆する部分を含む。熱硬化性樹脂19は、平面視および断面視において除去部14aの全域を被覆していることが好ましい。熱硬化性樹脂19は、この形態では、ダイシングストリート16において第1主面3から露出した第1無機絶縁膜9を直接被覆する部分を含む。
 以上、ワイドバンドギャップ半導体装置1Eによっても、ワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。また、ワイドバンドギャップ半導体装置1Eは、第1主面電極11の電極側壁を露出させる除去部14aを有する第2無機絶縁膜14を含む。この構造によれば、第1主面電極11の熱膨張に起因する第2無機絶縁膜14の剥離起点を削減できる。よって、信頼性を向上できるワイドバンドギャップ半導体装置1Eを提供できる。
 ワイドバンドギャップ半導体装置1Eは、このような構造において、除去部14a内において第1主面電極11の電極側壁を被覆する感光性樹脂17を含む。この構造によれば、第2無機絶縁膜14が除去部14aを有する構造において第1主面電極11の剥離起点を削減できる。よって、信頼性を向上できるワイドバンドギャップ半導体装置1Eを提供できる。
 ワイドバンドギャップ半導体装置1Eは、さらにこのような構造において、感光性樹脂17を挟んで第2無機絶縁膜14の除去部14aを被覆する部分を含む熱硬化性樹脂19を有している。この構造によれば、第2無機絶縁膜14が除去部14aを有する構造において第1主面電極11の剥離起点を感光性樹脂17および熱硬化性樹脂19によって削減できる。むろん、第5実施形態に係る第1無機絶縁膜9、第1主面電極11、第2無機絶縁膜14、感光性樹脂17および熱硬化性樹脂19の形態は、第2~第4実施形態に適用されてもよい。
 図9は、図3に対応し、第6実施形態に係るワイドバンドギャップ半導体装置1Fを示す断面図である。第1実施形態では、感光性樹脂17が第1主面電極11の内方部側に向けて膨出した湾曲形状の内壁およびチップ2の周縁側に向けて膨出した湾曲形状の外壁を有している例が説明された。これに対して、ワイドバンドギャップ半導体装置1Fは、第1主面電極11の内方部側に向けて斜め下り傾斜した内壁、および、チップ2の周縁側に向けて斜め下り傾斜した外壁を有する感光性樹脂17を含む。つまり、感光性樹脂17は、断面視において台形状(テーパ形状)に形成されている。
 以上、ワイドバンドギャップ半導体装置1Fによっても、ワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。また、ワイドバンドギャップ半導体装置1Fによれば、感光性樹脂17に対する熱硬化性樹脂19(マトリクス樹脂27および複数のフィラー28)の流動性を向上させることができる。これにより、熱硬化性樹脂19および感光性樹脂17の間の間隙の形成を抑制できる。むろん、第6実施形態に係る感光性樹脂17の形態は、第2~第5実施形態に適用されてもよい。
 図10は、第7実施形態に係るワイドバンドギャップ半導体装置1Gを示す斜視図である。図11は、図10に示すワイドバンドギャップ半導体装置1Gの平面図である。図12は、図11に示すXII-XII線に沿う断面図である。図13は、図11に示す領域XIIIを内部構造と共に示す平面図である。図14は、図13に示すXIV-XIV線に沿う断面図である。図15は、図12に示す領域XVの拡大図である。
 図10~図15を参照して、ワイドバンドギャップ半導体装置1Gは、機能デバイスの一例としてのMISFET(Metal Insulator Semiconductor Field Effect Transistor)を含む半導体装置である。ワイドバンドギャップ半導体装置1Gは、前述のチップ2、前述の第1半導体領域6および前述の第2半導体領域7を含む。ワイドバンドギャップ半導体装置1Gは、この形態では、チップ2の第1主面3に形成された活性面41(active surface)、外側面42(outer surface)および第1~第4接続面43A~43D(connecting surface)を含む。
 活性面41、外側面42および第1~第4接続面43A~43Dは、第1主面3において活性台地44(active mesa)を区画している。活性面41が「第1面」と称され、外側面42が「第2面」と称され、活性台地44が「台地」と称されてもよい。活性面41、外側面42および第1~第4接続面43A~43D(つまり活性台地44)は、第1主面3の構成要素と見なされてもよい。
 活性面41は、第1主面3の周縁(第1~第4側面5A~5D)から内方に間隔を空けて形成されている。活性面41は、第1方向Xおよび第2方向Yに延びる平坦面を有している。活性面41は、この形態では、平面視において第1~第4側面5A~5Dに平行な4辺を有する四角形状に形成されている。
 外側面42は、活性面41外に位置し、活性面41からチップ2の厚さ方向(第2主面4側)に窪んでいる。外側面42は、具体的には、第2半導体領域7を露出させるように第2半導体領域7の厚さ未満の深さで窪んでいる。外側面42は、平面視において活性面41に沿って延びる帯状に形成されている。外側面42は、この形態では、平面視において活性面41を取り囲む環状(具体的には四角環状)に形成されている。外側面42は、第1方向Xおよび第2方向Yに延びる平坦面を有し、活性面41に対してほぼ平行に形成されている。外側面42は、第1~第4側面5A~5Dに連なっている。
 第1~第4接続面43A~43Dは、法線方向Zに延び、活性面41および外側面42を接続している。第1接続面43Aは第1側面5A側に位置し、第2接続面43Bは第2側面5B側に位置し、第3接続面43Cは第3側面5C側に位置し、第4接続面43Dは第4側面5D側に位置している。第1接続面43Aおよび第2接続面43Bは、第1方向Xに延び、第2方向Yに対向している。第3接続面43Cおよび第4接続面43Dは、第2方向Yに延び、第1方向Xに対向している。
 第1~第4接続面43A~43Dは、四角柱状の活性台地44が区画されるように活性面41および外側面42の間をほぼ垂直に延びていてもよい。第1~第4接続面43A~43Dは、四角錘台状の活性台地44が区画されるように活性面41から外側面42に向かって斜め下り傾斜していてもよい。このように、ワイドバンドギャップ半導体装置1Gは、第1主面3において第2半導体領域7に形成された活性台地44を含む。活性台地44は、第2半導体領域7のみに形成され、第1半導体領域6には形成されていない。
 図13および図14を参照して、ワイドバンドギャップ半導体装置1Gは、活性面41に形成されたMISFETを含む。MISFETは、この形態では、トレンチゲート型である。以下、MISFETの構造が具体的に説明される。ワイドバンドギャップ半導体装置1Gは、活性面41の表層部に形成されたp型のボディ領域48を含む。ボディ領域48は、活性面41の表層部の全域に形成されていてもよい。
 ワイドバンドギャップ半導体装置1Gは、ボディ領域48の表層部に形成されたn型のソース領域49を含む。ソース領域49は、ボディ領域48の表層部の全域に形成されていてもよい。ソース領域49は、第2半導体領域7のn型不純物濃度を超えるn型不純物濃度を有している。ソース領域49は、ボディ領域48内において第2半導体領域7とMISFETのチャネルCHを形成する。
 ワイドバンドギャップ半導体装置1Gは、活性面41に形成された複数のトレンチゲート構造50を含む。複数のトレンチゲート構造50は、チャネルCHの反転および非反転を制御する。複数のトレンチゲート構造50は、ボディ領域48およびソース領域49を貫通して第2半導体領域7に至っている。複数のトレンチゲート構造50は、第2半導体領域7の底部から活性面41側に間隔を空けて形成されている。複数のトレンチゲート構造50は、平面視において第1方向Xに間隔を空けて形成され、第2方向Yに延びる帯状にそれぞれ形成されている。
 各トレンチゲート構造50は、ゲートトレンチ51、ゲート絶縁膜52およびゲート電極53を含む。ゲートトレンチ51は、活性面41に形成されている。ゲート絶縁膜52は、ゲートトレンチ51の内壁を被覆している。ゲート電極53は、ゲート絶縁膜52を挟んでゲートトレンチ51に埋設されている。ゲート電極53は、ゲート絶縁膜52を挟んで第2半導体領域7、ボディ領域48およびソース領域49に対向している。ゲート電極53には、ゲート電位が印加される。
 ワイドバンドギャップ半導体装置1Gは、活性面41に形成された複数のトレンチソース構造54を含む。複数のトレンチソース構造54は、活性面41において近接する2つのトレンチゲート構造50の間の領域にそれぞれ形成されている。複数のトレンチソース構造54は、平面視において第2方向Yに延びる帯状にそれぞれ形成されている。複数のトレンチソース構造54は、ボディ領域48およびソース領域49を貫通して第2半導体領域7に至っている。
 複数のトレンチソース構造54は、第2半導体領域7の底部から活性面41側に間隔を空けて形成されている。複数のトレンチソース構造54は、トレンチゲート構造50の深さを超える深さを有している。複数のトレンチソース構造54の底壁は、この形態では、外側面42とほぼ同一平面上に位置している。むろん、各トレンチソース構造54は、トレンチゲート構造50の深さとほぼ等しい深さを有していてもよい。
 各トレンチソース構造54は、ソーストレンチ55、ソース絶縁膜56およびソース電極57を含む。ソーストレンチ55は、活性面41に形成されている。ソース絶縁膜56は、ソーストレンチ55の内壁を被覆している。ソース電極57は、ソース絶縁膜56を挟んでソーストレンチ55に埋設されている。ソース電極57には、ソース電位が印加される。
 ワイドバンドギャップ半導体装置1Gは、第2半導体領域7において複数のトレンチソース構造54に沿う領域にそれぞれ形成された複数のp型のコンタクト領域58を含む。複数のコンタクト領域58のp型不純物濃度は、ボディ領域48のp型不純物濃度を超えている。複数のコンタクト領域58は、第2方向Yに間隔を空けて一対多の対応関係で対応するトレンチソース構造54をそれぞれ被覆している。各コンタクト領域58は、各トレンチソース構造54の側壁および底壁を被覆し、ボディ領域48に電気的に接続されている。
 ワイドバンドギャップ半導体装置1Gは、活性面41の表層部において複数のトレンチソース構造54に沿う領域にそれぞれ形成された複数のp型のウェル領域59を含む。複数のウェル領域59のp型不純物濃度は、ボディ領域48のp型不純物濃度を超え、コンタクト領域58のp型不純物濃度未満であることが好ましい。
 複数のウェル領域59は、複数のコンタクト領域58を挟んで対応するトレンチソース構造54をそれぞれ被覆している。各ウェル領域59は、対応するトレンチソース構造54に沿って延びる帯状に形成されていてもよい。各ウェル領域59は、各トレンチソース構造54の側壁および底壁を被覆し、ボディ領域48に電気的に接続されている。
 図15を参照して、ワイドバンドギャップ半導体装置1Gは、外側面42において第2半導体領域7の表層部に形成されたp型のアウターコンタクト領域60を含む。アウターコンタクト領域60は、ボディ領域48のp型不純物濃度を超えるp型不純物濃度を有していることが好ましい。アウターコンタクト領域60は、平面視において活性面41の周縁および外側面42の周縁から間隔を空けて形成されている。
 アウターコンタクト領域60は、平面視において活性面41に沿って延びる帯状に形成されている。アウターコンタクト領域60は、この形態では、平面視において活性面41を取り囲む環状(具体的には四角環状)に形成されている。アウターコンタクト領域60は、第2半導体領域7の底部から外側面42に間隔を空けて形成されている。アウターコンタクト領域60は、複数のトレンチゲート構造50の底壁に対して第2半導体領域7の底部側に位置している。
 ワイドバンドギャップ半導体装置1Gは、外側面42の表層部に形成されたp型のアウターウェル領域61を含む。アウターウェル領域61は、アウターコンタクト領域60のp型不純物濃度未満のp型不純物濃度を有している。アウターウェル領域61のp型不純物濃度は、ウェル領域59のp型不純物濃度とほぼ等しいことが好ましい。アウターウェル領域61は、平面視において活性面41の周縁およびアウターコンタクト領域60の間の領域に形成されている。
 アウターウェル領域61は、平面視において活性面41に沿って延びる帯状に形成されている。アウターウェル領域61は、この形態では、平面視において活性面41を取り囲む環状(具体的には四角環状)に形成されている。アウターウェル領域61は、アウターコンタクト領域60に電気的に接続されている。アウターウェル領域61は、この形態では、外側面42から第1~第4接続面43A~43Dに向けて延び、チップ2内において第1~第4接続面43A~43Dを被覆している。
 アウターウェル領域61は、アウターコンタクト領域60よりも深く形成されている。アウターウェル領域61は、第2半導体領域7の底部から外側面42に間隔を空けて形成されている。アウターウェル領域61は、複数のトレンチゲート構造50の底壁に対して第2半導体領域7の底部側に位置している。アウターウェル領域61は、活性面41の表層部においてボディ領域48に電気的に接続されている。
 ワイドバンドギャップ半導体装置1Gは、外側面42の表層部においてアウターコンタクト領域60および外側面42の周縁の間の領域に形成された少なくとも1つ(好ましくは2個以上20個以下)のp型のフィールド領域62を含む。ワイドバンドギャップ半導体装置1Gは、この形態では、5個のフィールド領域62を含む。複数のフィールド領域62は、外側面42においてチップ2内の電界を緩和する。フィールド領域62の個数、幅、深さ、p型不純物濃度等は任意であり、緩和すべき電界に応じて種々の値を取り得る。
 複数のフィールド領域62は、アウターコンタクト領域60側から外側面42の周縁側に向けて間隔を空けて形成されている。複数のフィールド領域62は、平面視において活性面41に沿って延びる帯状に形成されている。複数のフィールド領域62は、この形態では、平面視において活性面41を取り囲む環状(具体的には四角環状)に形成されている。これにより、複数のフィールド領域62は、FLR(Field Limiting Ring)領域としてそれぞれ形成されている。
 複数のフィールド領域62は、第2半導体領域7の底部から外側面42に間隔を空けて形成されている。複数のフィールド領域62は、複数のトレンチゲート構造50の底壁に対して第2半導体領域7の底部側に位置している。複数のフィールド領域62は、アウターコンタクト領域60よりも深く形成されている。最内のフィールド領域62は、アウターコンタクト領域60に接続されていてもよい。最内のフィールド領域62以外のフィールド領域62は、電気的に浮遊状態に形成されていてもよい。
 ワイドバンドギャップ半導体装置1Gは、第1主面3を被覆する前述の第1無機絶縁膜9を含む。第1無機絶縁膜9は、この形態では、活性面41、外側面42および第1~第4接続面43A~43Dを被覆している。第1無機絶縁膜9は、ゲート絶縁膜52およびソース絶縁膜56に連なり、ゲート電極53およびソース電極57を露出させている。第1無機絶縁膜9の外壁は、外側面42の周縁から内方に間隔を空けて形成され、外側面42の周縁部から第2半導体領域7を露出させている。
 むろん、第1無機絶縁膜9は、チップ2の側面5(第1~第4側面5A~5D)に連なるように外側面42を被覆していてもよい。この場合、第1無機絶縁膜9は、チップ2の側面5に連なる外壁を有する。第1無機絶縁膜9の外壁は、研削痕を有する研削面からなることが好ましい。第1無機絶縁膜9の外壁は、チップ2の側面5(第1~第4側面5A~5D)と1つの研削面を形成していることが好ましい。
 ワイドバンドギャップ半導体装置1Gは、第1~第4接続面43A~43Dのうちの少なくとも1つを被覆するように外側面42側において第1無機絶縁膜9の上に形成されたサイドウォール構造63を含む。サイドウォール構造63は、この形態では、平面視において活性面41を取り囲む環状(四角環状)に形成されている。サイドウォール構造63は、無機絶縁体またはポリシリコンを含んでいてもよい。
 ワイドバンドギャップ半導体装置1Gは、第1無機絶縁膜9の上に形成された層間絶縁膜64を含む。層間絶縁膜64は、第1無機絶縁膜9を挟んで活性面41、外側面42および第1~第4接続面43A~43Dを被覆している。層間絶縁膜64は、サイドウォール構造63を挟んで第1無機絶縁膜9を被覆している。層間絶縁膜64は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも1つを含んでいてもよい。層間絶縁膜64の外壁は、第1無機絶縁膜9の外壁と同様に外側面42の周縁から内方に間隔を空けて形成され、外側面42の周縁部から第2半導体領域7を露出させている。
 むろん、層間絶縁膜64の外壁は、チップ2の側面5(第1~第4側面5A~5D)に連なっていてもよい。この場合、層間絶縁膜64の外壁は、研削痕を有する研削面からなることが好ましい。層間絶縁膜64の外壁は、チップ2の側面5(第1~第4側面5A~5D)と1つの研削面を形成していることが好ましい。
 ワイドバンドギャップ半導体装置1Gは、第1主面3の上(層間絶縁膜64の上)に形成された複数の第1主面電極11を含む。複数の第1主面電極11は、第1実施形態の場合と同様に、チップ2側からこの順に積層された第1主面電極膜12および第2主面電極膜13を含む積層構造をそれぞれ有している。複数の第1主面電極11は、ゲート主面電極65およびソース主面電極67を含む。
 ゲート主面電極65には、外部からゲート電位が入力される。ゲート主面電極65は、活性面41の上に配置され、外側面42の上には配置されていない。ゲート主面電極65は、この形態では、活性面41の周縁部において第1接続面43Aの中央部に近接する領域に配置されている。ゲート主面電極65は、この形態では、平面視において四角形状に形成されている。
 ソース主面電極67は、ゲート主面電極65から間隔を空けて活性面41の上に配置されている。ソース主面電極67には、外部からソース電位が入力される。ソース主面電極67は、この形態では、平面視においてゲート主面電極65に整合する凹部を有する多角形状に形成されている。むろん、ソース主面電極67は、平面視において四角形状に形成されていてもよい。ソース主面電極67は、層間絶縁膜64および第1無機絶縁膜9を貫通し、複数のトレンチソース構造54、ソース領域49および複数のウェル領域59に電気的に接続されている。
 ワイドバンドギャップ半導体装置1Gは、第1主面3の上(層間絶縁膜64の上)に形成されたゲート配線電極66およびソース配線電極68を含む。ゲート配線電極66およびソース配線電極68は、複数の第1主面電極11と同様に、チップ2側からこの順に積層された第1主面電極膜12および第2主面電極膜13を含む積層構造をそれぞれ有している。
 ゲート配線電極66は、ゲート主面電極65から層間絶縁膜64の上に引き出されている。ゲート配線電極66は、平面視において複数のトレンチゲート構造50の端部に交差(具体的には直交)するように活性面41の周縁に沿って延びる帯状に形成されている。ゲート配線電極66は、層間絶縁膜64を貫通し、複数のトレンチゲート構造50(ゲート電極53)に電気的に接続されている。ゲート配線電極66は、ゲート主面電極65に印加されたゲート電位を複数のトレンチゲート構造50に伝達する。
 ソース配線電極68は、ソース主面電極67から層間絶縁膜64の上に引き出されている。ソース配線電極68は、ゲート配線電極66よりも外側面42側の領域において活性面41の周縁(第1~第4接続面43A~43D)に沿って延びる帯状に形成されている。ソース配線電極68は、この形態では、平面視においてゲート主面電極65、ソース主面電極67およびゲート配線電極66を取り囲む環状(具体的には四角環状)に形成されている。
 ソース配線電極68は、層間絶縁膜64を挟んでサイドウォール構造63を被覆し、活性面41側から外側面42側に引き出されている。ソース配線電極68は、外側面42側において層間絶縁膜64および第1無機絶縁膜9を貫通して、アウターコンタクト領域60に電気的に接続されている。ソース配線電極68は、全周に亘ってサイドウォール構造63の全域およびアウターコンタクト領域60の全域を被覆していることが好ましい。ソース配線電極68は、ソース主面電極67に印加されたソース電位を複数のアウターコンタクト領域60に伝達する。
 ワイドバンドギャップ半導体装置1Gは、層間絶縁膜64および複数の第1主面電極11を被覆する前述の第2無機絶縁膜14を含む。第2無機絶縁膜14は、この形態では、層間絶縁膜64等を挟んで活性面41、外側面42および第1~第4接続面43A~43Dを被覆している。第2無機絶縁膜14の厚さは、層間絶縁膜64の厚さ未満であることが好ましい。第2無機絶縁膜14は、層間絶縁膜64および複数の第1主面電極11の周縁部を被覆し、複数の第1主面電極11の内方部を露出させている。
 第2無機絶縁膜14は、具体的には、平面視においてゲート主面電極65の内方部を露出させ、全周に亘ってゲート主面電極65の周縁部を被覆している。また、第2無機絶縁膜14は、平面視においてソース主面電極67の内方部を露出させ、全周に亘ってソース主面電極67の周縁部を被覆している。第2無機絶縁膜14は、ゲート配線電極66の全域およびソース配線電極68の全域を被覆している。
 第2無機絶縁膜14は、ゲート主面電極65側の第1ゲート内壁、ソース主面電極67側の第1ソース内壁、および、外側面42側の外壁を有している。第2無機絶縁膜14の第1ゲート内壁は、ゲート主面電極65の内方部を露出させる第1ゲート開口69を区画している。第1ゲート開口69は、平面視においてゲート主面電極65の周縁に沿う四角形状に形成されている。
 第2無機絶縁膜14の第1ソース内壁は、ソース主面電極67の内方部を露出させる第1ソース開口70を区画している。第1ソース開口70は、平面視においてソース主面電極67の凹部に沿う凹部を有する多角形状に形成されている。むろん、第1ソース開口70は、平面視において四角形状に形成されていてもよい。第2無機絶縁膜14の外壁は、外側面42の周縁から内方に間隔を空けて形成され、外側面42の周縁部から第2半導体領域7を露出させるダイシングストリート16を区画している。
 むろん、第2無機絶縁膜14の外壁は、チップ2の側面5(第1~第4側面5A~5D)に連なっていてもよい。この場合、第2無機絶縁膜14の外壁は、研削痕を有する研削面からなることが好ましい。第2無機絶縁膜14の外壁は、チップ2の側面5(第1~第4側面5A~5D)と1つの研削面を形成していることが好ましい。
 ワイドバンドギャップ半導体装置1Gは、複数の第1主面電極11を被覆する前述の感光性樹脂17を含む。感光性樹脂17の厚さは、層間絶縁膜64の厚さを超えていることが好ましい。感光性樹脂17は、この形態では、第2無機絶縁膜14の上に形成され、第2無機絶縁膜14等を挟んで活性面41、外側面42および第1~第4接続面43A~43Dを被覆している。
 感光性樹脂17は、第2無機絶縁膜14を挟んでゲート主面電極65の周縁部およびソース主面電極67の周縁部を被覆し、ゲート主面電極65の内方部およびソース主面電極67の内方部を露出させている。感光性樹脂17は、具体的には、平面視において、全周に亘ってゲート主面電極65の周縁部を被覆し、全周に亘ってソース主面電極67の周縁部を被覆している。感光性樹脂17は、第2無機絶縁膜14を挟んでゲート配線電極66の全域およびソース配線電極68の全域を被覆している。
 感光性樹脂17は、ゲート主面電極65側の第2ゲート内壁、ソース主面電極67側の第2ソース内壁、および、第1主面3の周縁側の外壁を有している。感光性樹脂17の第2ゲート内壁は、ゲート主面電極65の内方部を露出させる第2ゲート開口71を区画している。第2ゲート開口71は、平面視においてゲート主面電極65の周縁に沿う四角形状に形成されている。感光性樹脂17の第2ソース内壁は、ソース主面電極67の内方部を露出させる第2ソース開口72を区画している。第2ソース開口72は、平面視においてソース主面電極67の周縁に沿う多角形状に形成されている。
 感光性樹脂17は、この形態では、第2無機絶縁膜14の第1ゲート内壁、第1ソース内壁および外壁の全てを露出させるように第2無機絶縁膜14の上に形成されている。したがって、第2ゲート開口71は、第2無機絶縁膜14の第1ゲート開口69に連通している。また、第2ソース開口72は、第2無機絶縁膜14の第1ソース開口70に連通している。また、感光性樹脂17の外壁は、第2無機絶縁膜14と共にダイシングストリート16を区画している。
 第2無機絶縁膜14の外壁がチップ2の側面5(第1~第4側面5A~5D)に連なっている場合、感光性樹脂17の外壁は第2無機絶縁膜14を露出させるダイシングストリート16を区画する。感光性樹脂17の第2ゲート内壁は、ゲート主面電極65の内方部側に向けて膨出した湾曲形状に形成されていてもよい。感光性樹脂17の第2ソース内壁は、ソース主面電極67の内方部側に向けて膨出した湾曲形状に形成されていてもよい。感光性樹脂17の外壁は、外側面42の周縁側に向けて膨出した湾曲形状に形成されていてもよい。
 感光性樹脂17は、第2無機絶縁膜14の第1ゲート内壁、第1ソース内壁および外壁のうちの少なくとも1つを被覆していてもよい。つまり、感光性樹脂17は、ゲート主面電極65の一部を直接被覆する部分、ソース主面電極67の一部を直接被覆する部分、および、外側面42の周縁部(第2半導体領域7)を直接被覆する部分のうちの少なくとも1つを有していてもよい。
 ワイドバンドギャップ半導体装置1Gは、第1主面3を被覆する前述の熱硬化性樹脂19を含む。熱硬化性樹脂19は、感光性樹脂17の上に形成され、感光性樹脂17等を挟んで活性面41、外側面42および第1~第4接続面43A~43Dを被覆している。熱硬化性樹脂19は、この形態では、複数の第1主面電極11の少なくとも一部をそれぞれ露出させるように感光性樹脂17を被覆し、感光性樹脂17を挟んで複数の第1主面電極11の周縁部および第2無機絶縁膜14を被覆している。
 熱硬化性樹脂19は、具体的には、平面視において全周に亘って感光性樹脂17を挟んでゲート主面電極65の周縁部を被覆している。また、熱硬化性樹脂19は、平面視において全周に亘って感光性樹脂17を挟んでソース主面電極67の周縁部を被覆している。熱硬化性樹脂19は、感光性樹脂17を挟んでゲート配線電極66の全域およびソース配線電極68の全域を被覆している。
 熱硬化性樹脂19は、この形態では、感光性樹脂17の第2ゲート内壁および第2ソース内壁を露出させ、感光性樹脂17の外壁を被覆している。熱硬化性樹脂19は、外側面42の周縁部において感光性樹脂17(第2無機絶縁膜14)によって区画されたダイシングストリート16を被覆している。熱硬化性樹脂19は、ダイシングストリート16において外側面42から露出した第2半導体領域7を直接被覆している。
 熱硬化性樹脂19は、樹脂主面20、複数の樹脂内壁21および樹脂側面22を有している。樹脂主面20および樹脂側面22は、第1実施形態と同様の態様で形成されている。複数の樹脂内壁21は、この形態では、複数の第1主面電極11をそれぞれ露出させる複数のパッド開口23を区画している。複数の樹脂内壁21は、具体的には、ゲート樹脂内壁73およびソース樹脂内壁74を含む。
 ゲート樹脂内壁73は、樹脂主面20の内方部においてゲート主面電極65の内方部を露出させるゲートパッド開口75(パッド開口23)を区画している。ゲートパッド開口75は、感光性樹脂17の上に区画され、第2無機絶縁膜14の第1ゲート開口69および感光性樹脂17の第2ゲート開口71に連通している。ゲートパッド開口75は、平面視においてゲート主面電極65の周縁に沿う四角形状に形成されている。ゲート樹脂内壁73は、研削痕を有さない平滑面からなることが好ましい。
 ソース樹脂内壁74は、樹脂主面20の内方部においてソース主面電極67の内方部を露出させるソースパッド開口76(パッド開口23)を区画している。ソースパッド開口76は、感光性樹脂17の上に区画され、第2無機絶縁膜14の第1ソース開口70および感光性樹脂17の第2ソース開口72に連通している。ソースパッド開口76は、平面視においてソース主面電極67の周縁に沿う四角形状に形成されている。ソース樹脂内壁74は、研削痕を有さない平滑面からなることが好ましい。
 複数の樹脂内壁21(ゲート樹脂内壁73およびソース樹脂内壁74)は、第1実施形態の場合と同様に、樹脂主面20側の上端部(開口端)およびチップ2(感光性樹脂17)側の下端部をそれぞれ有している。複数の樹脂内壁21の下端部は、感光性樹脂17の外面に沿って窪み、感光性樹脂17と間隙24をそれぞれ形成している。複数の樹脂内壁21は、具体的には、開口端側の第1壁部25、および、下端部側の第2壁部26をそれぞれ有している。第1壁部25は、開口端および下端部の間を厚さ方向に延びている。第1壁部25は、断面視において樹脂内壁21の80%以上の範囲を占めていることが好ましい。
 第2壁部26は、感光性樹脂17の外面および第1壁部25の間において感光性樹脂17の外壁に向けて第1壁部25に交差する方向に延び、感光性樹脂17の外面と間隙24を区画している。第2壁部26は、具体的には、第1壁部25から感光性樹脂17の外面に向けて斜めに傾斜し、第1壁部25(第1主面電極11)から離れるに従って法線方向Zに沿う幅が狭まる先細り形状の間隙24を区画している。第2壁部26は、断面視において樹脂内壁21の20%未満の範囲を占めていることが好ましい。
 熱硬化性樹脂19は、第1実施形態の場合と同様に、マトリクス樹脂27および複数のフィラー28によって構成されている。複数のフィラー28は、第1実施形態の場合と同様に、複数の小径フィラー28a(第1フィラー)、複数の中径フィラー28b(第2フィラー)、および、複数の大径フィラー28c(第3フィラー)を含む。小径フィラー28aは、第1主面電極11の厚さ未満の厚さを有している。中径フィラー28bは、第1主面電極11の厚さを超えて感光性樹脂17の厚さ以下の厚さを有している。大径フィラー28cは、感光性樹脂17の厚さを超える厚さを有している。
 複数のフィラー28は、第1実施形態の場合と同様に、熱硬化性樹脂19の表層部において破断された粒形を有する複数のフィラー欠片29を含む。複数のフィラー欠片29は、樹脂主面20の表層部に形成された複数の第1フィラー欠片29a、および、樹脂側面22の表層部に形成された複数の第2フィラー欠片29bを含む。複数のフィラー欠片29は、熱硬化性樹脂19の外面において研削痕の一部をそれぞれ形成している。
 熱硬化性樹脂19は、複数の樹脂内壁21(第1壁部25および第2壁部26)の表層部においてフィラー欠片29を殆ど有さない。つまり、複数の樹脂内壁21(パッド開口23)は、マトリクス樹脂27および正常な複数のフィラー28によって形成されている。この場合、樹脂内壁21を形成する複数のフィラー28のうちのフィラー欠片29の割合は、樹脂内壁21を形成する正常なフィラー28の割合未満である。
 ワイドバンドギャップ半導体装置1Gは、複数のパッド開口23内に配置された複数のパッド電極30を含む。複数のパッド電極30は、ゲートパッド開口75内に配置されたゲートパッド電極80、および、ソースパッド開口76内に配置されたソースパッド電極81を含む。ゲートパッド電極80は、ゲートパッド開口75から第2ゲート開口71および第1ゲート開口69に入り込み、ゲート主面電極65、第2無機絶縁膜14、感光性樹脂17および熱硬化性樹脂19に接している。
 つまり、ゲートパッド電極80は、ゲートパッド開口75内においてマトリクス樹脂27および複数のフィラー28に接している。ゲートパッド電極80は、ゲートパッド開口75外に配置されていない。ゲートパッド電極80は、平面視においてゲートパッド開口75に整合した平面形状(この形態では四角形状)を有している。ゲートパッド電極80は、ゲート主面電極65の平面積未満の平面積を有している。
 ゲートパッド電極80は、ゲートパッド開口75から露出したゲート電極面80aを有している。ゲート電極面80aは、熱硬化性樹脂19の樹脂主面20に連なっている。ゲート電極面80aは、研削痕を有する研削面からなる。ゲート電極面80aは、樹脂主面20と1つの研削面を形成している。
 ソースパッド電極81は、ソースパッド開口76から第2ソース開口72および第1ソース開口70に入り込み、ソース主面電極67、第2無機絶縁膜14、感光性樹脂17および熱硬化性樹脂19に接している。つまり、ソースパッド電極81は、ソースパッド開口76内においてマトリクス樹脂27および複数のフィラー28に接している。ソースパッド電極81は、ソースパッド開口76外に配置されていない。ソースパッド電極81は、平面視においてソースパッド開口76に整合した平面形状(この形態では多角形状)を有している。ソースパッド電極81は、ソース主面電極67の平面積未満の平面積を有している。
 ソースパッド電極81は、ソースパッド開口76から露出したソース電極面81aを有している。ソース電極面81aは、熱硬化性樹脂19の樹脂主面20に連なっている。ソース電極面81aは、研削痕を有する研削面からなる。ソース電極面81aは、樹脂主面20と1つの研削面を形成している。
 複数のパッド電極30(ゲートパッド電極80およびソースパッド電極81)は、第1実施形態の場合と同様に、間隙24内において感光性樹脂17の外面に乗り上げた張り出し部30bをそれぞれ有している。張り出し部30bは、間隙24内において感光性樹脂17および熱硬化性樹脂19に接し、間隙24に整合した断面形状を有している。
 つまり、張り出し部30bは、第1壁部25側から感光性樹脂17の外面に向けて斜めに下り傾斜し、第1壁部25から離れるに従って厚さが漸減する先細り形状に形成されている。張り出し部30bの第1主面3に沿う長さは、感光性樹脂17の厚さを超えていてもよい。むろん、張り出し部30bの長さは、感光性樹脂17の厚さ以下であってもよい。
 複数のパッド電極30は、第1実施形態の場合と同様に、第1主面電極11側からこの順に積層された第1パッド電極膜31および第2パッド電極膜32を含む積層構造をそれぞれ有している。複数のパッド電極30は、第1実施形態の場合と同様に、第1主面電極11との接続部において少なくとも1つの微小な空隙33を形成していてもよい。
 ワイドバンドギャップ半導体装置1Gは、第1実施形態の場合と同様に、第2主面4を被覆する第2主面電極34を含む。第2主面電極34は、第2主面4に電気的に接続されている。第2主面電極34は、具体的には、第2主面4から露出した第1半導体領域6とオーミック接触を形成している。第2主面電極34は、チップ2の周縁(第1~第4側面5A~5D)に連なるように第2主面4の全域を被覆している。
 以上、ワイドバンドギャップ半導体装置1Gによってもワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。
 図16は、図12に対応し、第8実施形態に係るワイドバンドギャップ半導体装置1Hを示す断面図である。第7実施形態では、ワイドバンドギャップ半導体装置1Gが、第2無機絶縁膜14の内周縁部(内壁)を露出させる感光性樹脂17を含む例が説明された。これに対して、ワイドバンドギャップ半導体装置1Hは、第2無機絶縁膜14の第1ゲート内壁および第1ソース内壁を被覆する感光性樹脂17を含む。つまり、感光性樹脂17は、複数の第1主面電極11を直接被覆する部分を含む。
 熱硬化性樹脂19の複数の樹脂内壁21(ゲート樹脂内壁73およびソース樹脂内壁74)は、感光性樹脂17および複数の第1主面電極11(ゲート主面電極65およびソース主面電極67)の内方部を露出させ、第2無機絶縁膜14を露出させていない。複数のパッド電極30(ゲートパッド電極80およびソースパッド電極81)は、対応するパッド開口23(ゲートパッド開口75およびソースパッド開口76)内において対応する第1主面電極11、感光性樹脂17および熱硬化性樹脂19に接し、第2無機絶縁膜14には接していない。
 以上、ワイドバンドギャップ半導体装置1Hによっても、ワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。
 図17は、図12に対応し、第9実施形態に係るワイドバンドギャップ半導体装置1Iを示す断面図である。第7実施形態では、熱硬化性樹脂19が、第2無機絶縁膜14の第1ゲート内壁および第1ソース内壁、ならびに、感光性樹脂17の第2ゲート内壁および第2ソース内壁を露出させている例が説明された。
 これに対して、ワイドバンドギャップ半導体装置1Iは、第2無機絶縁膜14の第1ゲート内壁および第1ソース内壁、ならびに、感光性樹脂17の第2ゲート内壁および第2ソース内壁を被覆する熱硬化性樹脂19を含む。つまり、熱硬化性樹脂19は、複数の第1主面電極11を直接被覆する部分を含む。
 複数の樹脂内壁21(パッド開口23)は、対応する第1主面電極11のみをそれぞれ露出させ、第2無機絶縁膜14および感光性樹脂17を露出させていない。複数の樹脂内壁21の下端部は、この形態では、対応する第1主面電極11と間隙24をそれぞれ形成している。複数のパッド電極30は、対応するパッド開口23内において対応する第1主面電極11および熱硬化性樹脂19に接し、第2無機絶縁膜14および感光性樹脂17には接していない。
 以上、ワイドバンドギャップ半導体装置1Iによっても、ワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。むろん、第9実施形態に係る熱硬化性樹脂19の形態は、第8実施形態に適用されてもよい。
 図18は、図12に対応し、第10実施形態に係るワイドバンドギャップ半導体装置1Jを示す断面図である。第7実施形態では、チップ2が第2主面4側からこの順に形成された第1半導体領域6(ワイドバンドギャップ半導体基板)および第2半導体領域7(ワイドバンドギャップ半導体エピタキシャル層)を含む積層構造を有している例が説明された。これに対して、ワイドバンドギャップ半導体装置1Jは、第1半導体領域6(ワイドバンドギャップ半導体基板)を有さず、第2半導体領域7(ワイドバンドギャップ半導体エピタキシャル層)からなる単層構造を有するチップ2を含む。
 以上、ワイドバンドギャップ半導体装置1Jによっても、ワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。また、ワイドバンドギャップ半導体装置1Jによれば、第1半導体領域6の抵抗値を削減できるので、チップ2の全体の抵抗値を削減できる。また、熱硬化性樹脂19によってチップ2が支持されているので、薄化したチップ2の強度を熱硬化性樹脂19によって補完できる。よって、信頼性を高めながら、電気的特性を向上できるワイドバンドギャップ半導体装置1Jを提供できる。むろん、第10実施形態に係るチップ2の形態は、第8~第9実施形態に適用されてもよい。
 図19は、図12に対応し、第11実施形態に係るワイドバンドギャップ半導体装置1Kを示す断面図である。第7実施形態では、第2無機絶縁膜14が、ゲート主面電極65の電極側壁およびソース主面電極67の電極側壁を被覆している例が説明された。これに対して、ワイドバンドギャップ半導体装置1Kは、ゲート主面電極65の電極側壁を露出させるゲート除去部14Gおよびソース主面電極67の電極側壁を露出させるソース除去部14Sを有し、ゲート主面電極65およびソース主面電極67を部分的に被覆する第2無機絶縁膜14を含む。以下、ワイドバンドギャップ半導体装置1Kの構造が具体的に説明される。
 第2無機絶縁膜14は、第7実施形態の場合と同様、ゲート主面電極65、ソース主面電極67および層間絶縁膜64を被覆し、ゲート主面電極65側の第1ゲート内壁、ソース主面電極67側の第1ソース内壁、および、外側面42側の外壁を有している。第1ゲート内壁は、ゲート主面電極65の内方部を露出させる第1ゲート開口69を区画している。第1ソース内壁は、ソース主面電極67の内方部を露出させる第1ソース開口70を区画している。外壁は、外側面42の周縁から内方に間隔を空けて形成され、第2半導体領域7を露出させるダイシングストリート16を区画している。
 第2無機絶縁膜14は、この形態では、ゲート主面電極65および層間絶縁膜64の間でゲート主面電極65の電極側壁を露出させる少なくとも1つのゲート除去部14Gを含む。ゲート除去部14Gは、具体的には、第1ゲート内壁および外壁から間隔を空けて形成され、ゲート主面電極65の周縁部および層間絶縁膜64の一部を露出させている。
 第2無機絶縁膜14が1つのゲート除去部14Gを有している場合、1つのゲート除去部14Gは、平面視においてゲート主面電極65の周縁部に沿って延びる帯状に形成され、ゲート主面電極65の周縁部を部分的に露出させていてもよい。また、1つのゲート除去部14Gは、ゲート主面電極65の周縁部に沿って延びる環状に形成され、ゲート主面電極65の周縁部を全周に亘って露出させていてもよい。
 第2無機絶縁膜14が複数のゲート除去部14Gを有している場合、複数のゲート除去部14Gはゲート主面電極65の周縁部に沿って間隔を空けて配列されていてもよい。この場合、複数のゲート除去部14Gは、平面視においてドット状に配列されていてもよいし、ゲート主面電極65の周縁部に沿って延びる帯状にそれぞれ形成されていてもよい。
 また、複数のゲート除去部14Gは、ゲート主面電極65の周縁部から内方部に間隔を空けて配列されていてもよい。この場合、複数のゲート除去部14Gは、平面視においてドット状に配列されていてもよいし、ゲート主面電極65の周縁部に沿って延びる帯状または環状にそれぞれ形成されていてもよい。この場合、少なくとも1つのゲート除去部14Gが、ゲート主面電極65の電極側壁(周縁部)を露出させていればよい。
 ゲート除去部14Gは、この形態では、ゲート配線電極66の電極側壁も露出させている。ゲート除去部14Gは、ゲート配線電極66の全域を露出させていることが好ましい。つまり、第2無機絶縁膜14は、ゲート配線電極66を被覆していないことが好ましい。
 第2無機絶縁膜14は、この形態では、ソース主面電極67および層間絶縁膜64の間でソース主面電極67の電極側壁を露出させる少なくとも1つのソース除去部14Sを含む。ソース除去部14Sは、具体的には、第1ソース内壁および外壁から間隔を空けて形成され、ソース主面電極67の周縁部および層間絶縁膜64の一部を露出させている。
 第2無機絶縁膜14が1つのソース除去部14Sを有している場合、1つのソース除去部14Sは、平面視においてソース主面電極67の周縁部に沿って延びる帯状に形成され、ソース主面電極67の周縁部を部分的に露出させていてもよい。また、1つのソース除去部14Sは、ソース主面電極67の周縁部に沿って延びる環状に形成され、ソース主面電極67の周縁部を全周に亘って露出させていてもよい。
 第2無機絶縁膜14が複数のソース除去部14Sを有している場合、複数のソース除去部14Sはソース主面電極67の周縁部に沿って間隔を空けて配列されていてもよい。この場合、複数のソース除去部14Sは、平面視においてドット状に配列されていてもよいし、ソース主面電極67の周縁部に沿って延びる帯状にそれぞれ形成されていてもよい。
 また、複数のソース除去部14Sは、ソース主面電極67の周縁部から内方部に間隔を空けて配列されていてもよい。この場合、複数のソース除去部14Sは、平面視においてドット状に配列されていてもよいし、ソース主面電極67の周縁部に沿って延びる帯状または環状にそれぞれ形成されていてもよい。この場合、少なくとも1つのソース除去部14Sが、ソース主面電極67の電極側壁(周縁部)を露出させていればよい。
 ソース除去部14Sは、この形態では、ソース配線電極68の電極側壁も露出させている。ソース除去部14Sは、ソース配線電極68の全域を露出させていることが好ましい。つまり、第2無機絶縁膜14は、ソース配線電極68を被覆していないことが好ましい。また、ソース除去部14Sは、活性面41および外側面42の間に形成された段差部(第1~第4接続面43A~43D)を露出させていることが好ましい。
 感光性樹脂17は、この形態では、第2無機絶縁膜14の上からゲート除去部14Gに入り込んでいる。感光性樹脂17は、ゲート除去部14G内においてゲート主面電極65の電極側壁およびゲート配線電極66の電極側壁を被覆している。感光性樹脂17は、この形態では、ゲート除去部14G内においてゲート主面電極65の周縁部、ゲート配線電極66の全域、および、層間絶縁膜64の一部を直接被覆している。つまり、感光性樹脂17は、ゲート除去部14G内に位置する樹脂ゲートアンカー部を有している。
 感光性樹脂17は、この形態では、第2無機絶縁膜14の上からソース除去部14Sに入り込んでいる。感光性樹脂17は、ソース除去部14S内においてソース主面電極67の電極側壁およびソース配線電極68の電極側壁を被覆している。感光性樹脂17は、この形態では、ソース除去部14S内においてソース主面電極67の周縁部、ソース配線電極68の全域、および、層間絶縁膜64の一部を直接被覆している。つまり、感光性樹脂17は、ソース除去部14S内に位置する樹脂ソースアンカー部を有している。
 熱硬化性樹脂19は、この形態では、感光性樹脂17を挟んで第2無機絶縁膜14のゲート除去部14Gおよびソース除去部14Sを被覆する部分を含む。つまり、熱硬化性樹脂19は、第2無機絶縁膜14を介さずに感光性樹脂17のみを挟んでゲート主面電極65の周縁部およびゲート配線電極66を被覆する部分を含む。また、熱硬化性樹脂19は、第2無機絶縁膜14を介さずに感光性樹脂17のみを挟んでソース主面電極67の周縁部およびソース配線電極68を被覆する部分を含む。熱硬化性樹脂19は、平面視および断面視においてゲート除去部14Gの全域およびソース除去部14Sの全域を被覆していることが好ましい。
 以上、ワイドバンドギャップ半導体装置1Kによっても、ワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。また、ワイドバンドギャップ半導体装置1Kは、ゲート主面電極65の電極側壁を露出させるゲート除去部14Gを有する第2無機絶縁膜14を含む。この構造によれば、ゲート主面電極65の熱膨張に起因する第2無機絶縁膜14の剥離起点を削減できる。よって、信頼性を向上できるワイドバンドギャップ半導体装置1Kを提供できる。
 ワイドバンドギャップ半導体装置1Kは、ゲート除去部14G内においてゲート主面電極65の電極側壁を被覆する感光性樹脂17を含むことが好ましい。この構造によれば、第2無機絶縁膜14がゲート除去部14Gを有する構造においてゲート主面電極65の剥離起点を削減できる。よって、信頼性を向上できるワイドバンドギャップ半導体装置1Kを提供できる。
 ワイドバンドギャップ半導体装置1Kは、感光性樹脂17を挟んでゲート除去部14Gを被覆する部分を含む熱硬化性樹脂19を有していることが好ましい。この構造によれば、第2無機絶縁膜14がゲート除去部14Gを有する構造においてゲート主面電極65の剥離起点を感光性樹脂17および熱硬化性樹脂19によって削減できる。
 また、ワイドバンドギャップ半導体装置1Kは、ソース主面電極67の電極側壁を露出させるソース除去部14Sを有する第2無機絶縁膜14を含む。この構造によれば、ソース主面電極67の熱膨張に起因する第2無機絶縁膜14の剥離起点を削減できる。よって、信頼性を向上できるワイドバンドギャップ半導体装置1Kを提供できる。
 ワイドバンドギャップ半導体装置1Kは、ソース除去部14S内においてソース主面電極67の電極側壁を被覆する感光性樹脂17を含むことが好ましい。この構造によれば、第2無機絶縁膜14がソース除去部14Sを有する構造においてソース主面電極67の剥離起点を感光性樹脂17および熱硬化性樹脂19によって削減できる。
 ワイドバンドギャップ半導体装置1Kは、感光性樹脂17を挟んでソース除去部14Sを被覆する部分を含む熱硬化性樹脂19を有していることが好ましい。この構造によれば、第2無機絶縁膜14がソース除去部14Sを有する構造においてソース主面電極67の剥離起点を感光性樹脂17および熱硬化性樹脂19によって削減できる。
 第2無機絶縁膜14は、ゲート配線電極66の電極側壁を露出させるゲート除去部14Gを有していることが好ましい。この構造によれば、ゲート配線電極66の熱膨張に起因する第2無機絶縁膜14の剥離起点を削減できる。第2無機絶縁膜14は、ソース配線電極68の電極側壁を露出させるソース除去部14Sを有していることが好ましい。この構造によれば、ソース配線電極68の熱膨張に起因する第2無機絶縁膜14の剥離起点を削減できる。
 むろん、第11実施形態に係るゲート主面電極65、ゲート配線電極66、ソース主面電極67、ソース配線電極68、第2無機絶縁膜14、感光性樹脂17および熱硬化性樹脂19の形態は、第8~第10実施形態に適用されてもよい。
 図20は、図12に対応し、第12実施形態に係るワイドバンドギャップ半導体装置1Lを示す断面図である。第7実施形態では、感光性樹脂17が、ゲート主面電極65の内方部側に向けて膨出した湾曲形状の第2ゲート内壁、ソース主面電極67の内方部側に向けて膨出した湾曲形状の第2ソース内壁、および、外側面42の周縁側に向けて膨出した湾曲形状の外壁を有している例が説明された。
 これに対して、ワイドバンドギャップ半導体装置1Lは、ゲート主面電極65の内方部側に向けて斜め下り傾斜した第2ゲート内壁、ソース主面電極67の内方部側に向けて斜め下り傾斜した第2ソース内壁、および、チップ2(外側面42)の周縁側に向けて斜め下り傾斜した外壁を有する感光性樹脂17を含む。つまり、感光性樹脂17は、断面視において台形状(テーパ形状)に形成されている。
 以上、ワイドバンドギャップ半導体装置1Lによっても、ワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。また、ワイドバンドギャップ半導体装置1Lによれば、感光性樹脂17に対する熱硬化性樹脂19(マトリクス樹脂27および複数のフィラー28)の流動性を向上させることができる。これにより、熱硬化性樹脂19および感光性樹脂17の間の間隙の形成を抑制できる。むろん、第12実施形態に係る感光性樹脂17の形態は、第8~第11実施形態に適用されてもよい。
 以下、パッド電極30の変形例が示される。図21は、図3に対応し、パッド電極30の変形例を示す断面図である。前述の第1実施形態では、ワイドバンドギャップ半導体装置1Aが、第1主面電極11側からこの順に積層された第1パッド電極膜31および第2パッド電極膜32を含む積層構造を有するパッド電極30を含む例が説明された。
 しかし、図21に示されるように、パッド電極30は、第1主面電極11側からこの順に積層されたニッケル膜90、パラジウム膜91および金膜92を含む積層構造を有していてもよい。ニッケル膜90、パラジウム膜91および金膜92は、電解めっき法および/または無電解めっき法によって形成されていてもよい。
 ニッケル膜90は、第1開口15および第2開口18を埋めて樹脂内壁21に接する厚さで形成されていてもよい。ニッケル膜90は、熱硬化性樹脂19(パッド開口23)から露出した電極面90aを有していてもよい。電極面90aは、第1主面3に沿って延びていてもよい。電極面90aは、第1主面3に対してほぼ平行に延びていてもよい。電極面90aは、樹脂主面20に連なっていてもよい。電極面90aは、研削痕を有する研削面からなっていてもよい。電極面90aは、樹脂主面20と1つの研削面を形成していてもよい。ニッケル膜90は、間隙24内において感光性樹脂17の外面に乗り上げた張り出し部30bを有していてもよい。
 パラジウム膜91は、樹脂主面20から突出するようにニッケル膜90を被覆していてもよい。パラジウム膜91は、樹脂側面22から間隔を空けて熱硬化性樹脂19(樹脂主面20)の一部を被覆する被覆部を有していてもよい。パラジウム膜91の被覆部は、少なくとも1つのフィラー欠片29(第1フィラー欠片29a)を被覆していてもよい。
 金膜92は、樹脂主面20から突出するようにパラジウム膜91を被覆していてもよい。金膜92は、樹脂側面22から間隔を空けて熱硬化性樹脂19(樹脂主面20)の一部を被覆する被覆部を有していてもよい。金膜92の被覆部は、少なくとも1つのフィラー欠片29(第1フィラー欠片29a)を被覆していてもよい。金膜92は、熱硬化性樹脂19(樹脂主面20)から露出する電極面92aを有していてもよい。この場合、電極面92aは、研削痕を有さない平滑面であってもよい。
 以上、変形例に係るパッド電極30を有する場合においても、ワイドバンドギャップ半導体装置1Aに対して述べられた効果と同様の効果が奏される。この形態では、パラジウム膜91および金膜92がパッド開口23外に位置する例が示された。しかし、ニッケル膜90、パラジウム膜91および金膜92の全てがパッド開口23内に配置されていてもよい。この場合、金膜92の電極面92aは、研削痕を有さない平滑面であってもよい。
 また、パッド電極30は、必ずしもパラジウム膜91を含む必要はなく、第1主面電極11側からこの順に積層されたニッケル膜90および金膜92を含んでいてもよい。むろん、変形例に係るパッド電極30は、第2~第12実施形態に係るパッド電極30(ゲートパッド電極80およびソースパッド電極81を含む)に適用されてもよい。
 以下、第1~第12実施形態に係るワイドバンドギャップ半導体装置1A~1Lが搭載されるパッケージの形態例が示される。図22は、第1~第6実施形態に係るワイドバンドギャップ半導体装置1A~1Fが搭載される半導体パッケージ101Aを示す平面図である。
 半導体パッケージ101Aは、直方体形状のパッケージ本体102を含む。パッケージ本体102は、マトリクス樹脂(たとえばエポキシ樹脂)および複数のフィラーを含むモールド樹脂からなる。パッケージ本体102は、一方側の第1面103、他方側の第2面104、ならびに、第1面103および第2面104を接続する第1~第4側壁105A~105Dを有している。
 第1面103および第2面104は、それらの法線方向Zから見た平面視において四角形状に形成されている。第1側壁105Aおよび第2側壁105Bは、第1方向Xに延び、第1方向Xに直交する第2方向Yに対向している。第3側壁105Cおよび第4側壁105Dは、第2方向Yに延び、第1方向Xに対向している。
 半導体パッケージ101Aは、パッケージ本体102内に配置された金属板106(導体板)を含む。金属板106は、平面視において四角形状(具体的には長方形状)に形成されている。金属板106は、第4側壁105Dからパッケージ本体102の外部に引き出された引き出し板部107を含む。引き出し板部107は、「ヒートスプレッダ部」と称されてもよい。引き出し板部107は、円形の貫通孔108を有している。金属板106は、第2面104から露出していてもよい。
 半導体パッケージ101Aは、パッケージ本体102の内部から外部に引き出された複数(この形態では2個)の端子電極109を含む。複数の端子電極109は、第3側壁105C側に配置されている。複数の端子電極109は、第3側壁105Cの直交方向(つまり第2方向Y)に延びる帯状にそれぞれ形成されている。一方の端子電極109は金属板106から間隔を空けて配置され、他方の端子電極109は金属板106と一体的に形成されている。
 半導体パッケージ101Aは、パッケージ本体102内において金属板106の上に配置されたSBDチップ110を含む。SBDチップ110は、第1~第6実施形態に係るワイドバンドギャップ半導体装置1A~1Fのいずれか一つからなる。SBDチップ110の第2主面電極34は、金属板106に電気的に接続されている。半導体パッケージ101Aは、導電接合材111を含む。導電接合材111は、半田または金属ペースト(好ましくは半田)を含んでいてもよい。導電接合材111は、第2主面電極34および金属板106の間に介在され、SBDチップ110を金属板106に接続している。
 半導体パッケージ101Aは、パッケージ本体102内において端子電極109およびSBDチップ110のパッド電極30を接続する少なくとも1つの導線112(導電接続部材)を含む。導線112は、「ボンディングワイヤ」と称されてもよい。導線112は、金ワイヤ、銅ワイヤおよびアルミニウムワイヤのうちの少なくとも1つを含んでいてもよい。
 図23は、第7~第12実施形態に係るワイドバンドギャップ半導体装置1G~1Lが搭載される半導体パッケージ101Bを示す平面図である。図23を参照して、半導体パッケージ101Bは、パッケージ本体102、金属板106、複数(この形態では3個)の端子電極109、MISFETチップ113、導電接合材111および複数の導線112を含む。以下、半導体パッケージ101Aと異なる点が説明される。
 複数の端子電極109のうちの両サイドの端子電極109は、金属板106から間隔を空けて配置され、中央の端子電極109は金属板106と一体的に形成されている。金属板106に接続される端子電極109の配置は任意である。MISFETチップ113は、第7~第12実施形態に係るワイドバンドギャップ半導体装置1G~1Lのいずれか一つからなる。
 MISFETチップ113の第2主面電極34は、金属板106に電気的に接続されている。導電接合材111は、第2主面電極34および金属板106の間に介在され、MISFETチップ113を金属板106に接続している。複数の導線112は、複数の端子電極109、ゲートパッド電極80およびソースパッド電極81にそれぞれ接続されている。
 図24は、第1~第6実施形態に係るワイドバンドギャップ半導体装置1A~1Fおよび第7~第12実施形態に係るワイドバンドギャップ半導体装置1G~1Lが搭載される半導体パッケージ101Cを示す斜視図である。図25は、図24に示す半導体パッケージ101Cの分解斜視図である。図26は、図24に示すXXVI-XXVI線に沿う断面図である。
 図24~図26を参照して、半導体パッケージ101Cは、直方体形状のパッケージ本体122を含む。パッケージ本体122は、マトリクス樹脂(たとえばエポキシ樹脂)および複数のフィラーを含むモールド樹脂からなる。パッケージ本体122は、一方側の第1面123、他方側の第2面124、ならびに、第1面123および第2面124を接続する第1~第4側壁125A~125Dを有している。
 第1面123および第2面124は、それらの法線方向Zから見た平面視において四角形状(この形態では長方形状)に形成されている。第1側壁125Aおよび第2側壁125Bは、第1面123に沿う第1方向Xに延び、第2方向Yに対向している。第1側壁125Aおよび第2側壁125Bは、パッケージ本体122の短辺を形成している。第3側壁125Cおよび第4側壁125Dは、第2方向Yに延び、第1方向Xに対向している。第3側壁125Cおよび第4側壁125Dは、パッケージ本体122の長辺を形成している。
 半導体パッケージ101Cは、パッケージ本体122の内外に配置された第1金属板126(第1導体板、端子電極)を含む。第1金属板126は、パッケージ本体122の第1面123側に配置され、第1パッド部127および第1端子部128を含む。第1パッド部127は、パッケージ本体122内において第2方向Yに延びる長方形状に形成され、第1面123から露出している。
 第1端子部128は、第3側壁125Cを貫通するように第1パッド部127から第1方向Xに延びる帯状に引き出されている。第1端子部128は、平面視において第2側壁125B側に配置されている。第1端子部128は、パッケージ本体122内において第1面123側から第2面124側に屈曲した第1屈曲部129を介して第1パッド部127に接続されている。第1端子部128は、第1面123から第2面124側に間隔を空けて第3側壁125Cから露出している。
 半導体パッケージ101Cは、パッケージ本体122の内外に配置された第2金属板130(導体板、端子電極)を含む。第2金属板130は、第1金属板126から法線方向Zに間隔を空けてパッケージ本体122の第2面124側に配置され、第2パッド部131および第2端子部132を含む。第2パッド部131は、パッケージ本体122内において第2方向Yに延びる長方形状に形成され、第2面124から露出している。
 第2端子部132は、第3側壁125Cを貫通するように第2パッド部131から第1方向Xに延びる帯状に引き出されている。第2端子部132は、平面視において第1側壁125A側に配置されている。第2端子部132は、パッケージ本体122内において第2面124側から第1面123側に屈曲した第2屈曲部133を介して第2パッド部131に接続されている。第2端子部132は、第2面124から第1面123側に間隔を空けて第3側壁125Cから露出している。
 第2端子部132は、法線方向Zに関して第1端子部128とは異なる厚さ位置から引き出されている。第2端子部132は、この形態では、第1端子部128から第2面124側に間隔を空けて形成され、第2方向Yに第1端子部128と対向していない。第2端子部132は、第1方向Xに関して第1端子部128とは異なる長さを有している。第1端子部128および第2端子部132は、それらの形状(長さ)から識別される。
 半導体パッケージ101Cは、パッケージ本体122の内部から外部に引き出された複数(この形態では5つ)の端子電極134を含む。複数の端子電極134は、この形態では、第1パッド部127および第2パッド部131の間の厚さ位置に配置されている。複数の端子電極134は、第1端子部128および第2端子部132が露出した第3側壁125Cとは反対側の第4側壁125Dから露出している。
 複数の端子電極134の配置は任意である。複数の端子電極134は、この形態では、平面視において第2端子部132と同一直線上に位置するように第4側壁125D側に配置されている。複数の端子電極134は、第1方向Xに延びる帯状にそれぞれ形成されている。複数の端子電極134は、パッケージ本体122外に位置する部分において第1面123および/または第2面124に向けて窪んだ湾曲部を有していてもよい。
 半導体パッケージ101Cは、パッケージ本体122内に配置されたSBDチップ135を含む。SBDチップ135は、第1~第6実施形態に係るワイドバンドギャップ半導体装置1A~1Fのいずれか一つからなる。SBDチップ135は、第1パッド部127および第2パッド部131の間に配置されている。SBDチップ135は、平面視において第2側壁125B側に配置されている。SBDチップ135の第2主面電極34は、第2パッド部131に電気的に接続されている。
 半導体パッケージ101Cは、SBDチップ135から間隔を空けてパッケージ本体122内に配置されたMISFETチップ136を含む。MISFETチップ136は、第7~第12実施形態に係るワイドバンドギャップ半導体装置1G~1Lのいずれか一つからなる。MISFETチップ136は、第1パッド部127および第2パッド部131の間に配置されている。MISFETチップ136は、平面視において第1側壁125A側に配置されている。MISFETチップ136の第2主面電極34は、第2パッド部131に電気的に接続されている。
 半導体パッケージ101Cは、パッケージ本体122内にそれぞれ配置された第1導体スペーサ137(第1導電接続部材)および第2導体スペーサ138(第2導電接続部材)を含む。第1導体スペーサ137は、SBDチップ135および第1パッド部127の間に介在され、SBDチップ135および第1パッド部127に電気的に接続されている。
 第2導体スペーサ138は、MISFETチップ136および第1パッド部127の間に介在され、MISFETチップ136および第1パッド部127に電気的に接続されている。第1導体スペーサ137および第2導体スペーサ138は、金属板(たとえばCu系金属板)をそれぞれ含んでいてもよい。第2導体スペーサ138は、この形態では、第1導体スペーサ137とは別体からなるが、第1導体スペーサ137と一体的に形成されていてもよい。
 半導体パッケージ101Cは、第1~第6導電接合材139A~139Fを含む。第1~第6導電接合材139A~139Fは、半田または金属ペースト(好ましくは半田)をそれぞれ含んでいてもよい。第1導電接合材139Aは、SBDチップ135の第2主面電極34および第2パッド部131の間に介在され、SBDチップ135を第2パッド部131に接続している。
 第2導電接合材139Bは、MISFETチップ136の第2主面電極34および第2パッド部131の間に介在され、MISFETチップ136を第2パッド部131に接続している。第3導電接合材139Cは、SBDチップ135のパッド電極30および第1導体スペーサ137の間に介在され、第1導体スペーサ137をSBDチップ135に接続している。
 第4導電接合材139Dは、MISFETチップ136のソースパッド電極81および第2導体スペーサ138の間に介在され、第2導体スペーサ138をMISFETチップ136に接続している。第5導電接合材139Eは、第1パッド部127および第1導体スペーサ137の間に介在され、第1パッド部127を第1導体スペーサ137に接続している。第6導電接合材139Fは、第1パッド部127および第2導体スペーサ138の間に介在され、第1パッド部127を第2導体スペーサ138に接続している。
 半導体パッケージ101Cは、複数の導線140(第3導電接続部材)を含む。複数の導線140は、複数の端子電極134の内端部およびMISFETチップ136のゲートパッド電極80にそれぞれ接続されている。複数の導線140は、任意の端子電極134の内端部および第2パッド部131に接続された導線140を含んでいてもよい。複数の導線140は、「ボンディングワイヤ」と称されてもよい。複数の導線140は、金ワイヤ、銅ワイヤおよびアルミニウムワイヤのうちの少なくとも1つを含んでいてもよい。
 前述の各実施形態はさらに他の形態で実施できる。たとえば、前述の各実施形態において、第1主面3および第2主面4は、SiC単結晶のc面((0001)面)によってそれぞれ形成されていてもよい。この場合、第1主面3はSiC単結晶のシリコン面によって形成され、第2主面4はSiC単結晶のカーボン面よって形成されていることが好ましい。
 第1主面3および第2主面4は、c面に対して所定のオフ方向に所定の角度で傾斜したオフ角を有していてもよい。オフ方向は、SiC単結晶のa軸方向([11-20]方向)であることが好ましい。オフ角は、0°を超えて10°以下であってもよい。オフ角は、5°以下であることが好ましい。オフ角は、2°以上4.5°以下であることが特に好ましい。
 前述の各実施形態において、第1方向XはSiC単結晶のm軸方向([1-100]方向)であり、第2方向YはSiC単結晶のa軸方向([11-20]方向)であることが好ましい。むろん、前述の各実施形態において、第1方向XがSiC単結晶のa軸方向([11-20]方向)であり、第2方向YがSiC単結晶のm軸方向([1-100]方向)であってもよい。
 前述の各実施形態では、SiC単結晶からなるチップ2が採用された例が説明された。しかし、SiC以外のワイドバンドギャップ半導体からなるワイドバンドギャップ半導体チップが採用されてもよい。SiC以外のワイドバンドギャップ半導体として、ダイヤモンドやGaN(窒化ガリウム)が採用されてもよい。
 むろん、前述の各実施形態に係るチップ2は、Si(シリコン)単結晶からなっていてもよい。ただし、この場合、Siの電気的特性(特にブレークダウン電圧)を鑑みて、第2半導体領域7(Siエピタキシャル層)を厚く形成する必要があるため、熱硬化性樹脂19を設けた場合、ワイドバンドギャップ半導体装置の場合よりも大型化する点に留意する。
 前述の各実施形態では、第2無機絶縁膜14が形成された例が説明された。しかし、第2無機絶縁膜14は必ずしも必要ではなく、必要に応じて取り除かれてもよい。前述の各実施形態では、熱硬化性樹脂19が感光性樹脂17と間隙24を区画し、パッド電極30が間隙24内に位置する張り出し部30bを有している例が説明された。しかし、感光性樹脂17と間隙24を区画しない熱硬化性樹脂19が形成され、張り出し部30bを有さないパッド電極30が形成されてもよい。
 前述の各実施形態では、機能デバイスの一例としてのSBDおよびMISFETが異なるチップ2にそれぞれ形成された例について説明された。しかし、SBDおよびMISFETは、同一のチップ2において第1主面3の異なる領域に形成されていてもよい。
 前述の各実施形態では、第1導電型がn型であり、第2導電型がp型である形態が説明された。しかし、前述の各実施形態において、第1導電型がp型であり、第2導電型がn型である形態が採用されてもよい。この場合の具体的な構成は、前述の説明および添付図面において、n型領域をp型領域に置き換え、p型領域をn型領域に置き換えることによって得られる。
 以下、この明細書および添付図面から抽出される特徴の例を示す。以下の[A1]~[A20]および[B1]~[B21]は、信頼性を向上できる半導体装置を提供する。以下、括弧内の英数字は前述の実施形態における対応構成要素等を表すが、各項目の範囲を実施形態に限定する趣旨ではない。以下の項目において、「ワイドバンドギャップ半導体」は「半導体」に置き換えられてもよい。
 [A1]ワイドバンドギャップ半導体を含み、主面(3)を有するチップ(2)と、前記主面(3)の上に配置された第1主面電極(11、65、67)と、マトリクス樹脂(27)および複数のフィラー(28)を含み、前記第1主面電極(11、65、67)の一部を露出させるように前記主面(3)を被覆する熱硬化性樹脂(19)と、を含む、ワイドバンドギャップ半導体装置(1A~1L)。
 [A2]前記熱硬化性樹脂(19)は、前記第1主面電極(11、65、67)よりも厚い、A1またはA2に記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A3]複数の前記フィラー(28)は、前記第1主面電極(11、65、67)よりも薄い複数の第1フィラー(28a)、および、前記第1主面電極(11、65、67)よりも厚い複数の第2フィラー(28b、28c)を含む、A2に記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A4]前記第1主面電極(11、65、67)の周縁部を被覆する感光性樹脂(17)をさらに含み、前記熱硬化性樹脂(19)は、前記感光性樹脂(17)を被覆している、A1~A3のいずれか一つに記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A5]前記感光性樹脂(17)は、前記第1主面電極(11、65、67)よりも厚く、前記熱硬化性樹脂(19)は、前記感光性樹脂(17)よりも厚い、A4に記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A6]複数の前記フィラー(28)は、前記感光性樹脂(17)よりも厚い複数の大径フィラー(28c)を含む、A5に記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A7]前記熱硬化性樹脂(19)は、前記チップ(2)よりも厚い、A1~A6のいずれか一つに記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A8]前記第1主面電極(11、65、67)における前記熱硬化性樹脂(19)から露出した部分の上に形成され、前記熱硬化性樹脂(19)から露出した電極面(30a、80a、81a、90a、92a)を有するパッド電極(30、80、81)をさらに含む、A1~A7のいずれか一つに記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A9]前記電極面(30a、80a、81a、90a)は、前記熱硬化性樹脂(19)の外面と1つの平坦面を形成している、A8に記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A10]前記パッド電極(30、80、81)は、前記第1主面電極(11、65、67)を被覆する第1電極膜(31)、および、前記第1電極膜(31)を被覆する第2電極膜(32)を含む積層構造を有している、A8またはA9に記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A11]複数の前記フィラー(28)は、前記熱硬化性樹脂(19)の表層部において破断された粒形を有する複数のフィラー欠片(29、29a、29b)を含む、A1~A10のいずれか一つに記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A12]前記チップ(2)は、側面(5、5A~5D)を有し、前記熱硬化性樹脂(19)は、前記側面(5、5A~5D)に連なる樹脂側面(22、22A~22D)を有している、A1~A11のいずれか一つに記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A13]前記樹脂側面(22、22A~22D)は、前記チップ(2)の前記側面(5、5A~5D)と1つの研削面を形成している、A12に記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A14]前記熱硬化性樹脂(19)は、前記チップ(2)の周縁部において前記主面(3)を直接被覆する部分を含む、A1~A13のいずれか一つに記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A15]複数の前記第1主面電極(11、65、67)が前記主面の上に配置され、前記熱硬化性樹脂(19)は、複数の前記第1主面電極(11、65、67)の一部をそれぞれ露出させるように前記主面(3)を被覆している、A1~A14のいずれか一つに記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A16]前記チップ(2)は、ワイドバンドギャップ半導体によってそれぞれ構成された半導体基板(6)およびエピタキシャル層(7)を含む積層構造を有し、前記エピタキシャル層(7)によって形成された前記主面(3)を含む、A1~A15のいずれか一つに記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A17]前記チップ(2)は、ワイドバンドギャップ半導体によって構成されたエピタキシャル層(7)からなる単層構造を有している、A1~A15のいずれか一つに記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A18]前記チップ(2)に形成された機能デバイスをさらに含み、前記第1主面電極(11、65、67)は、前記機能デバイスに電気的に接続されている、A1~A17のいずれか一つに記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A19]前記機能デバイスは、ダイオード(SBD)およびトランジスタ(MISFET)のうちの少なくとも1つを含む、A18に記載のワイドバンドギャップ半導体装置(1A~1L)。
 [A20]モールド樹脂からなるパッケージ本体(102、122)と、前記パッケージ本体(102、122)内に配置された導体板(106、126)と、前記パッケージ本体(102、122)から部分的に露出するように前記導体板(106、126)から間隔を空けて前記パッケージ本体(102、122)内に配置された端子電極(109、130、134)と、前記パッケージ本体(102、122)内において前記導体板(106、126)の上に配置されたA1~A19のいずれか一つに記載のワイドバンドギャップ半導体装置(1A~1L)と、前記パッケージ本体(102、122)内において前記端子電極(109、130、134)および前記ワイドバンドギャップ半導体装置(1A~1L)に電気的に接続された導電接続部材(112、137、138、140)と、を含む、半導体パッケージ(101A~101C)。
 [B1]主面(3)を有するチップ(2)と、前記主面(3)の上に配置された第1主面電極(11、65、67)と、前記第1主面電極(11、65、67)の周縁部を被覆する第1有機膜(17)と、マトリクス樹脂(27)および複数のフィラー(28)を含み、前記第1主面電極(11、65、67)の一部を露出させるように前記主面(3)および前記第1有機膜(17)を被覆する第2有機膜(19)と、を含む、半導体装置(1A~1L)。
 [B2]前記第2有機膜(19)は、粒径の異なる複数の前記フィラー(28)を含む、B1に記載の半導体装置(1A~1L)。
 [B3]複数の前記フィラー(28)は、前記第2有機膜(19)の表層部において破断された粒形を有する複数のフィラー欠片(29、29a、29b)を含む、B1またはB2に記載の半導体装置(1A~1L)。
 [B4]前記第2有機膜(19)は、前記第1有機膜(17)よりも厚い、B1~B3のいずれか一つに記載の半導体装置(1A~1L)。
 [B5]複数の前記フィラー(28)は、前記第1主面電極(11、65、67)よりも薄い複数の小径フィラー(28a)、および、前記第2有機膜(19)よりも厚い複数の大径フィラー(28c)を含む、B4に記載の半導体装置(1A~1L)。
 [B6]前記第1有機膜(17)は、前記第1主面電極(11、65、67)よりも厚い、B1~B5のいずれか一つに記載の半導体装置(1A~1L)。
 [B7]前記第1主面電極(11、65、67)における前記第2有機膜(19)から露出した部分の上に配置されたパッド電極(30、80、81)をさらに含む、B1~B6のいずれか一つに記載の半導体装置(1A~1L)。
 [B8]前記第2有機膜(19)は、前記第1有機膜(17)上に位置する壁面によって区画された開口(23、75、76)を有し、前記パッド電極(30、80、81)は、前記開口(23、75、76)内において前記第1有機膜(17)および前記第2有機膜(19)に接している、B7に記載の半導体装置(1A~1L)。
 [B9]前記開口(23、75、76)の前記壁面は、前記第1有機膜(17)の外面と間隙(24)を形成する下端部を有し、前記パッド電極(30、80、81)は、前記間隙(24)内に位置し、前記第1有機膜(17)の外面の上に乗り上げた張り出し部(30b)を有している、B8に記載の半導体装置(1A~1L)。
 [B10]前記開口(23、75、76)の前記壁面は、開口端から前記下端部まで厚さ方向に延びる第1壁部(25)、および、前記下端部において前記第1有機膜(17)の外面と前記間隙(24)を形成するように前記第1壁部(25)に交差する方向に延びる第2壁部(26)を有している、B9に記載の半導体装置(1A~1L)。
 [B11]前記張り出し部(30b)の長さは、前記第1有機膜(17)の厚さを超えている、B9またはB10に記載の半導体装置(1A~1L)。
 [B12]前記パッド電極(30、80、81)は、前記第1主面電極(11、65、67)を被覆する第1電極膜(31)、および、前記第1電極膜(31)を被覆する第2電極膜(32)を含む積層構造を有し、前記張り出し部(30b)は、前記第1電極膜(31)および前記第2電極膜(32)を含む、B9~B11のいずれか一つに記載の半導体装置(1A~1L)。
 [B13]前記パッド電極(30、80、81)は、前記第1主面電極(11、65、67)との接続部において前記第1主面電極(11、65、67)の厚さよりも小さい空隙(33)を形成している、B7~B12のいずれか一つに記載の半導体装置(1A~1L)。
 [B14]前記空隙(33)は、1μm以下である、B13に記載の半導体装置(1A~1L)。
 [B15]前記パッド電極(30、80、81)は、前記第2有機膜(19)の外面と1つの平坦面を形成する電極面(30a、80a、81a)を有している、B7~B14のいずれか一つに記載の半導体装置(1A~1L)。
 [B16]前記チップ(2)は、側面(5、5A~5D)を有し、前記第2有機膜(19)は、前記チップ(2)の前記側面(5、5A~5D)と1つの平坦面を形成する有機側面(23、23A~23D)を有している、B1~B15のいずれか一つに記載の半導体装置(1A~1L)。
 [B17]前記チップ(2)は、前記主面(3)に背向し、研削面からなる第2主面(4)を有している、B1~B16のいずれか一つに記載の半導体装置(1A~1L)。
 [B18]単一の前記第1主面電極(11)を含む、B1~B17のいずれか一つに記載の半導体装置(1A~1F)。
 [B19]前記第1主面電極(11)は、前記主面(3)とショットキ接合を形成している、B18に記載の半導体装置(1A~1F)。
 [B20]複数の前記第1主面電極(11、65、66)を含み、前記第1有機膜(17)は、複数の前記第1主面電極(11、65、66)の周縁部をそれぞれ被覆し、前記第2有機膜(19)は、複数の前記第1主面電極(11、65、66)の一部をそれぞれ露出させるように前記主面(3)を被覆している、B1~B17のいずれか一つに記載の半導体装置(1G~1L)。
 [B21]前記主面(3)の表層部に形成されるチャネル(CH)と、前記チャネル(CH)を制御するように前記主面(3)に形成されたゲート構造(50)と、をさらに含み、複数の前記第1主面電極(11、65、66)は、前記ゲート構造(50)に電気的に接続されたゲート主面電極(11、65)、および、前記チャネル(CH)に電気的に接続されたチャネル主面電極(11、66)を含む、B20に記載の半導体装置(1G~1L)。
 実施形態について詳細に説明してきたが、これらは技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によって限定される。
1A   ワイドバンドギャップ半導体装置
1B   ワイドバンドギャップ半導体装置
1C   ワイドバンドギャップ半導体装置
1D   ワイドバンドギャップ半導体装置
1E   ワイドバンドギャップ半導体装置
1F   ワイドバンドギャップ半導体装置
1G   ワイドバンドギャップ半導体装置
1H   ワイドバンドギャップ半導体装置
1I   ワイドバンドギャップ半導体装置
1J   ワイドバンドギャップ半導体装置
1K   ワイドバンドギャップ半導体装置
1L   ワイドバンドギャップ半導体装置
2    チップ
3    第1主面
4    第2主面
5    側面
6    第1半導体領域(半導体基板)
7    第2半導体領域(エピタキシャル層)
11   第1主面電極
17   感光性樹脂
19   熱硬化性樹脂
20   パッド開口
21   樹脂主面
23   樹脂側面
27   マトリクス樹脂
28   フィラー
28a  小径フィラー
28b  中径フィラー
28c  大径フィラー
29   フィラー欠片
29a  第1フィラー欠片
29b  第2フィラー欠片
30   パッド電極
30a  電極面
31   第1パッド電極膜
32   第2パッド電極膜
65   ゲート主面電極(第1主面電極)
67   ソース主面電極(第1主面電極)
73   ゲートパッド開口(パッド開口)
74   ソースパッド開口(パッド開口)
80   ゲートパッド電極(パッド電極)
80a  電極面
81   ソースパッド電極(パッド電極)
81a  電極面
101A 半導体パッケージ
101B 半導体パッケージ
101C 半導体パッケージ
102  パッケージ本体
106  金属板(導体板)
109  端子電極
112  導線(導電接続部材)
122  パッケージ本体
126  第1金属板(導体板、端子電極)
130  第2金属板(導体板、端子電極)
134  端子電極
137  第1導体スペーサ(導電接続部材)
138  第2導体スペーサ(導電接続部材)
139  導線(導電接続部材)

Claims (20)

  1.  ワイドバンドギャップ半導体を含み、主面を有するチップと、
     前記主面の上に配置された主面電極と、
     マトリクス樹脂および複数のフィラーを含み、前記主面電極の一部を露出させるように前記主面を被覆する熱硬化性樹脂と、を含む、ワイドバンドギャップ半導体装置。
  2.  前記熱硬化性樹脂は、前記主面電極よりも厚い、請求項1に記載のワイドバンドギャップ半導体装置。
  3.  複数の前記フィラーは、前記主面電極よりも薄い複数の第1フィラー、および、前記主面電極よりも厚い複数の第2フィラーを含む、請求項1または2に記載のワイドバンドギャップ半導体装置。
  4.  前記主面電極の周縁部を被覆する感光性樹脂をさらに含み、
     前記熱硬化性樹脂は、前記感光性樹脂を被覆している、請求項1~3のいずれか一項に記載のワイドバンドギャップ半導体装置。
  5.  前記感光性樹脂は、前記主面電極よりも厚く、
     前記熱硬化性樹脂は、前記感光性樹脂よりも厚い、請求項4に記載のワイドバンドギャップ半導体装置。
  6.  複数の前記フィラーは、前記感光性樹脂よりも厚い複数の大径フィラーを含む、請求項5に記載のワイドバンドギャップ半導体装置。
  7.  前記熱硬化性樹脂は、前記チップよりも厚い、請求項1~6のいずれか一項に記載のワイドバンドギャップ半導体装置。
  8.  前記主面電極における前記熱硬化性樹脂から露出した部分の上に形成され、前記熱硬化性樹脂から露出した電極面を有するパッド電極をさらに含む、請求項1~7のいずれか一項に記載のワイドバンドギャップ半導体装置。
  9.  前記電極面は、前記熱硬化性樹脂の外面と1つの平坦面を形成している、請求項8に記載のワイドバンドギャップ半導体装置。
  10.  前記パッド電極は、前記主面電極を被覆する第1電極膜、および、前記第1電極膜を被覆する第2電極膜を含む積層構造を有している、請求項8または9に記載のワイドバンドギャップ半導体装置。
  11.  複数の前記フィラーは、前記熱硬化性樹脂の表層部において破断された粒形を有する複数のフィラー欠片を含む、請求項1~10のいずれか一項に記載のワイドバンドギャップ半導体装置。
  12.  前記チップは、側面を有し、
     前記熱硬化性樹脂は、前記側面に連なる樹脂側面を有している、請求項1~11のいずれか一項に記載のワイドバンドギャップ半導体装置。
  13.  前記樹脂側面は、前記チップの前記側面と1つの研削面を形成している、請求項12に記載のワイドバンドギャップ半導体装置。
  14.  前記熱硬化性樹脂は、前記チップの周縁部において前記主面を直接被覆する部分を含む、請求項1~13のいずれか一項に記載のワイドバンドギャップ半導体装置。
  15.  複数の前記主面電極が前記主面の上に配置され、
     前記熱硬化性樹脂は、複数の前記主面電極の一部をそれぞれに露出させるように前記主面を被覆している、請求項1~14のいずれか一項に記載のワイドバンドギャップ半導体装置。
  16.  前記チップは、ワイドバンドギャップ半導体によってそれぞれ構成された半導体基板およびエピタキシャル層を含む積層構造を有し、前記エピタキシャル層によって形成された前記主面を含む、請求項1~15のいずれか一項に記載のワイドバンドギャップ半導体装置。
  17.  前記チップは、エピタキシャル層からなる単層構造を有している、請求項1~15のいずれか一項に記載のワイドバンドギャップ半導体装置。
  18.  前記チップに形成された機能デバイスをさらに含み、
     前記主面電極は、前記機能デバイスに電気的に接続されている、請求項1~17のいずれか一項に記載のワイドバンドギャップ半導体装置。
  19.  前記機能デバイスは、ダイオードおよびトランジスタのうちの少なくとも1つを含む、請求項18に記載のワイドバンドギャップ半導体装置。
  20.  モールド樹脂からなるパッケージ本体と、
     前記パッケージ本体内に配置された導体板と、
     前記パッケージ本体から部分的に露出するように前記導体板から間隔を空けて前記パッケージ本体内に配置された端子電極と、
     前記パッケージ本体内において前記導体板の上に配置された請求項1~19のいずれか一項に記載のワイドバンドギャップ半導体装置と、
     前記パッケージ本体内において前記端子電極および前記ワイドバンドギャップ半導体装置に電気的に接続された接続部材と、を含む、半導体パッケージ。
PCT/JP2022/004301 2021-03-18 2022-02-03 ワイドバンドギャップ半導体装置 WO2022196158A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2023506844A JPWO2022196158A1 (ja) 2021-03-18 2022-02-03
DE112022000168.2T DE112022000168T5 (de) 2021-03-18 2022-02-03 Halbleiterbauteil mit breiter bandlücke
CN202280013916.3A CN116830262A (zh) 2021-03-18 2022-02-03 宽带隙半导体装置
US18/254,029 US20230335633A1 (en) 2021-03-18 2022-02-03 Wide bandgap semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-045115 2021-03-18
JP2021045115 2021-03-18

Publications (1)

Publication Number Publication Date
WO2022196158A1 true WO2022196158A1 (ja) 2022-09-22

Family

ID=83322204

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/004301 WO2022196158A1 (ja) 2021-03-18 2022-02-03 ワイドバンドギャップ半導体装置

Country Status (5)

Country Link
US (1) US20230335633A1 (ja)
JP (1) JPWO2022196158A1 (ja)
CN (1) CN116830262A (ja)
DE (1) DE112022000168T5 (ja)
WO (1) WO2022196158A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023080082A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080088A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080087A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080086A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080083A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080084A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023176056A1 (ja) * 2022-03-14 2023-09-21 ローム株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223693A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009188148A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2013239607A (ja) * 2012-05-16 2013-11-28 Mitsubishi Electric Corp 半導体装置
JP2019050320A (ja) * 2017-09-12 2019-03-28 パナソニックIpマネジメント株式会社 半導体装置およびその製造方法
WO2020213603A1 (ja) * 2019-04-19 2020-10-22 ローム株式会社 SiC半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7371898B2 (ja) 2019-09-12 2023-10-31 株式会社スズテック 播種装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223693A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009188148A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2013239607A (ja) * 2012-05-16 2013-11-28 Mitsubishi Electric Corp 半導体装置
JP2019050320A (ja) * 2017-09-12 2019-03-28 パナソニックIpマネジメント株式会社 半導体装置およびその製造方法
WO2020213603A1 (ja) * 2019-04-19 2020-10-22 ローム株式会社 SiC半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023080082A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080088A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080087A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080086A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080083A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080084A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023176056A1 (ja) * 2022-03-14 2023-09-21 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2022196158A1 (ja) 2022-09-22
US20230335633A1 (en) 2023-10-19
CN116830262A (zh) 2023-09-29
DE112022000168T5 (de) 2023-07-27

Similar Documents

Publication Publication Date Title
WO2022196158A1 (ja) ワイドバンドギャップ半導体装置
US9640632B2 (en) Semiconductor device having improved heat dissipation
JP5712231B2 (ja) 半導体装置
US20230223445A1 (en) SiC SEMICONDUCTOR DEVICE
JP2007049045A (ja) 半導体発光素子およびこれを備えた半導体装置
US10727146B2 (en) Semiconductor device
US20230352392A1 (en) Semiconductor device
JP7247892B2 (ja) 炭化珪素半導体装置
WO2021261102A1 (ja) 電子部品
CN108538984B (zh) 发光二极管结构
US20240006364A1 (en) Semiconductor device
WO2021065740A1 (ja) 半導体装置
JP7248026B2 (ja) 炭化珪素半導体装置
WO2022222042A1 (zh) 发光二极管芯片
WO2023080084A1 (ja) 半導体装置
WO2023080086A1 (ja) 半導体装置
US20230369392A1 (en) Semiconductor device
WO2023080083A1 (ja) 半導体装置
WO2023080087A1 (ja) 半導体装置
WO2021261397A1 (ja) 半導体装置
WO2023080088A1 (ja) 半導体装置
WO2023080085A1 (ja) 半導体装置の製造方法
WO2023080082A1 (ja) 半導体装置
WO2023080093A1 (ja) 半導体モジュール
WO2023189054A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22770918

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023506844

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280013916.3

Country of ref document: CN

122 Ep: pct application non-entry in european phase

Ref document number: 22770918

Country of ref document: EP

Kind code of ref document: A1