CN116830262A - 宽带隙半导体装置 - Google Patents

宽带隙半导体装置 Download PDF

Info

Publication number
CN116830262A
CN116830262A CN202280013916.3A CN202280013916A CN116830262A CN 116830262 A CN116830262 A CN 116830262A CN 202280013916 A CN202280013916 A CN 202280013916A CN 116830262 A CN116830262 A CN 116830262A
Authority
CN
China
Prior art keywords
main surface
electrode
semiconductor device
resin
wide bandgap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280013916.3A
Other languages
English (en)
Inventor
中野佑纪
久津间保德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN116830262A publication Critical patent/CN116830262A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Abstract

宽带隙半导体装置包括：包含宽带隙半导体且具有主面的芯片；配置在上述主面之上的主面电极；以及包含基质树脂及多个填充物且以使上述主面电极的一部分露出的方式包覆上述主面的热固化性树脂。

Description

宽带隙半导体装置
技术领域
本申请与2021年3月18日在日本国专利局提出的日本特愿2021－045115号对应，本申请的全公开在此通过引用而录入。本发明涉及宽带隙半导体装置。
背景技术
专利文献1公开了包含半导体基板、电极以及有机保护层的半导体装置。半导体基板由SiC形成。电极形成于半导体基板之上。有机保护膜局部地包覆电极。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2019/0080976号说明书
发明内容
发明所要解决的课题
一个实施方式提供一种能够提高可靠性的宽带隙半导体装置。
用于解决课题的方案
一个实施方式提供一种宽带隙半导体装置，包括：芯片，其包含宽带隙半导体，且具有主面；主面电极，其配置于上述主面之上；以及热固化性树脂，其包含基质树脂以及多个填充物，以使上述主面电极的一部分露出的方式包覆上述主面。
本发明中的上述的、或者其它目的、特征以及效果通过参照附图说明的实施方式而更加清楚。
附图说明
图1是表示第一实施方式的宽带隙半导体装置的立体图。
图2是图1所示的宽带隙半导体装置的俯视图。
图3是沿图2所示的III-III线的剖视图。
图4是图3所示的区域IV的放大图。
图5与图3对应，是表示第二实施方式的宽带隙半导体装置的剖视图。
图6与图3对应，是表示第三实施方式的宽带隙半导体装置的剖视图。
图7与图3对应，是表示第四实施方式的宽带隙半导体装置的剖视图。
图8与图3对应，是表示第五实施方式的宽带隙半导体装置的剖视图。
图9与图3对应，是表示第六实施方式的宽带隙半导体装置的剖视图。
图10是表示第七实施方式的宽带隙半导体装置的立体图。
图11是图10所示的宽带隙半导体装置的俯视图。
图12是沿图11所示的XII-XII线的剖视图。
图13是将图11所示的区域XIII与内部构造一起示出的俯视图。
图14是沿图13所示的XIV-XIV线的剖视图。
图15是图12所示的区域XV的放大图。
图16与图12对应，是表示第八实施方式的宽带隙半导体装置的剖视图。
图17与图12对应，是表示第九实施方式的宽带隙半导体装置的剖视图。
图18与图12对应，是表示第十实施方式的宽带隙半导体装置的剖视图。
图19与图12对应，是表示第十一实施方式的宽带隙半导体装置的剖视图。
图20与图12对应，是表示第十二实施方式的宽带隙半导体装置的剖视图。
图21与图3对应，是表示焊盘电极的变形例的剖视图。
图22是表示搭载有第一～第六实施方式的宽带隙半导体装置的半导体封装件的俯视图。
图23是表示搭载有第七～第十二实施方式的宽带隙半导体装置的半导体封装件的俯视图。
图24是表示搭载有第一～第六实施方式的宽带隙半导体装置以及第七～第十二实施方式的宽带隙半导体装置的半导体封装件的立体图。
图25是图24所示的半导体封装件的分解立体图。
图26是沿图24所示的XXVI-XXVI线的剖视图。
具体实施方式
附图是示意图，并非严格地图示，比例尺等并非一致。另外，对附图之间对应的构造标注同一参照符号，省略或者简化重复的说明。另外，在以下的实施方式中，对于省略或者简化了说明的构造，应用省略或者简化之前的说明。
图1是表示第一实施方式的宽带隙半导体装置1A的立体图。图2是图1所示的宽带隙半导体装置1A的俯视图。图3是沿图2所示的III-III线的剖视图。图4是图3所示的区域IV的放大图。
参照图1～图4，宽带隙半导体装置1A是包含作为功能设备的一例的SBD(SchottkyBarrier Diode，肖特基势垒二极管)的半导体装置。宽带隙半导体装置1A由宽带隙半导体构成，包含形成为六面体形状(具体而言为长方体形状)的芯片2。芯片2也可以称为“半导体芯片”或者“宽带隙半导体芯片”。宽带隙半导体是具有超过Si(硅)的带隙的带隙的半导体。
在该方式(this embodiment)中，芯片2作为宽带隙半导体的一例是由六方晶的SiC(碳化硅)单晶构成的SiC芯片。也就是，宽带隙半导体装置1A是SiC半导体装置。六方晶的SiC单晶具有包含2H(Hexagonal)－SiC单晶、4H－SiC单晶、6H－SiC单晶等的多种的多晶类型。在该方式中，示出了芯片2由4H－SiC单晶构成的例子，但也可以是其它除多晶类型以外的芯片。
芯片2具有一方侧的第一主面3、另一方侧的第二主面4、以及连接第一主面3以及第二主面4的侧面5。第一主面3以及第二主面4在从它们的法线方向Z观察的俯视时(以下简称为“俯视”。)形成为四边形状。第二主面4优选由具有研磨痕的研磨面构成。
侧面5包含第一～第四侧面5A～5D。第一侧面5A以及第二侧面5B在沿第一主面3的第一方向X上延伸，且在与第一方向X交叉(具体而言为正交)的第二方向Y上对置。第三侧面5C以及第四侧面5D在第二方向Y上延伸，且在第一方向X上对置。侧面5(第一～第四侧面5A～5D)优选由具有研磨痕的研磨面构成。芯片2也可以在法线方向Z上具有10μm以上且250μm以下的厚度。芯片2的厚度优选为80μm以下。芯片2的厚度特别优选为40μm以下。
宽带隙半导体装置1A包含在芯片2内形成于第二主面4侧的区域的n型(第一导电型)的第一半导体区域6。第一半导体区域6形成为沿第二主面4延伸的层状，且从第二主面4以及第一～第四侧面5A～5D露出。第一半导体区域6也可以在法线方向Z上具有5μm以上且200μm以下的厚度。第一半导体区域6的厚度优选为50μm以下。第一半导体区域6的厚度特别优选为20μm以下。
宽带隙半导体装置1A包含在芯片2内形成于第一主面3侧的区域的n型的第二半导体区域7。第二半导体区域7具有比第一半导体区域6低的n型杂质浓度，且与第一半导体区域6电连接。第二半导体区域7形成为沿第一主面3延伸的层状，且从第一主面3以及第一～第四侧面5A～5D露出。
第二半导体区域7也可以在法线方向Z上具有5μm以上且50μm以下的厚度。第二半导体区域7的厚度优选为30μm以下。第二半导体区域7的厚度特别优选为20μm以下。第二半导体区域7的厚度优选为超过第一半导体区域6的厚度。
在该方式中，第一半导体区域6由宽带隙半导体基板(具体而言为SiC半导体基板)构成。在该方式中，第二半导体区域7由宽带隙半导体外延层(具体而言为SiC外延层)构成。也就是，芯片2具有包含宽带隙半导体基板以及宽带隙半导体外延层的层叠构造。宽带隙半导体基板形成第二主面4以及第一～第四侧面5A～5D的一部分。宽带隙半导体外延层形成第一主面3以及第一～第四侧面5A～5D的一部分。
宽带隙半导体装置1A包含形成于第一主面3的表层部的p型(第二导电型)的保护区域8。保护区域8的p型杂质既可以活性化、也可以不活性化。保护区域8从第一主面3的周缘(第一～第四侧面5A～5D)向内方空出间隔地形成于第二半导体区域7的表层部。在该方式中，保护区域8在俯视时形成为包围第一主面3的内方部的环状(在该方式中为四边环状)。由此，保护区域8作为保护环形区域而形成。保护区域8具有第一主面3的内方部侧的内缘部、以及第一主面3的周缘侧的外缘部。
宽带隙半导体装置1A包含包覆第一主面3的第一无机绝缘膜9。第一无机绝缘膜9包覆第一主面3的周缘以及保护区域8之间的区域。具体而言，第一无机绝缘膜9包覆第一主面3以及保护区域8的外缘部，使第一主面3的内方部以及保护区域8的内缘部露出。在该方式中，第一无机绝缘膜9在俯视时形成为包围第一主面3的内方部的环状(在该方式中为四边环状)。
第一无机绝缘膜9具有第一主面3的内方部侧的内壁、以及第一主面3的周缘侧的外壁。第一无机绝缘膜9的内壁在第一主面3的内方部划分出使第二半导体区域7以及保护区域8的内缘部露出的接触开口10。接触开口10在俯视时形成为沿保护区域8的四边形状。第一无机绝缘膜9的外壁从第一主面3的周缘向内方空出间隔地形成，在第一主面3的周缘部中使第二半导体区域7露出。
当然，第一无机绝缘膜9也可以包覆第一主面3的周缘以及保护区域8之间的区域的全域。该情况下，第一无机绝缘膜9具有与芯片2的侧面5(第一～第四侧面5A～5D)相连的外壁。第一无机绝缘膜9的外壁优选由具有研磨痕的研磨面构成。第一无机绝缘膜9的外壁优选与芯片2的侧面5(第一～第四侧面5A～5D)形成一个研磨面。
第一无机绝缘膜9包含氧化硅膜、氮化硅膜以及氮氧化硅膜中的至少一个。第一无机绝缘膜9优选具有由氧化硅膜构成的单层构造。第一无机绝缘膜9特别优选包含芯片2的由氧化物构成的氧化硅膜。第一无机绝缘膜9也可以具有10nm以上且500nm以下的厚度。
宽带隙半导体装置1A包含包覆第一主面3的第一主面电极11。第一主面电极11从第一主面3的周缘向内方空出间隔地形成于第一主面3之上。在该方式中，第一主面电极11在俯视时形成为具有与第一主面3的周缘平行的四边的四边形状。第一主面电极11在第一主面3的内方部中与第二半导体区域7以及保护区域8的内缘部电连接。
具体而言，第一主面电极11具有位于接触开口10内的主体部11a、以及从主体部11a被引出至第一无机绝缘膜9之上的引出部11b。主体部11a与第二半导体区域7(第一主面3)形成肖特基接合。引出部11b从第一无机绝缘膜9的外壁向内方空出间隔地形成，隔着第一无机绝缘膜9而与保护区域8的外缘部以及第二半导体区域7对置。第一主面电极11也可以具有0.5μm以上且11μm以下的厚度。
参照图4，第一主面电极11具有包含从芯片2侧依次层叠的第一主面电极膜12以及第二主面电极膜13的层叠构造。在该方式中，第一主面电极膜12包含Ti系金属膜。第一主面电极膜12也可以具有由Ti膜或者TiN膜构成的单层构造。第一主面电极膜12也可以具有以任意的顺序包含Ti膜以及TiN膜的层叠构造。第一主面电极膜12也可以具有10nm以上且1μm以下的厚度。
第二主面电极膜13由Cu系金属膜或者Al系金属膜构成。第二主面电极膜13也可以包含纯Cu膜(纯度为99％以上的Cu膜)、纯Al膜(纯度为99％以上的Al膜)、AlCu合金膜、AlSi合金膜、以及AlSiCu合金膜中的至少一个。在该方式中，第二主面电极膜13由Al系金属膜构成。第二主面电极膜13具有超过第一主面电极膜12的厚度的厚度。第二主面电极膜13的厚度也可以为0.5μm以上且10μm以下。
宽带隙半导体装置1A包含包覆第一主面电极11的第二无机绝缘膜14。具体而言，第二无机绝缘膜14包覆第一无机绝缘膜9以及第一主面电极11的周缘部，使第一主面电极11的内方部露出。更具体而言，第二无机绝缘膜14包覆第一主面电极11的引出部11b，使主体部11a露出。第二无机绝缘膜14也可以包覆主体部11a的一部分。第二无机绝缘膜14从第一无机绝缘膜9之上被引出至第一主面3的周缘部之上，直接包覆第二半导体区域7。
在该方式中，第二无机绝缘膜14在俯视时形成为包围第一主面3的内方部的环状(在该方式中为四边环状)。第二无机绝缘膜14具有第一主面电极11的内方部侧的内壁、以及第一主面3的周缘侧的外壁。第二无机绝缘膜14的内壁划分出使第一主面电极11的内方部(主体部11a)露出的第一开口15。第一开口15在俯视时形成为沿第一主面电极11的周缘的四边形状。
第二无机绝缘膜14的外壁从第一主面3的周缘向内方空出间隔地形成，划分出使第一主面3的周缘部露出的切割道16。当然，第二无机绝缘膜14的外壁也可以与芯片2的侧面5(第一～第四侧面5A～5D)相连。该情况下，第二无机绝缘膜14的外壁优选由具有研磨痕的研磨面构成。第二无机绝缘膜14的外壁优选与芯片2的侧面5(第一～第四侧面5A～5D)形成一个研磨面。
第二无机绝缘膜14由具有比较高的致密度的无机绝缘体构成，具有对水分(湿气)的阻隔性(遮蔽性)。第二无机绝缘膜14包含氧化硅膜、氮化硅膜以及氮氧化硅膜中的至少一个。第二无机绝缘膜14优选包含与第一无机绝缘膜9不同的绝缘材料。第二无机绝缘膜14优选包含氮化硅膜。第二无机绝缘膜14优选具有小于第一主面电极11的厚度的厚度。第二无机绝缘膜14的厚度也可以为0.1μm以上且5μm以下。
宽带隙半导体装置1A包含包覆第一主面电极11的周缘部的感光性树脂17。感光性树脂17也可以称为“第一有机膜”或者“第一有机绝缘膜”。在该方式中，感光性树脂17形成于第二无机绝缘膜14之上，隔着第二无机绝缘膜14包覆第一主面电极11。感光性树脂17具有比第二无机绝缘膜14的硬度低的硬度。换言之，感光性树脂17具有比第二无机绝缘膜14的弹性率小的弹性率，作为对外力的缓冲件(保护膜)发挥功能。感光性树脂17保护芯片2、第一主面电极11、第二无机绝缘膜14等。
感光性树脂17在俯视时沿第一主面电极11的周缘部以带状延伸。在该方式中，感光性树脂17在俯视时形成为包围第一主面电极11的内方部的环状(具体而言为四边环状)，遍及整周地包覆第一主面电极11的周缘部。具体而言，感光性树脂17包覆第一主面电极11的引出部11b，使主体部11a露出。感光性树脂17也可以包覆主体部11a的一部分。
感光性树脂17具有第一主面电极11的内方部侧的内壁、以及第一主面3的周缘侧的外壁。感光性树脂17的内壁在第一主面电极11的内方部中划分出使第一主面电极11的内方部露出的第二开口18。第二开口18在俯视时形成为沿第一主面电极11的周缘的四边形状。感光性树脂17的外壁从第一主面3的周缘向内方空出间隔地形成，划分出使第一主面3的周缘部露出的切割道16。
在该方式中，感光性树脂17以使第二无机绝缘膜14的内周缘部(内壁)以及外周缘部(外壁)双方露出的方式形成于第二无机绝缘膜14之上。因此，感光性树脂17的内壁划分出与第二无机绝缘膜14的第一开口15连通的第二开口18。另外，感光性树脂17的外壁与第二无机绝缘膜14一起划分出切割道16。在第二无机绝缘膜14的外壁与芯片2的侧面5(第一～第四侧面5A～5D)相连的情况下，感光性树脂17的外壁划分出使第二无机绝缘膜14露出的切割道16。
感光性树脂17的内壁也可以形成为朝向第一主面电极11的内方部侧鼓出的弯曲形状。感光性树脂17的外壁也可以形成为朝向芯片2的周缘侧鼓出的弯曲形状。感光性树脂17也可以包覆第二无机绝缘膜14的内壁以及外壁的任一方或者双方。也就是，感光性树脂17也可以具有直接包覆第一主面电极11的一部分的部分、以及直接包覆芯片2的周缘部(第二半导体区域7)的部分一方或者双方。
感光性树脂17优选具有超过第一无机绝缘膜9的厚度的厚度。感光性树脂17的厚度优选超过第二无机绝缘膜14的厚度。感光性树脂17的厚度优选超过第一主面电极11的厚度。感光性树脂17的厚度也可以为3μm以上且30μm以下。感光性树脂17的厚度优选为20μm以下。
感光性树脂17既可以是负型、也可以是正型。感光性树脂17也可以包含聚酰亚胺膜、聚酰胺膜以及聚苯并噁唑膜中的至少一个。在该方式中，感光性树脂17包含聚苯并噁唑膜。
宽带隙半导体装置1A包含包覆第一主面3的热固化性树脂19。热固化性树脂19也可以称为“封固树脂”、“第二有机膜”或者“第二有机绝缘膜”。在该方式中，热固化性树脂19以使第一主面电极11的至少一部分露出的方式包覆感光性树脂17，隔着感光性树脂17包覆第一主面电极11以及第二无机绝缘膜14。
热固化性树脂19在俯视时沿第一主面3的周缘以带状延伸。在该方式中，热固化性树脂19在俯视时形成为包围第一主面电极11的内方部的环状(具体而言为四边环状)，遍及整周地隔着感光性树脂17包覆第一主面电极11的周缘部。在该方式中，热固化性树脂19隔着感光性树脂17包覆第一主面电极11的引出部11b，使主体部11a露出。在感光性树脂17包覆主体部11a的情况下，热固化性树脂19也可以隔着感光性树脂17包覆主体部11a的一部分。
在该方式中，热固化性树脂19使感光性树脂17的内壁(第二开口18)露出，包覆感光性树脂17的外壁。热固化性树脂19在芯片2的周缘部包覆由感光性树脂17(第二无机绝缘膜14)划分出的切割道16。热固化性树脂19直接包覆在切割道16从第一主面3露出的第二半导体区域7。
热固化性树脂19具有树脂主面20、第一主面电极11的内方部侧的树脂内壁21、以及第一主面3的周缘侧的树脂侧面22。树脂主面20、树脂内壁21以及树脂侧面22也可以分别称为“有机主面”、“有机内壁”以及“有机侧面”。树脂主面20沿第一主面3延伸。具体而言，树脂主面20相对于第一主面3大致平行地延伸。树脂主面20优选由具有研磨痕的研磨面构成。
树脂内壁21在树脂主面20的内方部划分出使第一主面电极11的内方部露出的焊盘开口23。在该方式中，焊盘开口23与第二无机绝缘膜14的第一开口15以及感光性树脂17的第二开口18连通。焊盘开口23形成为在俯视时沿芯片2(第一主面电极11)的周缘的四边形状。树脂内壁21优选由不具有研磨痕的平滑面构成。
树脂内壁21具有树脂主面20侧的上端部(开口端)以及芯片2(感光性树脂17)侧的下端部。树脂内壁21的下端部沿感光性树脂17的外表面凹陷，与感光性树脂17形成间隙24。具体而言，树脂内壁21具有开口端侧的第一壁部25、以及下端部侧的第二壁部26。第一壁部25在开口端以及下端部之间在厚度方向上延伸。第一壁部25优选剖视时占树脂内壁21的80％以上的范围。
第二壁部26在感光性树脂17的外表面以及第一壁部25之间朝向感光性树脂17的外壁在与第一壁部25交叉的方向上延伸，与感光性树脂17的外表面划分出间隙24。具体而言，第二壁部26从第一壁部25朝向感光性树脂17的外表面斜向倾斜，划分出随着从第一壁部25(第一主面电极11)离开而沿法线方向Z的宽度渐减的尖细形状的间隙24。第二壁部26(间隙24)优选在剖视时占小于树脂内壁21的20％的范围。
树脂侧面22包含第一～第四树脂侧面22A～22D。第一树脂侧面22A位于第一侧面5A侧，第二树脂侧面22B位于第二侧面5B侧，第三树脂侧面22C位于第三侧面5C侧，第四树脂侧面22D位于第四侧面5D侧。第一树脂侧面22A以及第二树脂侧面22B在沿第一主面3的第一方向X上延伸，且在第二方向Y上对置。第三树脂侧面22C以及第四树脂侧面22D在第二方向Y上延伸，且在第一方向X上对置。
树脂侧面22(第一～第四树脂侧面22A～22D)沿芯片2延伸，形成树脂外壁。树脂侧面22相对于树脂主面20形成为大致直角。树脂侧面22与树脂主面20之间所成的角度也可以为88°以上且92°以下。树脂侧面22与芯片2的侧面5(第一～第四侧面5A～5D)相连。树脂侧面22优选由具有研磨痕的研磨面构成。树脂侧面22优选与芯片2的侧面5形成一个研磨面。
热固化性树脂19优选具有超过第一无机绝缘膜9的厚度的厚度。热固化性树脂19的厚度优选超过第二无机绝缘膜14的厚度。热固化性树脂19的厚度优选超过第一主面电极11的厚度。热固化性树脂19的厚度特别优选超过感光性树脂17的厚度。在该方式中，热固化性树脂19的厚度超过芯片2的厚度。热固化性树脂19的厚度也可以为10μm以上且300μm以下。热固化性树脂19的厚度优选为30μm以上。热固化性树脂19的厚度也可以为200μm以下。
热固化性树脂19具有比感光性树脂17的硬度高的硬度。换言之，热固化性树脂19具有比感光性树脂17的弹性率大的弹性率。热固化性树脂19从第一主面3之上对芯片2进行加强。参照图4，热固化性树脂19由基质树脂27以及多个填充物28构成。基质树脂27也可以包含环氧树脂、酚树脂以及热固化性聚酰亚胺树脂中的至少一个。在该方式中，基质树脂27包含环氧树脂。基质树脂27也可以由炭黑等的颜色材料来着色。
多个填充物28分别由利用陶瓷、氧化物、绝缘体等构成的球状物构成。也就是，多个填充物28未形成为纤维状。在该方式中，多个填充物28分别由氧化硅颗粒(二氧化硅颗粒)构成。热固化性树脂19包含粒径(particle sizes)不同的多个填充物28。
具体而言，多个填充物28包含多个小径填充物28a(第一填充物)、多个中径填充物28b(第二填充物)、以及多个大径填充物28c(第三填充物)。小径填充物28a具有小于第一主面电极11的厚度的厚度。中径填充物28b具有超过第一主面电极11的厚度且为感光性树脂17的厚度以下的厚度。大径填充物28c具有超过感光性树脂17的厚度的厚度。
多个小径填充物28a、多个中径填充物28b以及多个大径填充物28c与基质树脂27一起填充于比感光性树脂17靠树脂主面20侧的区域。中径填充物28b以及大径填充物28c所引起的对芯片2侧的构造物的填充物攻击由感光性树脂17缓和。
多个小径填充物28a以及多个中径填充物28b与基质树脂27一起填充于比感光性树脂17靠下侧的区域。尤其是，小径填充物28a与基质树脂27一起填充于感光性树脂17引起的间隙(在该方式中，第二无机绝缘膜14以及感光性树脂17之间的间隙)。基质树脂27相对于芯片2侧的构造物的密合力也由粒径不同的多个填充物28提高。
多个填充物28包含多个填充物碎片29(a plurality of filler fragments)，该多个填充物碎片具有在热固化性树脂19的表层部断裂的颗粒形状(particle shapes)。多个填充物碎片29包含形成于树脂主面20的表层部的多个第一填充物碎片29a(主面侧填充物碎片)、以及形成于树脂侧面22的表层部的多个第二填充物碎片29b(侧面侧填充物碎片)。
第一填充物碎片29a以及第二填充物碎片29b分别由小径填充物28a的一部分、中径填充物28b的一部分以及大径填充物28c的一部分中的任一个形成。多个填充物碎片29在热固化性树脂19的外表面分别形成研磨痕的一部分。
热固化性树脂19在树脂内壁21(第一壁部25以及第二壁部26)的表层部几乎没有填充物碎片29。也就是，树脂内壁21(焊盘开口23)由基质树脂27以及正常的多个填充物28形成。该情况下，形成树脂内壁21的多个填充物28中的填充物碎片29的比例小于形成于树脂内壁21的正常的填充物28的比例。
宽带隙半导体装置1A包含配置于第一主面电极11的露出部之上的焊盘电极30。焊盘电极30是与导电连接部件(例如导线、导体板等)电连接的外部端子。焊盘电极30从第一主面电极11的周缘向内方空出间隔地配置于第一主面电极11之上。在该方式中，焊盘电极30配置于焊盘开口23内，包覆第一主面电极11的内方部。也就是，焊盘电极30在焊盘开口23内与基质树脂27以及多个填充物28相接。
焊盘电极30未配置于焊盘开口23外。焊盘电极30具有在俯视时与焊盘开口23匹配的平面形状(在该方式中为四边形状)。焊盘电极30具有小于第一主面电极11的平面面积的平面面积。在该方式中，焊盘电极30从焊盘开口23进入第二开口18以及第一开口15，与一主面电极11、第二无机绝缘膜14、感光性树脂17以及热固化性树脂19相接。
焊盘电极30优选具有超过第一无机绝缘膜9的厚度的厚度。焊盘电极30的厚度优选超过第二无机绝缘膜14的厚度。焊盘电极30的厚度优选超过第一主面电极11的厚度。焊盘电极30的厚度特别优选超过感光性树脂17的厚度。在该方式中，焊盘电极30的厚度超过芯片2的厚度。
焊盘电极30的厚度也可以为10μm以上且300μm以下。焊盘电极30的厚度优选为30μm以上。焊盘电极30的厚度也可以为200μm以下。比较厚的(例如比第一主面电极11厚的)焊盘电极30兼作使在芯片2侧产生的热向外部散发的散热器电极。
焊盘电极30具有从热固化性树脂19(焊盘开口23)露出的电极面30a。电极面30a沿第一主面3延伸。具体而言，电极面30a相对于第一主面3大致平行地延伸。电极面30a与热固化性树脂19的树脂主面20相连。电极面30a由具有研磨痕的研磨面构成。电极面30a与树脂主面20形成一个研磨面。
焊盘电极30具有在热固化性树脂19的间隙24内跃上感光性树脂17的外表面的伸出部30b。伸出部30b在间隙24内与感光性树脂17以及热固化性树脂19相接，具有与间隙24匹配的剖面形状。也就是，伸出部30b从第一壁部25侧朝向感光性树脂17的外表面斜下倾斜，形成为随着离开第一壁部25而厚度渐减的尖细形状。
伸出部30b的沿第一主面3的长度也可以超过感光性树脂17的厚度。当然，伸出部30b的长度也可以为感光性树脂17的厚度以下。伸出部30b抑制焊盘电极30从热固化性树脂19脱落。伸出部30b也可以称为“防脱部”。
参照图4，焊盘电极30包含从第一主面电极11侧依次层叠的第一焊盘电极膜31以及第二焊盘电极膜32。第一焊盘电极膜31包覆第一主面电极11。在该方式中，第一焊盘电极膜31从第一主面电极11之上以膜状被引出至第二无机绝缘膜14之上以及感光性树脂17之上。
第一焊盘电极膜31具有小于第一主面电极11的厚度的厚度，具有位于第一开口15内以及第二开口18内的部分。第一焊盘电极膜31在厚度方向(法线方向Z)上具有小于间隙24的宽度的厚度，在间隙24内具有包覆感光性树脂17的部分。在该方式中，第一焊盘电极膜31在间隙24内局部地包覆焊盘开口23的第二壁部26，使焊盘开口23的第一壁部25露出。
第二焊盘电极膜32包覆第一焊盘电极膜31，形成焊盘电极30的主体。第二焊盘电极膜32具有超过感光性树脂17的厚度(在该方式中芯片2的厚度)的厚度，具有位于第一开口15、第二开口18以及焊盘开口23内的部分。
第二焊盘电极膜32在厚度方向(法线方向Z)上具有超过间隙24的宽度的厚度，具有在间隙24内与第一焊盘电极膜31以及热固化性树脂19相接的部分。也就是，焊盘电极30膜的伸出部30b包含第一焊盘电极膜31以及第二焊盘电极膜32。焊盘电极30的电极面30a由第二焊盘电极膜32形成。
在该方式中，第一焊盘电极膜31由通过溅射法形成的籽晶膜构成。第一焊盘电极膜31也可以包含Ti系金属膜。第一焊盘电极膜31也可以具有由Ti膜或者TiN膜构成的单层构造。第一焊盘电极膜31也可以具有包含以任意的顺序层叠的Ti膜以及TiN膜的层叠构造。在该方式中，第二焊盘电极膜32由通过电解镀敷法或者非电解镀敷法形成的镀敷膜构成。第二焊盘电极膜32也可以包含Cu系金属镀敷膜。在该方式中，第二焊盘电极膜32具有由纯Cu镀敷膜(纯度为99％以上的Cu膜)构成的单层构造。
焊盘电极30也可以在与第一主面电极11连接的连接部具有至少一个微小的空隙33。在图4中，示出了空隙33形成于第一焊盘电极膜31以及第一主面电极11之间的例子。当然，空隙33也可以形成于第一焊盘电极膜31以及第二焊盘电极膜32之间。空隙33具有比第一主面电极11的厚度小的尺寸。在焊盘电极30的厚度方向上，空隙33的尺寸也可以为1μm以下。空隙33的尺寸优选为0.5μm以下。
宽带隙半导体装置1A包含包覆第二主面4的第二主面电极34。第二主面电极34与第二主面4电连接。具体而言，第二主面电极34与从第二主面4露出的第一半导体区域6形成欧姆接触。第二主面电极34以与芯片2的周缘(第一～第四侧面5A～5D)相连的方式包覆第二主面4的全域。第二主面电极34的外壁优选由具有研磨痕的研磨面构成。第二主面电极34的外壁优选与芯片2的侧面5形成一个研磨面。
以上，宽带隙半导体装置1A包含芯片2、第一主面电极11、以及热固化性树脂19。芯片2包含宽带隙半导体，具有第一主面3。第一主面电极11包覆第一主面3。热固化性树脂19由基质树脂27以及多个填充物28构成，以使第一主面电极11的至少一部分露出的方式包覆第一主面3。
根据该构造，确保与第一主面电极11接触的接触部的同时，能够由热固化性树脂19加强并保护芯片2。因而，能够提供可提高可靠性的宽带隙半导体装置1A。
热固化性树脂19优选包覆第一主面电极11的周缘部。宽带隙半导体装置1A按照宽带隙半导体的特性，搭载于混合动力车、电动汽车、燃料电池汽车等以马达为驱动源的车辆等。因此，在宽带隙半导体装置1A中，要求适合于严酷的使用环境条件的耐久性。宽带隙半导体装置1A的耐久性例如根据高温高湿偏置试验来评价。在高温高湿偏置试验中，以暴露于高温高湿环境下的状态，对宽带隙半导体装置1A的电的动作进行了评价。
在高温环境下，有第一主面电极11因第一主面电极11的热膨胀引起的应力而剥离的可能性。在高湿环境下，有第一主面电极11等的电的特性因侵入到第一主面电极11的剥离部的水分(湿气)而变动的可能性。因此，根据包覆第一主面电极11的周缘部的热固化性树脂19，能够削减第一主面电极11的剥离起点的同时，能够抑制来自外部的水分的侵入。因而，能够提供可提高可靠性的宽带隙半导体装置1A。
宽带隙半导体装置1A优选还包含包覆第一主面电极11的周缘部的感光性树脂17。该情况下，热固化性树脂19优选包覆感光性树脂17。根据该构造，能够由感光性树脂17以及热固化性树脂19双方削减第一主面电极11的剥离起点。
在该构造中，多个填充物28也可以包含比感光性树脂17厚的多个大径填充物28c。根据该构造，能够利用多个大径填充物28c提高基质树脂27的流动性的同时，能够由感光性树脂17缓和大径填充物28c所引起的冲击。因而，能够形成适当地保护感光性树脂17等的热固化性树脂19。
宽带隙半导体装置1A优选包含在热固化性树脂19的焊盘开口23内与第一主面电极11电连接的焊盘电极30。根据该构造，在第一主面电极11以及热固化性树脂19之间形成有台阶的构造中，能够由焊盘电极30适当地传递第一主面电极11以及导电连接部件(例如导线、导体板等)之间的电信号。
图5与图3对应，是表示第二实施方式的宽带隙半导体装置1B的剖视图。在第一实施方式中，对感光性树脂17使第二无机绝缘膜14的内周缘部(内壁)露出的例子进行了说明。相对于此，宽带隙半导体装置1B包含包覆第二无机绝缘膜14的内周缘部(内壁)的感光性树脂17。
也就是，感光性树脂17包含直接包覆第一主面电极11的部分。热固化性树脂19的树脂内壁21(焊盘开口23)使感光性树脂17以及第一主面电极11的内方部露出，不使第二无机绝缘膜14露出。焊盘电极30在焊盘开口23内与第一主面电极11、感光性树脂17以及热固化性树脂19相接，不与第二无机绝缘膜14相接。
以上，根据宽带隙半导体装置1B，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。
图6与图3对应，是表示第三实施方式的宽带隙半导体装置1C的剖视图。在第一实施方式中，对热固化性树脂19使第二无机绝缘膜14的内周缘部(内壁)以及感光性树脂17的内周缘部(内壁)露出的例子进行了说明。相对于此，宽带隙半导体装置1C包含包覆第二无机绝缘膜14的内周缘部(内壁)以及感光性树脂17的内周缘部(内壁)的热固化性树脂19。
也就是，热固化性树脂19包含直接包覆第一主面电极11的部分。热固化性树脂19的树脂内壁21(焊盘开口23)仅使第一主面电极11露出，不使第二无机绝缘膜14以及感光性树脂17露出。在该方式中，树脂内壁21的下端部与第一主面电极11形成间隙24。焊盘电极30在焊盘开口23内与第一主面电极11以及热固化性树脂19相接，不与第二无机绝缘膜14以及感光性树脂17相接。
以上，根据宽带隙半导体装置1C，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。当然，第三实施方式的热固化性树脂19的方式也可以应用于第二实施方式。
图7与图3对应，是表示第四实施方式的宽带隙半导体装置1D的剖视图。在第一实施方式中，对芯片2具有包含从第二主面4侧依次形成的第一半导体区域6(宽带隙半导体基板)以及第二半导体区域7(宽带隙半导体外延层)的层叠构造的例子进行了说明。
相对于此，宽带隙半导体装置1D不具有第一半导体区域6(宽带隙半导体基板)，包含具有由第二半导体区域7(宽带隙半导体外延层)构成的单层构造的芯片2。
以上，根据宽带隙半导体装置1D，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。另外，根据宽带隙半导体装置1D，能够削减第一半导体区域6的电阻值，因此能够削减芯片2整体的电阻值。另外，芯片2由热固化性树脂19支撑，因此能够由热固化性树脂19补充薄化的芯片2的强度。因而，能够提供提高可靠性并且能够提高电的特性的宽带隙半导体装置1D。当然，第四实施方式的芯片2的方式也可以应用于第二～第三实施方式。
图8与图3对应，是表示第五实施方式的宽带隙半导体装置1E的剖视图。在第一实施方式中，对第二无机绝缘膜14包覆第一主面电极11的周缘部的例子进行了说明。相对于此，宽带隙半导体装置1E包含第二无机绝缘膜14，该第二无机绝缘膜14具有使第一主面电极11的电极侧壁露出的除去部14a，且局部地包覆第一主面电极11。以下，对宽带隙半导体装置1E的构造进行具体说明。
在该方式中，第一无机绝缘膜9包覆第一主面3的周缘以及保护区域8之间的区域的全域。第一无机绝缘膜9具有与芯片2的侧面5(第一～第四侧面5A～5D)相连的外壁。第一无机绝缘膜9的外壁由具有研磨痕的研磨面构成。第一无机绝缘膜9的外壁与芯片2的侧面5(第一～第四侧面5A～5D)形成一个研磨面。当然，第一无机绝缘膜9也可以以与第一实施方式的情况相同的方式形成。
与第一实施方式的情况相同，第二无机绝缘膜14包覆第一主面电极11以及第一无机绝缘膜9，且具有第一主面电极11的内方部侧的内壁、以及第一主面3的周缘侧的外壁。第二无机绝缘膜14的内壁划分出使第一主面电极11的内方部(主体部11a)露出的第一开口15。在该方式中，第二无机绝缘膜14的外壁从第一主面3的周缘向内方空出间隔地形成，划分出使第一无机绝缘膜9露出的切割道16。
在该方式中，第二无机绝缘膜14具有使第一主面电极11的电极侧壁在第一主面电极11以及第一无机绝缘膜9之间露出的至少一个除去部14a。具体而言，除去部14a从内壁以及外壁空出间隔地形成，使第一主面电极11的周缘部以及第一无机绝缘膜9的一部分露出。
第二无机绝缘膜14可以包覆主体部11a的一部分以及引出部11b的一部分，也可以从引出部11b空出间隔地包覆主体部11a的一部分。也就是，除去部14a可以使引出部11b的一部分或者全部露出，也可以使引出部11b的全部以及主体部11a的一部分露出。
在第二无机绝缘膜14具有一个除去部14a的情况下，一个除去部14a也可以在俯视时形成为沿第一主面电极11的周缘部延伸的带状，且使第一主面电极11的周缘部局部地露出。另外，一个除去部14a也可以形成为沿第一主面电极11的周缘部延伸的环状，使第一主面电极11的周缘部遍及整周地露出。
在第二无机绝缘膜14具有多个除去部14a的情况下，多个除去部14a也可以沿第一主面电极11的周缘部空出间隔地排列。该情况下，多个除去部14a可以在俯视时以点状排列，也可以分别形成为沿第一主面电极11的周缘部延伸的带状。
另外，多个除去部14a也可以从第一主面电极11的周缘部向内方部空出间隔地排列。该情况下，多个除去部14a可以在俯视时以点状排列，也可以分别形成为沿第一主面电极11的周缘部延伸的带状或者环状。该情况下，至少一个除去部14a使第一主面电极11的电极侧壁(周缘部)露出即可。
在该方式中，感光性树脂17从第二无机绝缘膜14之上进入除去部14a。感光性树脂17在除去部14a内包覆第一主面电极11的电极侧壁。具体而言，感光性树脂17在除去部14a内直接包覆第一主面电极11的周缘部以及第一无机绝缘膜9的一部分。也就是，感光性树脂17具有位于除去部14a内的树脂锚固部。
在该方式中，热固化性树脂19包含隔着感光性树脂17包覆第二无机绝缘膜14的除去部14a的部分。也就是，热固化性树脂19包含不是经由第二无机绝缘膜14而是仅隔着感光性树脂17包覆第一无机绝缘膜9以及第一主面电极11的周缘部的部分。热固化性树脂19优选在俯视时以及剖视时包覆除去部14a的全域。在该方式中，热固化性树脂19包含直接包覆在切割道16从第一主面3露出的第一无机绝缘膜9的部分。
以上，根据宽带隙半导体装置1E，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。另外，宽带隙半导体装置1E包含具有使第一主面电极11的电极侧壁露出的除去部14a的第二无机绝缘膜14。根据该构造，能够削减第一主面电极11的热膨胀引起的第二无机绝缘膜14的剥离起点。因而，能够提供可提高可靠性的宽带隙半导体装置1E。
在这样的构造中，宽带隙半导体装置1E包含在除去部14a内包覆第一主面电极11的电极侧壁的感光性树脂17。根据该构造，在第二无机绝缘膜14具有除去部14a的构造中能够削减第一主面电极11的剥离起点。因而，能够提供可提高可靠性的宽带隙半导体装置1E。
并且在这样的构造中，宽带隙半导体装置1E具有热固化性树脂19，该热固化性树脂19包含隔着感光性树脂17包覆第二无机绝缘膜14的除去部14a的部分。根据该构造，在第二无机绝缘膜14具有除去部14a的构造中，能够通过感光性树脂17以及热固化性树脂19削减第一主面电极11的剥离起点。当然，第五实施方式的第一无机绝缘膜9、第一主面电极11、第二无机绝缘膜14、感光性树脂17以及热固化性树脂19的方式也可以应用于第二～第四实施方式。
图9与图3对应，是表示第六实施方式的宽带隙半导体装置1F的剖视图。在第一实施方式中，对感光性树脂17具有朝向第一主面电极11的内方部侧鼓出的弯曲形状的内壁以及朝向芯片2的周缘侧鼓出的弯曲形状的外壁的例子进行了说明。相对于此，宽带隙半导体装置1F包含具有朝向第一主面电极11的内方部侧向斜下倾斜的内壁、以及朝向芯片2的周缘侧向斜下倾斜的外壁的感光性树脂17。也就是，感光性树脂17在剖视时形成为梯形形状(锥形形状)。
以上，根据宽带隙半导体装置1F，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。另外，根据宽带隙半导体装置1F，能够提高热固化性树脂19(基质树脂27以及多个填充物28)相对于感光性树脂17的流动性。由此，能够抑制热固化性树脂19以及感光性树脂17之间的间隙的形成。当然，第六实施方式的感光性树脂17的方式也可以应用于第二～第五实施方式。
图10是表示第七实施方式的宽带隙半导体装置1G的立体图。图11是图10所示的宽带隙半导体装置1G的俯视图。图12是沿图11所示的XII-XII线的剖视图。图13是与内部构造一起示出图11所示的区域XIII的俯视图。图14是沿图13所示的XIV-XIV线的剖视图。图15是图12所示的区域XV的放大图。
参照图10～图15，宽带隙半导体装置1G是包含作为功能设备的一例的MISFET(Metal Insulator Semiconductor Field Effect Transistor，金属绝缘体半导体场效应晶体管)的半导体装置。宽带隙半导体装置1G包含上述的芯片2、上述的第一半导体区域6以及上述的第二半导体区域7。在该方式中，宽带隙半导体装置1G包含形成于芯片2的第一主面3的活性面41(active surface)、外侧面42(outer surface)以及第一～第四连接面43A～43D(connecting surface)。
活性面41、外侧面42以及第一～第四连接面43A～43D在第一主面3划分出活性台地44(active mesa)。活性面41也可以称为“第一面”，外侧面42也可以称为“第二面”，活性台地44也可以称为“台地”。活性面41、外侧面42以及第一～第四连接面43A～43D(也就是活性台地44)也可以视为第一主面3的构成要素。
活性面41从第一主面3的周缘(第一～第四侧面5A～5D)向内方空出间隔地形成。活性面41具有在第一方向X以及第二方向Y上延伸的平坦面。在该方式中，活性面41在俯视时形成为具有与第一～第四侧面5A～5D平行的四边的四边形状。
外侧面42位于活性面41外，从活性面41向芯片2的厚度方向(第二主面4侧)凹陷。具体而言，外侧面42以使第二半导体区域7露出的方式，以小于第二半导体区域7的厚度的深度凹陷。外侧面42在俯视时形成为沿活性面41延伸的带状。在该方式中，外侧面42在俯视时形成为包围活性面41的环状(具体而言为四边环状)。外侧面42具有在第一方向X以及第二方向Y上延伸的平坦面，相对于活性面41大致平行地形成。外侧面42与第一～第四侧面5A～5D相连。
第一～第四连接面43A～43D在法线方向Z上延伸，连接活性面41以及外侧面42。第一连接面43A位于第一侧面5A侧，第二连接面43B位于第二侧面5B侧，第三连接面43C位于第三侧面5C侧，第四连接面43D位于第四侧面5D侧。第一连接面43A以及第二连接面43B在第一方向X上延伸，且在第二方向Y上对置。第三连接面43C以及第四连接面43D在第二方向Y上延伸，且在第一方向X上对置。
第一～第四连接面43A～43D也可以以划分出四棱柱状的活性台地44的方式在活性面41以及外侧面42之间大致垂直地延伸。第一～第四连接面43A～43D也可以以划分出四角锤台状的活性台地44的方式从活性面41朝向外侧面42向斜下倾斜。这样，宽带隙半导体装置1G包含在第一主面3中形成于第二半导体区域7的活性台地44。活性台地44仅形成于第二半导体区域7，未形成于第一半导体区域6。
参照图13以及图14，宽带隙半导体装置1G包含形成于活性面41的MISFET。在该方式中，MISFET是沟槽栅极型。以下，对MISFET的构造进行具体说明。宽带隙半导体装置1G包含形成于活性面41的表层部的p型的主体区域48。主体区域48也可以形成于活性面41的表层部的全域。
宽带隙半导体装置1G包含形成于主体区域48的表层部的n型的源极区域49。源极区域49也可以形成于主体区域48的表层部的全域。源极区域49具有超过第二半导体区域7的n型杂质浓度的n型杂质浓度。源极区域49在主体区域48内与第二半导体区域7形成MISFET的通道CH。
宽带隙半导体装置1G包含形成于活性面41的多个沟槽栅极构造50。多个沟槽栅极构造50控制通道CH的反转以及非反转。多个沟槽栅极构造50贯通主体区域48以及源极区域49到达第二半导体区域7。多个沟槽栅极构造50从第二半导体区域7的底部向活性面41侧空出间隔地形成。多个沟槽栅极构造50在俯视时在第一方向X上空出间隔地形成，且分别形成为在第二方向Y上延伸的带状。
各沟槽栅极构造50包含栅极沟槽51、栅极绝缘膜52以及栅极电极53。栅极沟槽51形成于活性面41。栅极绝缘膜52包覆栅极沟槽51的内壁。栅极电极53隔着栅极绝缘膜52埋设于栅极沟槽51。栅极电极53隔着栅极绝缘膜52而与第二半导体区域7、主体区域48以及源极区域49对置。对栅极电极53施加有栅极电位。
宽带隙半导体装置1G包含形成于活性面41的多个沟槽源极构造54。多个沟槽源极构造54在活性面41分别形成于近接的两个沟槽栅极构造50之间的区域。多个沟槽源极构造54在俯视时分别形成为在第二方向Y上延伸的带状。多个沟槽源极构造54贯通主体区域48以及源极区域49而到达第二半导体区域7。
多个沟槽源极构造54从第二半导体区域7的底部向活性面41侧空出间隔地形成。多个沟槽源极构造54具有超过沟槽栅极构造50的深度的深度。在该方式中，多个沟槽源极构造54的底壁位于与外侧面42大致相同的平面上。当然，各沟槽源极构造54也可以具有与沟槽栅极构造50的深度大致相等的深度。
各沟槽源极构造54包含源极沟槽55、源极绝缘膜56以及源极电极57。源极沟槽55形成于活性面41。源极绝缘膜56包覆源极沟槽55的内壁。源极电极57隔着源极绝缘膜56埋设于源极沟槽55。对源极电极57施加有源极电位。
宽带隙半导体装置1G包含在第二半导体区域7中分别形成于沿多个沟槽源极构造54的区域的多个p型的接触区域58。多个接触区域58的p型杂质浓度超过主体区域48的p型杂质浓度。多个接触区域58在第二方向Y上空出间隔地以一对多的对应关系分别包覆对应的沟槽源极构造54。各接触区域58包覆各沟槽源极构造54的侧壁以及底壁，且与主体区域48电连接。
宽带隙半导体装置1G包含多个p型的阱区域59，该多个p型的阱区域59在活性面41的表层部中分别形成于沿多个沟槽源极构造54的区域。多个阱区域59的p型杂质浓度优选超过主体区域48的p型杂质浓度，且小于接触区域58的p型杂质浓度。
多个阱区域59隔着多个接触区域58分别包覆对应的沟槽源极构造54。各阱区域59也可以形成为沿对应的沟槽源极构造54延伸的带状。各阱区域59包覆各沟槽源极构造54的侧壁以及底壁，且与主体区域48电连接。
参照图15，宽带隙半导体装置1G包含在外侧面42形成于第二半导体区域7的表层部的p型的外部接触区域60。外部接触区域60优选具有超过主体区域48的p型杂质浓度的p型杂质浓度。外部接触区域60在俯视时从活性面41的周缘以及外侧面42的周缘空出间隔地形成。
外部接触区域60在俯视时形成为沿活性面41延伸的带状。在该方式中，外部接触区域60在俯视时形成为包围活性面41的环状(具体而言为四边环状)。外部接触区域60从第二半导体区域7的底部向外侧面42空出间隔地形成。外部接触区域60相对于多个沟槽栅极构造50的底壁位于第二半导体区域7的底部侧。
宽带隙半导体装置1G包含形成于外侧面42的表层部的p型的外部阱区域61。外部阱区域61具有小于外部接触区域60的p型杂质浓度的p型杂质浓度。外部阱区域61的p型杂质浓度优选与阱区域59的p型杂质浓度大致相等。外部阱区域61在俯视时形成于活性面41的周缘以及外部接触区域60之间的区域。
外部阱区域61在俯视时形成为沿活性面41延伸的带状。在该方式中，外部阱区域61在俯视时形成为包围活性面41的环状(具体而言为四边环状)。外部阱区域61与外部接触区域60电连接。在该方式中，外部阱区域61从外侧面42朝向第一～第四连接面43A～43D延伸，在芯片2内包覆第一～第四连接面43A～43D。
外部阱区域61形成为比外部接触区域60深。外部阱区域61从第二半导体区域7的底部向外侧面42空出间隔地形成。外部阱区域61相对于多个沟槽栅极构造50的底壁位于第二半导体区域7的底部侧。外部阱区域61在活性面41的表层部与主体区域48电连接。
宽带隙半导体装置1G包含在外侧面42的表层部中形成于外部接触区域60以及外侧面42的周缘之间的区域的至少一个(优选为两个以上且二十个以下)的p型的场区域62。在该方式中，宽带隙半导体装置1G包含五个场区域62。多个场区域62在外侧面42缓和芯片2内的电场。场区域62的个数、宽度、深度、p型杂质浓度等是任意的，根据应缓和的电场可取得各种值。
多个场区域62从外部接触区域60侧朝向外侧面42的周缘侧空出间隔地形成。多个场区域62在俯视时形成为沿活性面41延伸的带状。在该方式中，多个场区域62在俯视时形成为包围活性面41的环状(具体而言为四边环状)。由此，多个场区域62分别形成为FLR(Field Limiting Ring，场限环)区域。
多个场区域62从第二半导体区域7的底部向外侧面42空出间隔地形成。多个场区域62相对于多个沟槽栅极构造50的底壁位于第二半导体区域7的底部侧。多个场区域62形成为比外部接触区域60深。最内的场区域62也可以与外部接触区域60连接。最内的场区域62以外的场区域62也可以形成为电浮游状态。
宽带隙半导体装置1G包含包覆第一主面3的上述的第一无机绝缘膜9。在该方式中，第一无机绝缘膜9包覆活性面41、外侧面42以及第一～第四连接面43A～43D。第一无机绝缘膜9与栅极绝缘膜52以及源极绝缘膜56相连，使栅极电极53以及源极电极57露出。第一无机绝缘膜9的外壁从外侧面42的周缘向内方空出间隔地形成，使第二半导体区域7从外侧面42的周缘部露出。
当然，第一无机绝缘膜9也可以以与芯片2的侧面5(第一～第四侧面5A～5D)相连的方式包覆外侧面42。该情况下，第一无机绝缘膜9具有与芯片2的侧面5相连的外壁。第一无机绝缘膜9的外壁优选由具有研磨痕的研磨面构成。第一无机绝缘膜9的外壁优选与芯片2的侧面5(第一～第四侧面5A～5D)形成一个研磨面。
宽带隙半导体装置1G包含侧壁构造63，该侧壁构造63以包覆第一～第四连接面43A～43D中的至少一个的方式，在外侧面42侧形成于第一无机绝缘膜9之上。在该方式中，侧壁构造63在俯视时形成为包围活性面41的环状(四边环状)。侧壁构造63也可以包含无机绝缘体或者多晶硅。
宽带隙半导体装置1G包含形成于第一无机绝缘膜9之上的层间绝缘膜64。层间绝缘膜64隔着第一无机绝缘膜9包覆活性面41、外侧面42以及第一～第四连接面43A～43D。层间绝缘膜64隔着侧壁构造63包覆第一无机绝缘膜9。层间绝缘膜64也可以包含氧化硅膜、氮化硅膜以及氮氧化硅膜中的至少一个。层间绝缘膜64的外壁与第一无机绝缘膜9的外壁相同，从外侧面42的周缘向内方空出间隔地形成，第二半导体区域7从外侧面42的周缘部露出。
当然，层间绝缘膜64的外壁也可以与芯片2的侧面5(第一～第四侧面5A～5D)相连。该情况下，层间绝缘膜64的外壁优选由具有研磨痕的研磨面构成。层间绝缘膜64的外壁优选与芯片2的侧面5(第一～第四侧面5A～5D)形成一个研磨面。
宽带隙半导体装置1G包含形成于第一主面3之上(层间绝缘膜64之上)的多个第一主面电极11。与第一实施方式的情况相同，多个第一主面电极11分别具有包含从芯片2侧依次层叠的第一主面电极膜12以及第二主面电极膜13的层叠构造。多个第一主面电极11包含栅极主面电极65以及源极主面电极67。
从外部向栅极主面电极65输入栅极电位。栅极主面电极65配置于活性面41之上，未配置于外侧面42之上。在该方式中，栅极主面电极65在活性面41的周缘部中配置于接近第一连接面43A的中央部的区域。在该方式中，栅极主面电极65在俯视时形成为四边形状。
源极主面电极67从栅极主面电极65空出间隔地配置于活性面41之上。从外部对源极主面电极67输入源极电位。在该方式中，源极主面电极67在俯视时形成为具有与栅极主面电极65匹配的凹部的多边形状。当然，源极主面电极67也可以在俯视时形成为四边形状。源极主面电极67贯通层间绝缘膜64以及第一无机绝缘膜9，与多个沟槽源极构造54、源极区域49以及多个阱区域59电连接。
宽带隙半导体装置1G包含形成于第一主面3之上(层间绝缘膜64之上)的栅极配线电极66以及源极配线电极68。与多个第一主面电极11相同，栅极配线电极66以及源极配线电极68分别具有包含从芯片2侧依次层叠的第一主面电极膜12以及第二主面电极膜13的层叠构造。
栅极配线电极66从栅极主面电极65被引出至层间绝缘膜64之上。栅极配线电极66以在俯视时与多个沟槽栅极构造50的端部交叉(具体而言为正交)的方式，形成为沿活性面41的周缘延伸的带状。栅极配线电极66贯通层间绝缘膜64，与多个沟槽栅极构造50(栅极电极53)电连接。栅极配线电极66将施加于栅极主面电极65的栅极电位传递至多个沟槽栅极构造50。
源极配线电极68从源极主面电极67被引出至层间绝缘膜64之上。源极配线电极68在比栅极配线电极66靠外侧面42侧的区域形成为沿活性面41的周缘(第一～第四连接面43A～43D)延伸的带状。在该方式中，源极配线电极68在俯视时形成为包围栅极主面电极65、源极主面电极67以及栅极配线电极66的环状(具体而言为四边环状)。
源极配线电极68隔着层间绝缘膜64包覆侧壁构造63，从活性面41侧被引出至外侧面42侧。源极配线电极68在外侧面42侧贯通层间绝缘膜64以及第一无机绝缘膜9，与外部接触区域60电连接。源极配线电极68优选遍及整周地包覆侧壁构造63的全域以及外部接触区域60的全域。源极配线电极68将施加于源极主面电极67的源极电位传递至多个外部接触区域60。
宽带隙半导体装置1G包含包覆层间绝缘膜64以及多个第一主面电极11的上述的第二无机绝缘膜14。在该方式中，第二无机绝缘膜14隔着层间绝缘膜64等包覆活性面41、外侧面42以及第一～第四连接面43A～43D。第二无机绝缘膜14的厚度优选小于层间绝缘膜64的厚度。第二无机绝缘膜14包覆层间绝缘膜64以及多个第一主面电极11的周缘部，使多个第一主面电极11的内方部露出。
具体而言，第二无机绝缘膜14在俯视时使栅极主面电极65的内方部露出，遍及整周地包覆栅极主面电极65的周缘部。另外，第二无机绝缘膜14在俯视时使源极主面电极67的内方部露出，遍及整周地包覆源极主面电极67的周缘部。第二无机绝缘膜14包覆栅极配线电极66的全域以及源极配线电极68的全域。
第二无机绝缘膜14具有栅极主面电极65侧的第一栅极内壁、源极主面电极67侧的第一源极内壁、以及外侧面42侧的外壁。第二无机绝缘膜14的第一栅极内壁划分出使栅极主面电极65的内方部露出的第一栅极开口69。第一栅极开口69在俯视时形成为沿栅极主面电极65的周缘的四边形状。
第二无机绝缘膜14的第一源极内壁划分出使源极主面电极67的内方部露出的第一源极开口70。第一源极开口70在俯视时形成为具有沿源极主面电极67的凹部的凹部的多边形状。当然，第一源极开口70也可以在俯视时形成为四边形状。第二无机绝缘膜14的外壁从外侧面42的周缘向内方空出间隔地形成，划分出使第二半导体区域7从外侧面42的周缘部露出的切割道16。
当然，第二无机绝缘膜14的外壁也可以不与芯片2的侧面5(第一～第四侧面5A～5D)相连。该情况下，第二无机绝缘膜14的外壁优选由具有研磨痕的研磨面构成。第二无机绝缘膜14的外壁优选与芯片2的侧面5(第一～第四侧面5A～5D)形成一个研磨面。
宽带隙半导体装置1G包含包覆多个第一主面电极11的上述的感光性树脂17。感光性树脂17的厚度优选超过层间绝缘膜64的厚度。在该方式中，感光性树脂17形成于第二无机绝缘膜14之上，隔着第二无机绝缘膜14等包覆活性面41、外侧面42以及第一～第四连接面43A～43D。
感光性树脂17隔着第二无机绝缘膜14包覆栅极主面电极65的周缘部以及源极主面电极67的周缘部，使栅极主面电极65的内方部以及源极主面电极67的内方部露出。具体而言，感光性树脂17在俯视时遍及整周地包覆栅极主面电极65的周缘部，遍及整周地包覆源极主面电极67的周缘部。感光性树脂17隔着第二无机绝缘膜14包覆栅极配线电极66的全域以及源极配线电极68的全域。
感光性树脂17具有栅极主面电极65侧的第二栅极内壁、源极主面电极67侧的第二源极内壁、以及第一主面3的周缘侧的外壁。感光性树脂17的第二栅极内壁划分出使栅极主面电极65的内方部露出的第二栅极开口71。第二栅极开口71在俯视时形成为沿栅极主面电极65的周缘的四边形状。感光性树脂17的第二源极内壁划分出使源极主面电极67的内方部露出的第二源极开口72。第二源极开口72在俯视时形成为沿源极主面电极67的周缘的多边形状。
在该方式中，感光性树脂17以使第二无机绝缘膜14的第一栅极内壁、第一源极内壁以及外壁的全部露出的方式形成于第二无机绝缘膜14之上。因此，第二栅极开口71与第二无机绝缘膜14的第一栅极开口69连通。另外，第二源极开口72与第二无机绝缘膜14的第一源极开口70连通。另外，感光性树脂17的外壁与第二无机绝缘膜14一起划分出切割道16。
在第二无机绝缘膜14的外壁与芯片2的侧面5(第一～第四侧面5A～5D)相连的情况下，感光性树脂17的外壁划分出使第二无机绝缘膜14露出的切割道16。感光性树脂17的第二栅极内壁也可以形成为朝向栅极主面电极65的内方部侧鼓出的弯曲形状。感光性树脂17的第二源极内壁也可以形成为朝向源极主面电极67的内方部侧鼓出的弯曲形状。感光性树脂17的外壁也可以形成为朝向外侧面42的周缘侧鼓出的弯曲形状。
感光性树脂17也可以包覆第二无机绝缘膜14的第一栅极内壁、第一源极内壁以及外壁中的至少一个。也就是，感光性树脂17具有直接包覆栅极主面电极65的一部分的部分、直接包覆源极主面电极67的一部分的部分、以及直接包覆外侧面42的周缘部(第二半导体区域7)的部分中的至少一个。
宽带隙半导体装置1G包含包覆第一主面3的上述的热固化性树脂19。热固化性树脂19形成于感光性树脂17之上，隔着感光性树脂17等包覆活性面41、外侧面42以及第一～第四连接面43A～43D。在该方式中，热固化性树脂19以使多个第一主面电极11的至少一部分分别露出的方式包覆感光性树脂17，隔着感光性树脂17包覆多个第一主面电极11的周缘部以及第二无机绝缘膜14。
具体而言，热固化性树脂19在俯视时遍及整周地隔着感光性树脂17包覆栅极主面电极65的周缘部。另外，热固化性树脂19在俯视时遍及整周地隔着感光性树脂17包覆源极主面电极67的周缘部。热固化性树脂19隔着感光性树脂17包覆栅极配线电极66的全域以及源极配线电极68的全域。
在该方式中，热固化性树脂19使感光性树脂17的第二栅极内壁以及第二源极内壁露出，包覆感光性树脂17的外壁。热固化性树脂19在外侧面42的周缘部中包覆由感光性树脂17(第二无机绝缘膜14)划分出的切割道16。热固化性树脂19在切割道16直接包覆从外侧面42露出的第二半导体区域7。
热固化性树脂19具有树脂主面20、多个树脂内壁21以及树脂侧面22。树脂主面20以及树脂侧面22以与第一实施方式相同的方式形成。在该方式中，多个树脂内壁21划分出使多个第一主面电极11分别露出的多个焊盘开口23。具体而言，多个树脂内壁21包含栅极树脂内壁73以及源极树脂内壁74。
栅极树脂内壁73在树脂主面20的内方部划分出使栅极主面电极65的内方部露出的栅极焊盘开口75(焊盘开口23)。栅极焊盘开口75划分在感光性树脂17之上，与第二无机绝缘膜14的第一栅极开口69以及感光性树脂17的第二栅极开口71连通。栅极焊盘开口75在俯视时形成为沿栅极主面电极65的周缘的四边形状。栅极树脂内壁73优选由不具有研磨痕的平滑面构成。
源极树脂内壁74在树脂主面20的内方部划分出使源极主面电极67的内方部露出的源极焊盘开口76(焊盘开口23)。源极焊盘开口76划分在感光性树脂17之上，与第二无机绝缘膜14的第一源极开口70以及感光性树脂17的第二源极开口72连通。源极焊盘开口76在俯视时形成为沿源极主面电极67的周缘的四边形状。源极树脂内壁74优选由不具有研磨痕的平滑面构成。
与第一实施方式的情况相同，多个树脂内壁21(栅极树脂内壁73以及源极树脂内壁74)分别具有树脂主面20侧的上端部(开口端)以及芯片2(感光性树脂17)侧的下端部。多个树脂内壁21的下端部沿感光性树脂17的外表面凹陷，分别与感光性树脂17形成间隙24。具体而言，多个树脂内壁21分别具有开口端侧的第一壁部25、以及下端部侧的第二壁部26。第一壁部25在开口端以及下端部之间在厚度方向上延伸。第一壁部25优选在剖视时占树脂内壁21的80％以上的范围。
第二壁部26在感光性树脂17的外表面以及第一壁部25之间朝向感光性树脂17的外壁地在与第一壁部25交叉的方向上延伸，与感光性树脂17的外表面划分出间隙24。具体而言，第二壁部26从第一壁部25朝向感光性树脂17的外表面斜向倾斜，划分出随着远离第一壁部25(第一主面电极11)而沿法线方向Z的宽度变窄的尖细形状的间隙24。第二壁部26优选在剖视时占小于树脂内壁21的20％的范围。
与第一实施方式的情况相同，热固化性树脂19由基质树脂27以及多个填充物28构成。与第一实施方式的情况相同，多个填充物28包含多个小径填充物28a(第一填充物)、多个中径填充物28b(第二填充物)、以及多个大径填充物28c(第三填充物)。小径填充物28a具有小于第一主面电极11的厚度的厚度。中径填充物28b具有超过第一主面电极11的厚度且感光性树脂17的厚度以下的厚度。大径填充物28c具有超过感光性树脂17的厚度的厚度。
与第一实施方式的情况相同，多个填充物28包含多个填充物碎片29，该多个填充物碎片29具有在热固化性树脂19的表层部断裂的颗粒形状。多个填充物碎片29包含形成于树脂主面20的表层部的多个第一填充物碎片29a、以及形成于树脂侧面22的表层部的多个第二填充物碎片29b。多个填充物碎片29在热固化性树脂19的外表面分别形成研磨痕的一部分。
热固化性树脂19在多个树脂内壁21(第一壁部25以及第二壁部26)的表层部几乎没有填充物碎片29。也就是，多个树脂内壁21(焊盘开口23)由基质树脂27以及正常的多个填充物28形成。该情况下，形成树脂内壁21的多个填充物28中的填充物碎片29的比例小于形成树脂内壁21的正常的填充物28的比例。
宽带隙半导体装置1G包含配置于多个焊盘开口23内的多个焊盘电极30。多个焊盘电极30包含配置于栅极焊盘开口75内的栅极焊盘电极80、以及配置于源极焊盘开口76内的源极焊盘电极81。栅极焊盘电极80从栅极焊盘开口75进入第二栅极开口71以及第一栅极开口69，与栅极主面电极65、第二无机绝缘膜14、感光性树脂17以及热固化性树脂19相接。
也就是，栅极焊盘电极80在栅极焊盘开口75内与基质树脂27以及多个填充物28相接。栅极焊盘电极80未配置于栅极焊盘开口75外。栅极焊盘电极80在俯视时具有与栅极焊盘开口75匹配的平面形状(在该方式中为四边形状)。栅极焊盘电极80具有小于栅极主面电极65的平面面积的平面面积。
栅极焊盘电极80具有从栅极焊盘开口75露出的栅极电极面80a。栅极电极面80a与热固化性树脂19的树脂主面20相连。栅极电极面80a由具有研磨痕的研磨面构成。栅极电极面80a与树脂主面20形成一个研磨面。
源极焊盘电极81从源极焊盘开口76进入第二源极开口72以及第一源极开口70，与源极主面电极67、第二无机绝缘膜14、感光性树脂17以及热固化性树脂19相接。也就是，源极焊盘电极81在源极焊盘开口76内与基质树脂27以及多个填充物28相接。源极焊盘电极81未配置于源极焊盘开口76外。源极焊盘电极81在俯视时具有与源极焊盘开口76匹配的平面形状(在该方式中为多边形状)。源极焊盘电极81具有小于源极主面电极67的平面面积的平面面积。
源极焊盘电极81具有从源极焊盘开口76露出的源极电极面81a。源极电极面81a与热固化性树脂19的树脂主面20相连。源极电极面81a由具有研磨痕的研磨面构成。源极电极面81a与树脂主面20形成一个研磨面。
与第一实施方式的情况相同，多个焊盘电极30(栅极焊盘电极80以及源极焊盘电极81)分别具有在间隙24内跃上感光性树脂17的外表面的伸出部30b。伸出部30b在间隙24内与感光性树脂17以及热固化性树脂19相接，具有与间隙24匹配的剖面形状。
也就是，伸出部30b从第一壁部25侧朝向感光性树脂17的外表面斜下倾斜，形成为随着离开第一壁部25而厚度渐减的尖细形状。伸出部30b的沿第一主面3的长度也可以超过感光性树脂17的厚度。当然，伸出部30b的长度也可以为感光性树脂17的厚度以下。
与第一实施方式的情况相同，多个焊盘电极30分别具有包含从第一主面电极11侧依次层叠的第一焊盘电极膜31以及第二焊盘电极膜32的层叠构造。与第一实施方式的情况相同，多个焊盘电极30也可以在第一主面电极11连接的连接部形成至少一个微小的空隙33。
与第一实施方式的情况相同，宽带隙半导体装置1G包含包覆第二主面4的第二主面电极34。第二主面电极34与第二主面4电连接。具体而言，第二主面电极34与从第二主面4露出的第一半导体区域6形成欧姆接触。第二主面电极34以与芯片2的周缘(第一～第四侧面5A～5D)相连的方式包覆第二主面4的全域。
以上，根据宽带隙半导体装置1G，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。
图16与图12对应，是表示第八实施方式的宽带隙半导体装置1H的剖视图。在第七实施方式中，对宽带隙半导体装置1G包含使第二无机绝缘膜14的内周缘部(内壁)露出的感光性树脂17的例子进行了说明。相对于此，宽带隙半导体装置1H包含包覆第二无机绝缘膜14的第一栅极内壁以及第一源极内壁的感光性树脂17。也就是，感光性树脂17包含直接包覆多个第一主面电极11的部分。
热固化性树脂19的多个树脂内壁21(栅极树脂内壁73以及源极树脂内壁74)使感光性树脂17以及多个第一主面电极11(栅极主面电极65以及源极主面电极67)的内方部露出，不使第二无机绝缘膜14露出。多个焊盘电极30(栅极焊盘电极80以及源极焊盘电极81)在对应的焊盘开口23(栅极焊盘开口75以及源极焊盘开口76)内与对应的第一主面电极11、感光性树脂17以及热固化性树脂19相接，不与第二无机绝缘膜14相接。
以上，根据宽带隙半导体装置1H，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。
图17与图12对应，是表示第九实施方式的宽带隙半导体装置1I的剖视图。在第七实施方式中，对热固化性树脂19使第二无机绝缘膜14的第一栅极内壁及第一源极内壁、以及感光性树脂17的第二栅极内壁及第二源极内壁露出的例子进行了说明。
相对于此，宽带隙半导体装置1I包含包覆第二无机绝缘膜14的第一栅极内壁及第一源极内壁、以及感光性树脂17的第二栅极内壁及第二源极内壁的热固化性树脂19。也就是，热固化性树脂19包含直接包覆多个第一主面电极11的部分。
多个树脂内壁21(焊盘开口23)分别仅使对应的第一主面电极11露出，不使第二无机绝缘膜14以及感光性树脂17露出。在该方式中，多个树脂内壁21的下端部分别与对应的第一主面电极11形成间隙24。多个焊盘电极30在对应的焊盘开口23内与对应的第一主面电极11以及热固化性树脂19相接，不与第二无机绝缘膜14以及感光性树脂17相接。
以上，根据宽带隙半导体装置1I，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。当然，第九实施方式的热固化性树脂19的方式也可以应用于第八实施方式。
图18与图12对应，是表示第十实施方式的宽带隙半导体装置1J的剖视图。在第七实施方式中，对芯片2具有包含从第二主面4侧依次形成的第一半导体区域6(宽带隙半导体基板)以及第二半导体区域7(宽带隙半导体外延层)的层叠构造的例子进行了说明。相对于此，宽带隙半导体装置1J不具有第一半导体区域6(宽带隙半导体基板)，而是包含具有由第二半导体区域7(宽带隙半导体外延层)构成的单层构造的芯片2。
以上，根据宽带隙半导体装置1J，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。另外，根据宽带隙半导体装置1J，能够削减第一半导体区域6的电阻值，因此能够削减芯片2的整体的电阻值。另外，芯片2由热固化性树脂19支撑，因此能够由热固化性树脂19补充薄化的芯片2的强度。因而，能够提供提高可靠性并且能够提高电的特性的宽带隙半导体装置1J。当然，第十实施方式的芯片2的方式也可以应用于第八～第九实施方式。
图19与图12对应，是表示第十一实施方式的宽带隙半导体装置1K的剖视图。在第七实施方式中，对第二无机绝缘膜14包覆栅极主面电极65的电极侧壁以及源极主面电极67的电极侧壁的例子进行了说明。相对于此，宽带隙半导体装置1K具有使栅极主面电极65的电极侧壁露出的栅极除去部14G以及使源极主面电极67的电极侧壁露出的源极除去部14S，包含局部地包覆栅极主面电极65以及源极主面电极67的第二无机绝缘膜14。以下，对宽带隙半导体装置1K的构造进行具体说明。
与第七实施方式的情况相同，第二无机绝缘膜14包覆栅极主面电极65、源极主面电极67以及层间绝缘膜64，具有栅极主面电极65侧的第一栅极内壁、源极主面电极67侧的第一源极内壁、以及外侧面42侧的外壁。第一栅极内壁划分出使栅极主面电极65的内方部露出的第一栅极开口69。第一源极内壁划分出使源极主面电极67的内方部露出的第一源极开口70。外壁从外侧面42的周缘向内方空出间隔地形成，划分出使第二半导体区域7露出的切割道16。
在该方式中，第二无机绝缘膜14包含使栅极主面电极65的电极侧壁在栅极主面电极65以及层间绝缘膜64之间露出的至少一个栅极除去部14G。具体而言，栅极除去部14G从第一栅极内壁以及外壁空出间隔地形成，使栅极主面电极65的周缘部以及层间绝缘膜64的一部分露出。
在第二无机绝缘膜14具有一个栅极除去部14G的情况下，一个栅极除去部14G在俯视时形成为沿栅极主面电极65的周缘部延伸的带状，也可以使栅极主面电极65的周缘部局部地露出。另外，一个栅极除去部14G形成为沿栅极主面电极65的周缘部延伸的环状，也可以使栅极主面电极65的周缘部遍及整周地露出。
在第二无机绝缘膜14具有多个栅极除去部14G的情况下，多个栅极除去部14G也可以沿栅极主面电极65的周缘部空出间隔地排列。该情况下，多个栅极除去部14G既可以在俯视时以点状排列，也可以分别形成为沿栅极主面电极65的周缘部延伸的带状。
另外，多个栅极除去部14G也可以从栅极主面电极65的周缘部向内方部空出间隔地排列。该情况下，多个栅极除去部14G既可以在俯视时以点状排列、也可以分别形成为沿栅极主面电极65的周缘部延伸的带状或者环状。该情况下，至少一个栅极除去部14G使栅极主面电极65的电极侧壁(周缘部)露出即可。
在该方式中，栅极除去部14G也使栅极配线电极66的电极侧壁露出。栅极除去部14G优选使栅极配线电极66的全域露出。也就是，第二无机绝缘膜14优选不包覆栅极配线电极66。
在该方式中，第二无机绝缘膜14包含使源极主面电极67的电极侧壁在源极主面电极67以及层间绝缘膜64之间露出的至少一个源极除去部14S。具体而言，源极除去部14S从第一源极内壁以及外壁空出间隔地形成，使源极主面电极67的周缘部以及层间绝缘膜64的一部分露出。
在第二无机绝缘膜14具有一个源极除去部14S的情况下，一个源极除去部14S也可以在俯视时形成为沿源极主面电极67的周缘部延伸的带状，且使源极主面电极67的周缘部局部地露出。另外，一个源极除去部14S也可以形成为沿源极主面电极67的周缘部延伸的环状，使源极主面电极67的周缘部遍及整周地露出。
在第二无机绝缘膜14具有多个源极除去部14S的情况下，多个源极除去部14S也可以沿源极主面电极67的周缘部空出间隔地排列。该情况下，多个源极除去部14S既可以在俯视时以点状排列、也可以分别形成为沿源极主面电极67的周缘部延伸的带状。
另外，多个源极除去部14S也可以从源极主面电极67的周缘部向内方部空出间隔地排列。该情况下，多个源极除去部14S既可以在俯视时以点状排列、也可以分别形成为沿源极主面电极67的周缘部延伸的带状或者环状。该情况下，至少一个源极除去部14S使源极主面电极67的电极侧壁(周缘部)露出即可。
在该方式中，源极除去部14S也使源极配线电极68的电极侧壁露出。源极除去部14S优选使源极配线电极68的全域露出。也就是，第二无机绝缘膜14优选不包覆源极配线电极68。另外，源极除去部14S优选使形成于活性面41以及外侧面42之间的台阶部(第一～第四连接面43A～43D)露出。
在该方式中，感光性树脂17从第二无机绝缘膜14之上进入栅极除去部14G。感光性树脂17在栅极除去部14G内包覆栅极主面电极65的电极侧壁以及栅极配线电极66的电极侧壁。在该方式中，感光性树脂17在栅极除去部14G内直接包覆栅极主面电极65的周缘部、栅极配线电极66的全域、以及层间绝缘膜64的一部分。也就是，感光性树脂17具有位于栅极除去部14G内的树脂栅极锚固部。
在该方式中，感光性树脂17从第二无机绝缘膜14之上进入源极除去部14S。感光性树脂17在源极除去部14S内包覆源极主面电极67的电极侧壁以及源极配线电极68的电极侧壁。在该方式中，感光性树脂17在源极除去部14S内直接包覆源极主面电极67的周缘部、源极配线电极68的全域、以及层间绝缘膜64的一部分。也就是，感光性树脂17具有位于源极除去部14S内的树脂源极锚固部。
在该方式中，热固化性树脂19包含隔着感光性树脂17包覆第二无机绝缘膜14的栅极除去部14G以及源极除去部14S的部分。也就是，热固化性树脂19包含不经由第二无机绝缘膜14而是仅隔着感光性树脂17包覆栅极主面电极65的周缘部以及栅极配线电极66的部分。另外，热固化性树脂19包含不经由第二无机绝缘膜14而是仅隔着感光性树脂17包覆源极主面电极67的周缘部以及源极配线电极68的部分。热固化性树脂19优选在俯视以及剖视时包覆栅极除去部14G的全域以及源极除去部14S的全域。
以上，根据宽带隙半导体装置1K，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。另外，宽带隙半导体装置1K包含具有使栅极主面电极65的电极侧壁露出的栅极除去部14G的第二无机绝缘膜14。根据该构造，能够削减栅极主面电极65的热膨胀引起的第二无机绝缘膜14的剥离起点。因而，能够提供可提高可靠性的宽带隙半导体装置1K。
宽带隙半导体装置1K优选包含在栅极除去部14G内包覆栅极主面电极65的电极侧壁的感光性树脂17。根据该构造，在第二无机绝缘膜14具有栅极除去部14G的构造中，能够削减栅极主面电极65的剥离起点。因而，能够提供可提高可靠性的宽带隙半导体装置1K。
宽带隙半导体装置1K优选具有热固化性树脂19，该热固化性树脂19包含隔着感光性树脂17包覆栅极除去部14G的部分。根据该构造，在第二无机绝缘膜14具有栅极除去部14G的构造中，能够由感光性树脂17以及热固化性树脂19削减栅极主面电极65的剥离起点。
另外，宽带隙半导体装置1K包含具有使源极主面电极67的电极侧壁露出的源极除去部14S的第二无机绝缘膜14。根据该构造，能够削减源极主面电极67的热膨胀引起的第二无机绝缘膜14的剥离起点。因而，能够提供可提高可靠性的宽带隙半导体装置1K。
宽带隙半导体装置1K优选包含感光性树脂17，该感光性树脂17在源极除去部14S内包覆源极主面电极67的电极侧壁。根据该构造，在第二无机绝缘膜14具有源极除去部14S的构造中，能够由感光性树脂17以及热固化性树脂19削减源极主面电极67的剥离起点。
宽带隙半导体装置1K优选具有热固化性树脂19，该热固化性树脂19包含隔着感光性树脂17包覆源极除去部14S的部分。根据该构造，在第二无机绝缘膜14具有源极除去部14S的构造中，能够由感光性树脂17以及热固化性树脂19削减源极主面电极67的剥离起点。
第二无机绝缘膜14优选具有使栅极配线电极66的电极侧壁露出的栅极除去部14G。根据该构造，能够削减栅极配线电极66的热膨胀引起的第二无机绝缘膜14的剥离起点。第二无机绝缘膜14优选具有使源极配线电极68的电极侧壁露出的源极除去部14S。根据该构造，能够削减源极配线电极68的热膨胀引起的第二无机绝缘膜14的剥离起点。
当然，第十一实施方式的栅极主面电极65、栅极配线电极66、源极主面电极67、源极配线电极68、第二无机绝缘膜14、感光性树脂17以及热固化性树脂19的方式也可以应用于第八～第十实施方式。
图20与图12对应，是表示第十二实施方式的宽带隙半导体装置1L的剖视图。在第七实施方式中，对感光性树脂17具有朝向栅极主面电极65的内方部侧鼓出的弯曲形状的第二栅极内壁、朝向源极主面电极67的内方部侧鼓出的弯曲形状的第二源极内壁、以及朝向外侧面42的周缘侧鼓出的弯曲形状的外壁的例子进行了说明。
相对于此，宽带隙半导体装置1L包含具有朝向栅极主面电极65的内方部侧向斜下倾斜的第二栅极内壁、朝向源极主面电极67的内方部侧向斜下倾斜的第二源极内壁、以及朝向芯片2(外侧面42)的周缘侧向斜下倾斜的外壁的感光性树脂17。也就是，感光性树脂17在剖视时形成为梯形形状(锥形形状)。
以上，根据宽带隙半导体装置1L，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。另外，根据宽带隙半导体装置1L，能够提高热固化性树脂19(基质树脂27以及多个填充物28)相对于感光性树脂17的流动性。由此，能够抑制热固化性树脂19以及感光性树脂17之间的间隙的形成。当然，第十二实施方式的感光性树脂17的方式也可以应用于第八～第十一实施方式。
以下，示出焊盘电极30的变形例。图21与图3对应，是表示焊盘电极30的变形例的剖视图。在上述的第一实施方式中，对宽带隙半导体装置1A包含焊盘电极30的例子进行了说明，该焊盘电极30具有包含从第一主面电极11侧依次层叠的第一焊盘电极膜31以及第二焊盘电极膜32的层叠构造。
但是，如图21所示，焊盘电极30也可以具有包含从第一主面电极11侧依次层叠的镍膜90、钯膜91以及金膜92的层叠构造。镍膜90、钯膜91以及金膜92也可以通过电解镀敷法以及/或者非电解镀敷法形成。
镍膜90也可以以填埋第一开口15以及第二开口18而与树脂内壁21相接的厚度形成。镍膜90也可以具有从热固化性树脂19(焊盘开口23)露出的电极面90a。电极面90a也可以沿第一主面3延伸。电极面90a相对于第一主面3大致平行地延伸。电极面90a也可以与树脂主面20相连。电极面90a也可以由具有研磨痕的研磨面构成。电极面90a也可以与树脂主面20形成一个研磨面。镍膜90也可以具有在间隙24内跃上感光性树脂17的外表面的伸出部30b。
钯膜91也可以以从树脂主面20突出的方式包覆镍膜90。钯膜91也可以具有从树脂侧面22空出间隔地包覆热固化性树脂19(树脂主面20)的一部分的包覆部。钯膜91的包覆部也可以包覆至少一个填充物碎片29(第一填充物碎片29a)。
金膜92也可以以从树脂主面20突出的方式包覆钯膜91。金膜92也可以具有从树脂侧面22空出间隔地包覆热固化性树脂19(树脂主面20)的一部分的包覆部。金膜92的包覆部也可以包覆至少一个填充物碎片29(第一填充物碎片29a)。金膜92也可以具有从热固化性树脂19(树脂主面20)露出的电极面92a。该情况下，电极面92a也可以是不具有研磨痕的平滑面。
以上，在具有变形例的焊盘电极30的情况下，也起到与对宽带隙半导体装置1A叙述的效果相同的效果。在该方式中，示出了钯膜91以及金膜92位于焊盘开口23外的例子。但是，镍膜90、钯膜91以及金膜92的全部也可以配置于焊盘开口23内。该情况下，金膜92的电极面92a也可以是不具有研磨痕的平滑面。
另外，焊盘电极30并非必须包含钯膜91，也可以包含从第一主面电极11侧依次层叠的镍膜90以及金膜92。当然，变形例的焊盘电极30也可以应用于第二～第十二实施方式的焊盘电极30(包含栅极焊盘电极80以及源极焊盘电极81)。
以下，示出搭载有第一～第十二实施方式的宽带隙半导体装置1A～1L的封装件的形态例。图22是表示搭载有第一～第六实施方式的宽带隙半导体装置1A～1F的半导体封装件101A的俯视图。
半导体封装件101A包含长方体形状的封装件主体102。封装件主体102由包含基质树脂(例如环氧树脂)以及多个填充物的模制树脂构成。封装件主体102具有一方侧的第一面103、另一方侧的第二面104、以及连接第一面103以及第二面104的第一～第四侧壁105A～105D。
第一面103以及第二面104在从它们的法线方向Z观察的俯视时形成为四边形状。第一侧壁105A以及第二侧壁105B在第一方向X上延伸，且在与第一方向X正交的第二方向Y上对置。第三侧壁105C以及第四侧壁105D在第二方向Y上延伸，且在第一方向X上对置。
半导体封装件101A包含配置于封装件主体102内的金属板106(导体板)。金属板106在俯视时形成为四边形状(具体而言为长方形状)。金属板106包含从第四侧壁105D引出到封装件主体102的外部的引出板部107。引出板部107也可以称为“散热器部”。引出板部107具有圆形的贯通孔108。金属板106也可以从第二面104露出。
半导体封装件101A包含从封装件主体102的内部引出到外部的多个(在该方式中为两个)端子电极109。多个端子电极109配置于第三侧壁105C侧。多个端子电极109分别形成为在第三侧壁105C的正交方向(也就是第二方向Y)上延伸的带状。一方的端子电极109从金属板106空出间隔地配置，另一方的端子电极109与金属板106一体地形成。
半导体封装件101A包含在封装件主体102内配置于金属板106之上的SBD芯片110。SBD芯片110由第一～第六实施方式的宽带隙半导体装置1A～1F的任一个构成。SBD芯片110的第二主面电极34与金属板106电连接。半导体封装件101A包含导电接合材111。导电接合材111也可以包含焊料或者金属糊料(优选为焊料)。导电接合材111介于第二主面电极34以及金属板106之间，将SBD芯片110与金属板106连接。
半导体封装件101A包含在封装件主体102内连接端子电极109以及SBD芯片110的焊盘电极30的至少一个导线112(导电连接部件)。导线112也可以称为“接合引线”。导线112也可以包含金丝、铜丝以及铝丝中的至少一个。
图23是表示搭载有第七～第十二实施方式的宽带隙半导体装置1G～1L的半导体封装件101B的俯视图。参照图23，半导体封装件101B包含封装件主体102、金属板106、多个(在该方式中为三个)端子电极109、MISFET芯片113、导电接合材111以及多个导线112。以下，对与半导体封装件101A不同的方面进行说明。
多个端子电极109中的两侧的端子电极109从金属板106空出间隔地配置，中央的端子电极109与金属板106一体地形成。与金属板106连接的端子电极109的配置是任意的。MISFET芯片113由第七～第十二实施方式的宽带隙半导体装置1G～1L的任一个构成。
MISFET芯片113的第二主面电极34与金属板106电连接。导电接合材111介于第二主面电极34以及金属板106之间，将MISFET芯片113与金属板106连接。多个导线112分别与多个端子电极109、栅极焊盘电极80以及源极焊盘电极81连接。
图24是表示搭载有第一～第六实施方式的宽带隙半导体装置1A～1F以及第七～第十二实施方式的宽带隙半导体装置1G～1L的半导体封装件101C的立体图。图25是图24所示的半导体封装件101C的分解立体图。图26是沿图24所示的XXVI-XXVI线的剖视图。
参照图24～图26，半导体封装件101C包含长方体形状的封装件主体122。封装件主体122由包含基质树脂(例如环氧树脂)以及多个填充物的模制树脂构成。封装件主体122具有一方侧的第一面123、另一方侧的第二面124、以及连接第一面123及第二面124的第一～第四侧壁125A～125D。
第一面123以及第二面124在从它们的法线方向Z观察的俯视时形成为四边形状(在该方式中为长方形状)。第一侧壁125A以及第二侧壁125B在沿第一面123的第一方向X上延伸，且在第二方向Y上对置。第一侧壁125A以及第二侧壁125B形成封装件主体122的短边。第三侧壁125C以及第四侧壁125D在第二方向Y上延伸，且在第一方向X上对置。第三侧壁125C以及第四侧壁125D形成封装件主体122的长边。
半导体封装件101C包含配置在封装件主体122的内外的第一金属板126(第一导体板、端子电极)。第一金属板126配置在封装件主体122的第一面123侧，包含第一焊盘部127以及第一端子部128。第一焊盘部127在封装件主体122内形成为在第二方向Y上延伸的长方形状，且从第一面123露出。
第一端子部128以贯通第三侧壁125C的方式从第一焊盘部127以在第一方向X上延伸的带状引出。第一端子部128在俯视时配置于第二侧壁125B侧。第一端子部128在封装件主体122内经由从第一面123侧向第二面124侧屈曲的第一屈曲部129而与第一焊盘部127连接。第一端子部128从第一面123向第二面124侧空出间隔地从第三侧壁125C露出。
半导体封装件101C包含配置于封装件主体122的内外的第二金属板130(导体板、端子电极)。第二金属板130从第一金属板126在法线方向Z上空出间隔地配置在封装件主体122的第二面124侧，包含第二焊盘部131以及第二端子部132。第二焊盘部131在封装件主体122内形成为在第二方向Y上延伸的长方形状，且从第二面124露出。
第二端子部132以贯通第三侧壁125C的方式从第二焊盘部131以在第一方向X上延伸的带状引出。第二端子部132在俯视时配置于第一侧壁125A侧。第二端子部132在封装件主体122内经由从第二面124侧向第一面123侧屈曲的第二屈曲部133而与第二焊盘部131连接。第二端子部132从第二面124向第一面123侧空出间隔地从第三侧壁125C露出。
第二端子部132在法线方向Z上从与第一端子部128不同的厚度位置引出。在该方式中，第二端子部132从第一端子部128向第二面124侧空出间隔地形成，在第二方向Y上不与第一端子部128对置。第二端子部132在第一方向X上具有与第一端子部128不同的长度。第一端子部128以及第二端子部132根据它们的形状(长度)识别。
半导体封装件101C包含从封装件主体122的内部引出到外部的多个(在该方式中为五个)端子电极134。在该方式中，多个端子电极134配置于第一焊盘部127以及第二焊盘部131之间的厚度位置。多个端子电极134从与第一端子部128以及第二端子部132露出的第三侧壁125C相反的一侧的第四侧壁125D露出。
多个端子电极134的配置是任意。在该方式中，多个端子电极134以在俯视时与第二端子部132位于同一直线上的方式配置于第四侧壁125D侧。多个端子电极134分别形成为在第一方向X上延伸的带状。多个端子电极134也可以在位于封装件主体122外的部分具有朝向第一面123以及/或者第二面124凹陷的弯曲部。
半导体封装件101C包含配置于封装件主体122内的SBD芯片135。SBD芯片135由第一～第六实施方式的宽带隙半导体装置1A～1F的任一个构成。SBD芯片135配置于第一焊盘部127以及第二焊盘部131之间。SBD芯片135在俯视时配置于第二侧壁125B侧。SBD芯片135的第二主面电极34与第二焊盘部131电连接。
半导体封装件101C包含从SBD芯片135空出间隔地配置于封装件主体122内的MISFET芯片136。MISFET芯片136由第七～第十二实施方式的宽带隙半导体装置1G～1L的任一个构成。MISFET芯片136配置于第一焊盘部127以及第二焊盘部131之间。MISFET芯片136在俯视时配置于第一侧壁125A侧。MISFET芯片136的第二主面电极34与第二焊盘部131电连接。
半导体封装件101C包含分别配置于封装件主体122内的第一导体垫片137(第一导电连接部件)以及第二导体垫片138(第二导电连接部件)。第一导体垫片137介于SBD芯片135以及第一焊盘部127之间，与SBD芯片135以及第一焊盘部127电连接。
第二导体垫片138介于MISFET芯片136以及第一焊盘部127之间，与MISFET芯片136以及第一焊盘部127电连接。第一导体垫片137以及第二导体垫片138也可以分别包含金属板(例如Cu系金属板)。在该方式中，第二导体垫片138与第一导体垫片137分开构成，但也可以与第一导体垫片137一体地形成。
半导体封装件101C包含第一～第六导电接合材139A～139F。第一～第六导电接合材139A～139F也可以分别包含焊料或者金属糊料(优选为焊料)。第一导电接合材139A介于SBD芯片135的第二主面电极34以及第二焊盘部131之间，将SBD芯片135与第二焊盘部131连接。
第二导电接合材139B介于MISFET芯片136的第二主面电极34以及第二焊盘部131之间，将MISFET芯片136与第二焊盘部131连接。第三导电接合材139C介于SBD芯片135的焊盘电极30以及第一导体垫片137之间，将第一导体垫片137与SBD芯片135连接。
第四导电接合材139D介于MISFET芯片136的源极焊盘电极81以及第二导体垫片138之间，将第二导体垫片138与MISFET芯片136连接。第五导电接合材139E介于第一焊盘部127以及第一导体垫片137之间，将第一焊盘部127与第一导体垫片137连接。第六导电接合材139F介于第一焊盘部127以及第二导体垫片138之间，将第一焊盘部127与第二导体垫片138连接。
半导体封装件101C包含多个导线140(第三导电连接部件)。多个导线140分别与多个端子电极134的内端部以及MISFET芯片136的栅极焊盘电极80连接。多个导线140也可以包含与任意的端子电极134的内端部以及第二焊盘部131连接的导线140。多个导线140也可以称为“接合引线”。多个导线140也可以包含金丝、铜丝以及铝丝中的至少一个。
上述的各实施方式能够以其它方式实施。例如，在上述的各实施方式中，第一主面3以及第二主面4也可以分别由SiC单晶的c面((0001)面)形成。该情况下，优选第一主面3由SiC单晶的硅面形成，第二主面4由SiC单晶的碳面形成。
第一主面3以及第二主面4可以具有相对于c面以预定的角度向预定的偏离方向倾斜的偏离角。偏离方向优选为SiC单晶的a轴方向([11－20]方向)。偏离角也可以超过0°且为10°以下。偏离角优选为5°以下。偏离角特别优选为2°以上且4.5°以下。
在上述的各实施方式中，第一方向X是SiC单晶的m轴方向([1－100]方向)，第二方向Y优选为SiC单晶的a轴方向([11－20]方向)。当然，在上述的各实施方式中，也可以是第一方向X为SiC单晶的a轴方向([11－20]方向)，第二方向Y为SiC单晶的m轴方向([1－100]方向)。
在上述的各实施方式中，对采用了由SiC单晶构成的芯片2的例子进行了说明。但是，也可以采用由SiC以外的宽带隙半导体构成的宽带隙半导体芯片。作为SiC以外的宽带隙半导体，也可以采用金刚石、GaN(氮化镓)。
当然，上述的各实施方式的芯片2也可以由Si(硅)单晶构成。但是，该情况下，鉴于Si的电的特性(尤其是击穿电压)，需要将第二半导体区域7(Si外延层)形成为较厚，因此在设置了热固化性树脂19的情况下，与宽带隙半导体装置的情况相比，注意大型化这方面。
在上述的各实施方式中，对形成有第二无机绝缘膜14的例子进行了说明。但是，第二无机绝缘膜14并非是必需的，也可以根据需要而去除。在上述的各实施方式中，对热固化性树脂19与感光性树脂17划分出间隙24、焊盘电极30具有位于间隙24内的伸出部30b的例子进行了说明。但是，也可以形成不与感光性树脂17划分出间隙24的热固化性树脂19，且形成不具有伸出部30b的焊盘电极30。
在上述的各实施方式中，对作为功能设备的一例的SBD以及MISFET分别形成于不同的芯片2的例子进行了说明。但是，SBD以及MISFET也可以在同一芯片2中形成于第一主面3的不同的区域。
在上述的各实施方式中，对第一导电型为n型、第二导电型为p型的方式进行了说明。但是，在上述的各实施方式中，也可以采用第一导电型为p型、第二导电型为n型的方式。该情况的具体的结构通过在上述的说明以及附图中将n型区域置换为p型区域、将p型区域置换为n型区域而得到。
以下，示出从该说明书以及附图提取出的特征例。以下的[A1]～[A20]以及[B1]～[B21]提供能够提高可靠性的半导体装置。以下，数字表示上述的实施方式中的对应构成要素等，并非将各项目的范围限定于实施方式的意思。在以下的项目中，“宽带隙半导体”也可以置换为“半导体”。
[A1]一种宽带隙半导体装置1A～1L，包括：
芯片2，其包含宽带隙半导体，且具有主面3；
第一主面电极11、65、67，其配置于上述主面3之上；以及
热固化性树脂19，其包含基质树脂27以及多个填充物28，以使上述第一主面电极11、65、67的一部分露出的方式包覆上述主面3。
[A2]根据A1或A2所记载的宽带隙半导体装置1A～1L，
上述热固化性树脂19比上述第一主面电极11、65、67厚。
[A3]根据A2所记载的宽带隙半导体装置1A～1L，
多个上述填充物28包含比上述第一主面电极11、65、67薄的多个第一填充物28a、以及比上述第一主面电极11、65、67厚的多个第二填充物28b、28c。
[A4]根据A1～A3任一项中所记载的宽带隙半导体装置1A～1L，
还包含包覆上述第一主面电极11、65、67的周缘部的感光性树脂17，上述热固化性树脂19包覆上述感光性树脂17。
[A5]根据A4所记载的宽带隙半导体装置1A～1L，
上述感光性树脂17比上述第一主面电极11、65、67厚，上述热固化性树脂19比上述感光性树脂17厚。
[A6]根据A5所记载的宽带隙半导体装置1A～1L，
多个上述填充物28包含比上述感光性树脂17厚的多个大径填充物28c。
[A7]根据A1～A6任一项中所记载的宽带隙半导体装置1A～1L，
上述热固化性树脂19比上述芯片2厚。
[A8]根据A1～A7任一项中所记载的宽带隙半导体装置1A～1L，
还包含焊盘电极30、80、81，该焊盘电极30、80、81形成于上述第一主面电极11、65、67的从上述热固化性树脂19露出的部分之上，具有从上述热固化性树脂19露出的电极面30a、80a、81a、90a、92a。
[A9]根据A8所记载的宽带隙半导体装置1A～1L，
上述电极面30a、80a、81a、90a与上述热固化性树脂19的外表面形成一个平坦面。
[A10]根据A8或者A9所记载的宽带隙半导体装置1A～1L，
上述焊盘电极30、80、81具有层叠构造，该层叠构造包含包覆上述第一主面电极11、65、67的第一电极膜31、以及包覆上述第一电极膜31的第二电极膜32。
[A11]根据A1～A10任一项中所记载的宽带隙半导体装置1A～1L，
多个上述填充物28包含多个填充物碎片29、29a、29b，该多个填充物碎片29、29a、29b具有在上述热固化性树脂19的表层部断裂的颗粒形状。
[A12]根据A1～A11任一项中所记载的宽带隙半导体装置1A～1L，
上述芯片2具有侧面5、5A～5D，上述热固化性树脂19具有与上述侧面5、5A～5D相连的树脂侧面22、22A～22D。
[A13]根据A12所记载的宽带隙半导体装置1A～1L，
上述树脂侧面22、22A～22D与上述芯片2的上述侧面5、5A～5D形成一个研磨面。
[A14]根据A1～A13任一项中所记载的宽带隙半导体装置1A～1L，
上述热固化性树脂19包含在上述芯片2的周缘部中直接包覆上述主面3的部分。
[A15]根据A1～A14任一项中所记载的宽带隙半导体装置1A～1L，
多个上述第一主面电极11、65、67配置于上述主面之上，上述热固化性树脂19以使多个上述第一主面电极11、65、67的一部分分别露出的方式包覆上述主面3。
[A16]根据A1～A15任一项中所记载的宽带隙半导体装置1A～1L，
上述芯片2具有包含由宽带隙半导体分别构成的半导体基板6以及外延层7的层叠构造，且包含由上述外延层7形成的上述主面3。
[A17]根据A1～A15任一项中所记载的宽带隙半导体装置1A～1L，
上述芯片2具有由外延层7构成的单层构造，该外延层7由宽带隙半导体构成。
[A18]根据A1～A17任一项中所记载的宽带隙半导体装置1A～1L，
还包含形成于上述芯片2的功能设备，上述第一主面电极11、65、67与上述功能设备电连接。
[A19]根据A18所记载的宽带隙半导体装置1A～1L，
上述功能设备包含二极管SBD以及晶体管MISFET中的至少一个。
[A20]一种半导体封装件101A～101C，包括：
封装件主体102、122，其由模制树脂构成；
导体板106、126，其配置在上述封装件主体102、122内；
端子电极109、130、134，其以从上述封装件主体102、122局部地露出的方式，从上述导体板106、126空出间隔地配置在上述封装件主体102、122内；
A1～A19任一项中所记载的宽带隙半导体装置1A～1L，其在上述封装件主体102、122内配置在上述导体板106、126之上；以及
导电连接部件112、137、138、140，其在上述封装件主体102、122内与上述端子电极109、130、134以及上述宽带隙半导体装置1A～1L电连接。
[B1]一种半导体装置1A～1L，包括：
芯片2，其具有主面3；
第一主面电极11、65、67，其配置在上述主面3之上；
第一有机膜17，其包覆上述第一主面电极11、65、67的周缘部；以及
第二有机膜19，其包含基质树脂27以及多个填充物28，以使上述第一主面电极11、65、67的一部分露出的方式包覆上述主面3以及上述第一有机膜17。
[B2]根据B1所记载的半导体装置1A～1L，
上述第二有机膜19包含粒径不同的多个上述填充物28。
[B3]根据B1或者B2所记载的半导体装置1A～1L，
多个上述填充物28包含多个填充物碎片29、29a、29b，该多个填充物碎片29、29a、29b具有在上述第二有机膜19的表层部断裂的颗粒形状。
[B4]根据B1～B3任一项中所记载的半导体装置1A～1L，
上述第二有机膜19比上述第一有机膜17厚。
[B5]根据B4所记载的半导体装置1A～1L，
多个上述填充物28包含比上述第一主面电极11、65、67薄的多个小径填充物28a、以及比上述第二有机膜19厚的多个大径填充物28c。
[B6]根据B1～B5任一项中所记载的半导体装置1A～1L，
上述第一有机膜17比上述第一主面电极11、65、67厚。
[B7]根据B1～B6任一项中所记载的半导体装置1A～1L，
还包含焊盘电极30、80、81，该焊盘电极30、80、81配置在上述第一主面电极11、65、67的从上述第二有机膜19露出的部分之上。
[B8]根据B7所记载的半导体装置1A～1L，
上述第二有机膜19具有由位于上述第一有机膜17上的壁面划分出的开口23、75、76，上述焊盘电极30、80、81在上述开口23、75、76内与上述第一有机膜17以及上述第二有机膜19相接。
[B9]根据B8所记载的半导体装置1A～1L，
上述开口23、75、76的上述壁面具有与上述第一有机膜17的外表面形成间隙24的下端部，上述焊盘电极30、80、81具有位于上述间隙24内且跃上上述第一有机膜17的外表面之上的伸出部30b。
[B10]根据B9所记载的半导体装置1A～1L，
上述开口23、75、76的上述壁面具有：第一壁部25，其从开口端至上述下端部在厚度方向上延伸；以及第二壁部26，其在上述下端部以与上述第一有机膜17的外表面形成上述间隙24的方式在与上述第一壁部25交叉的方向上延伸。
[B11]根据B9或者B10所记载的半导体装置1A～1L，
上述伸出部30b的长度超过上述第一有机膜17的厚度。
[B12]根据B9～B11任一项中所记载的半导体装置1A～1L，
上述焊盘电极30、80、81具有层叠构造，该层叠构造包含包覆上述第一主面电极11、65、67的第一电极膜31、以及包覆上述第一电极膜31的第二电极膜32，上述伸出部30b包含上述第一电极膜31以及上述第二电极膜32。
[B13]根据B7～B12任一项中所记载的半导体装置1A～1L，
上述焊盘电极30、80、81在与上述第一主面电极11、65、67连接的连接部形成比上述第一主面电极11、65、67的厚度小的空隙33。
[B14]根据B13所记载的半导体装置1A～1L，
上述空隙33为1μm以下。
[B15]根据B7～B14任一项中所记载的半导体装置1A～1L，
上述焊盘电极30、80、81具有与上述第二有机膜19的外表面形成一个平坦面的电极面30a、80a、81a。
[B16]根据B1～B15任一项中所记载的半导体装置1A～1L，
上述芯片2具有侧面5、5A～5D，上述第二有机膜19具有与上述芯片2的上述侧面5、5A～5D形成一个平坦面的有机侧面23、23A～23D。
[B17]根据B1～B16任一项中所记载的半导体装置1A～1L，
上述芯片2具有背向上述主面3且由研磨面构成的第二主面4。
[B18]根据B1～B17任一项中所记载的半导体装置1A～1F，
包含单一的上述第一主面电极11。
[B19]根据B18所记载的半导体装置1A～1F，
上述第一主面电极11与上述主面3形成肖特基接合。
[B20]根据B1～B17任一项中所记载的半导体装置1G～1L，
包含多个上述第一主面电极11、65、66，上述第一有机膜17分别包覆多个上述第一主面电极11、65、66的周缘部，上述第二有机膜19以使多个上述第一主面电极11、65、66的一部分分别露出的方式包覆上述主面3。
[B21]根据B20所记载的半导体装置1G～1L，还包含形成于上述主面3的表层部的通道CH、以及以控制上述通道CH的方式形成于上述主面3的栅极构造50，多个上述第一主面电极11、65、66包含与上述栅极构造50电连接的栅极主面电极11、65、以及与上述通道CH电连接的通道主面电极11、66。
对实施方式进行了详细说明，但该说明只不过是为了使技术内容明确而使用的具体例，本发明不应解释为限定于这些具体例，本发明的范围由附带的技术方案的范围限定。
符号的说明
1A—宽带隙半导体装置，1B—宽带隙半导体装置，1C—宽带隙半导体装置，1D—宽带隙半导体装置，1E—宽带隙半导体装置，1F—宽带隙半导体装置，1G—宽带隙半导体装置，1H—宽带隙半导体装置，1I—宽带隙半导体装置，1J—宽带隙半导体装置，1K—宽带隙半导体装置，1L—宽带隙半导体装置，2—芯片，3—第一主面，4—第二主面，5—侧面，6—第一半导体区域(半导体基板)，7—第二半导体区域(外延层)，11—第一主面电极，17—感光性树脂，19—热固化性树脂，20—焊盘开口，21—树脂主面，23—树脂侧面，27—基质树脂，28—填充物，28a—小径填充物，28b—中径填充物，28c—大径填充物，29—填充物碎片，29a—第一填充物碎片，29b—第二填充物碎片，30—焊盘电极，30a—电极面，31—第一焊盘电极膜，32—第二焊盘电极膜，65—栅极主面电极(第一主面电极)，67—源极主面电极(第一主面电极)，73—栅极焊盘开口(焊盘开口)，74—源极焊盘开口(焊盘开口)，80—栅极焊盘电极(焊盘电极)，80a—电极面，81—源极焊盘电极(焊盘电极)，81a—电极面，101A—半导体封装件，101B—半导体封装件，101C—半导体封装件，102—封装件主体，106—金属板(导体板)，109—端子电极，112—导线(导电连接部件)，122—封装件主体，126—第一金属板(导体板、端子电极)，130—第二金属板(导体板、端子电极)，134—端子电极，137—第一导体垫片(导电连接部件)，138—第二导体垫片(导电连接部件)，139—导线(导电连接部件)。

Claims (20)

1.一种宽带隙半导体装置，其特征在于，包括：
芯片，其包含宽带隙半导体，且具有主面；
主面电极，其配置于上述主面之上；以及
热固化性树脂，其包含基质树脂以及多个填充物，以使上述主面电极的一部分露出的方式包覆上述主面。
2.根据权利要求1所述的宽带隙半导体装置，其特征在于，
上述热固化性树脂比上述主面电极厚。
3.根据权利要求1或2所述的宽带隙半导体装置，其特征在于，
多个上述填充物包含比上述主面电极薄的多个第一填充物、以及比上述主面电极厚的多个第二填充物。
4.根据权利要求1～3任一项中所述的宽带隙半导体装置，其特征在于，
还包含包覆上述主面电极的周缘部的感光性树脂，
上述热固化性树脂包覆上述感光性树脂。
5.根据权利要求4所述的宽带隙半导体装置，其特征在于，
上述感光性树脂比上述主面电极厚，
上述热固化性树脂比上述感光性树脂厚。
6.根据权利要求5所述的宽带隙半导体装置，其特征在于，
多个上述填充物包含比上述感光性树脂厚的多个大径填充物。
7.根据权利要求1～6任一项中所述的宽带隙半导体装置，其特征在于，
上述热固化性树脂比上述芯片厚。
8.根据权利要求1～7任一项中所述的宽带隙半导体装置，其特征在于，
还包含焊盘电极，该焊盘电极形成于上述主面电极的从上述热固化性树脂露出的部分之上，具有从上述热固化性树脂露出的电极面。
9.根据权利要求8所述的宽带隙半导体装置，其特征在于，
上述电极面与上述热固化性树脂的外表面形成一个平坦面。
10.根据权利要求8或9所述的宽带隙半导体装置，其特征在于，
上述焊盘电极具有层叠构造，该层叠构造包含包覆上述主面电极的第一电极膜、以及包覆上述第一电极膜的第二电极膜。
11.根据权利要求1～10任一项中所述的宽带隙半导体装置，其特征在于，
多个上述填充物包含多个填充物碎片，该多个填充物碎片具有在上述热固化性树脂的表层部断裂的颗粒形状。
12.根据权利要求1～11任一项中所述的宽带隙半导体装置，其特征在于，
上述芯片具有侧面，
上述热固化性树脂具有与上述侧面相连的树脂侧面。
13.根据权利要求12所述的宽带隙半导体装置，其特征在于，
上述树脂侧面与上述芯片的上述侧面形成一个研磨面。
14.根据权利要求1～13任一项中所述的宽带隙半导体装置，其特征在于，
上述热固化性树脂包含在上述芯片的周缘部中直接包覆上述主面的部分。
15.根据权利要求1～14任一项中所述的宽带隙半导体装置，其特征在于，
多个上述主面电极配置于上述主面之上，
上述热固化性树脂以使多个上述主面电极的一部分分别露出的方式包覆上述主面。
16.根据权利要求1～15任一项中所述的宽带隙半导体装置，其特征在于，
上述芯片具有包含由宽带隙半导体分别构成的半导体基板以及外延层的层叠构造，且包含由上述外延层形成的上述主面。
17.根据权利要求1～15任一项中所述的宽带隙半导体装置，其特征在于，
上述芯片具有由外延层构成的单层构造。
18.根据权利要求1～17任一项中所述的宽带隙半导体装置，其特征在于，
还包含形成于上述芯片的功能设备，
上述主面电极与上述功能设备电连接。
19.根据权利要求18所述的宽带隙半导体装置，其特征在于，
上述功能设备包含二极管以及晶体管中的至少一个。
20.一种半导体封装件，其特征在于，包括：
封装件主体，其由模制树脂构成；
导体板，其配置于上述封装件主体内；
端子电极，其以从上述封装件主体局部地露出的方式，从上述导体板空出间隔地配置在上述封装件主体内；
权利要求1～19任一项中所述的宽带隙半导体装置，其在上述封装件主体内配置在上述导体板之上；以及
连接部件，其在上述封装件主体内与上述端子电极以及上述宽带隙半导体装置电连接。
CN202280013916.3A 2021-03-18 2022-02-03 宽带隙半导体装置 Pending CN116830262A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-045115 2021-03-18
JP2021045115 2021-03-18
PCT/JP2022/004301 WO2022196158A1 (ja) 2021-03-18 2022-02-03 ワイドバンドギャップ半導体装置

Publications (1)

Publication Number Publication Date
CN116830262A true CN116830262A (zh) 2023-09-29

Family

ID=83322204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280013916.3A Pending CN116830262A (zh) 2021-03-18 2022-02-03 宽带隙半导体装置

Country Status (5)

Country Link
US (1) US20230335633A1 (zh)
JP (1) JPWO2022196158A1 (zh)
CN (1) CN116830262A (zh)
DE (1) DE112022000168T5 (zh)
WO (1) WO2022196158A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023080086A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080088A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080083A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080087A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080082A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080084A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023176056A1 (ja) * 2022-03-14 2023-09-21 ローム株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3945929B2 (ja) * 1999-01-29 2007-07-18 三洋電機株式会社 半導体装置の製造方法
JP2009188148A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2013239607A (ja) * 2012-05-16 2013-11-28 Mitsubishi Electric Corp 半導体装置
JP6846687B2 (ja) * 2017-09-12 2021-03-24 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
CN113728441A (zh) * 2019-04-19 2021-11-30 罗姆股份有限公司 SiC半导体装置
JP7371898B2 (ja) 2019-09-12 2023-10-31 株式会社スズテック 播種装置

Also Published As

Publication number Publication date
JPWO2022196158A1 (zh) 2022-09-22
US20230335633A1 (en) 2023-10-19
DE112022000168T5 (de) 2023-07-27
WO2022196158A1 (ja) 2022-09-22

Similar Documents

Publication Publication Date Title
CN116830262A (zh) 宽带隙半导体装置
JP5712231B2 (ja) 半導体装置
US10727146B2 (en) Semiconductor device
EP4084064A1 (en) Semiconductor device
US20230352392A1 (en) Semiconductor device
JP7247892B2 (ja) 炭化珪素半導体装置
US20230103655A1 (en) Electronic component
US20240006364A1 (en) Semiconductor device
US20220344466A1 (en) Semiconductor device
US20220140141A1 (en) Semiconductor device
US20230369392A1 (en) Semiconductor device
CN114467181A (zh) 半导体装置
WO2023080084A1 (ja) 半導体装置
WO2023080086A1 (ja) 半導体装置
WO2023189054A1 (ja) 半導体装置
US20220319964A1 (en) Semiconductor device
WO2023080083A1 (ja) 半導体装置
US20230097629A1 (en) Semiconductor device
US20230136019A1 (en) Semiconductor device
WO2024101130A1 (ja) 半導体装置
WO2023189053A1 (ja) 半導体装置
US11784156B2 (en) Semiconductor device
WO2023080082A1 (ja) 半導体装置
US20230395367A1 (en) Semiconductor device
WO2023080087A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination