CN112185827A - 芯片晶圆、芯片封装结构及封装方法 - Google Patents

芯片晶圆、芯片封装结构及封装方法 Download PDF

Info

Publication number
CN112185827A
CN112185827A CN202011125655.3A CN202011125655A CN112185827A CN 112185827 A CN112185827 A CN 112185827A CN 202011125655 A CN202011125655 A CN 202011125655A CN 112185827 A CN112185827 A CN 112185827A
Authority
CN
China
Prior art keywords
layer
chip
forming
edge region
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011125655.3A
Other languages
English (en)
Inventor
程彦敏
殷昌荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202011125655.3A priority Critical patent/CN112185827A/zh
Publication of CN112185827A publication Critical patent/CN112185827A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种芯片晶圆、芯片封装结构及封装方法，所述封装方法包括：提供一半导体晶圆，所述半导体晶圆包括多个芯片基底，相邻所述芯片基底之间具有划片道；所述芯片基底具有相对的第一侧和第二侧；在所述第一侧的有源层上形成第一互联结构；形成第一塑封层，所述第一塑封层覆盖所述第一边缘区、所述第一互联结构以及所述有源层；形成第二互联结构，所述第二互联结构覆盖中间区域，露出第二边缘区；形成第二塑封层，所述第二塑封层覆盖所述第二互联结构、所述第二边缘区以及所述第一塑封层；基于所述划片道进行分割，形成多个单粒的芯片封装结构。应用本发明提供的技术方案，避免了切割导致的翘曲和隐裂问题，从而提升产品封装的可靠性。

Description

芯片晶圆、芯片封装结构及封装方法
技术领域
本发明涉及芯片封装技术领域，尤其是涉及一种芯片晶圆、芯片封装结构及封装方法。
背景技术
随着科学技术的不断发展，各种各样的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
电子设备实现各种功能的核心部件是控制芯片，为了保证芯片安全可靠运行以及避免其受到损伤，芯片需要封装保护形成封装结构。现有的芯片封装结构中，容易出现金属层翘曲和隐裂问题，导致封装结构的可靠性低。
发明内容
有鉴于此，本发明提供了一种芯片晶圆、芯片封装结构及封装方法，避免了切割导致的金属层翘曲和隐裂问题，提升产品封装的可靠性。
为了实现上述目的，本发明提供如下技术方案：
一种芯片封装方法，所述封装方法包括：
提供一半导体晶圆，所述半导体晶圆包括多个芯片基底，相邻所述芯片基底之间具有划片道；所述芯片基底具有相对的第一侧和第二侧；所述第一侧具有功能区以及包围所述功能区的第一边缘区；所述第二侧包括中间区域和包围所述中间区域的第二边缘区；
在所述第一侧的有源层上形成第一互联结构；所述有源层覆盖所述功能区，露出所述第一边缘区；
形成第一塑封层，所述第一塑封层覆盖所述第一边缘区、所述第一互联结构以及所述有源层；在所述半导体晶圆具有所述有源层的一侧表面，所述划片道具有预设深度的沟槽；所述第一塑封层填充所述沟槽；
对所述半导体晶圆背离所述有源层的一侧进行减薄，露出所述沟槽底部的第一塑封层；
在减薄后的所述第二侧形成第二互联结构，所述第二互联结构覆盖所述中间区域，露出所述第二边缘区；
形成第二塑封层，所述第二塑封层覆盖所述第二互联结构、所述第二边缘区以及所述第二侧露出的所述第一塑封层；
基于所述划片道进行分割，形成多个单粒的芯片封装结构。
优选的，在上述的封装方法中，所述第一互联结构的形成方法包括：
形成覆盖所述有源层的第一金属层；
在所述第一金属层上形成锡球。
优选的，在上述的封装方法中，在形成所述第一塑封层之前，在所述划片道形成设定深度的所述沟槽；
其中，所述沟槽的深度小于所述半导体晶圆的厚度。
优选的，在上述的封装方法中，所述第二互联结构的形成方法包括：
在减薄后的所述第二侧形成图形化的种子层，所述种子层覆盖所述中间区域，露出所述第二边缘区和所述第一塑封层；
形成图形化的背面金属层，所述背面金属层覆盖所述种子层，露出所述第二边缘区和所述第一塑封层。
优选的，在上述的封装方法中，所述种子层和所述背面金属层的形成方法包括：
在减薄后的所述第二侧形成未图形化的种子层以及覆盖所述种子层的光刻胶层；
图形化所述光刻胶层，去除对应所述中间区域的光刻胶层，保留对应所述沟槽和所述第二边缘区的光刻胶层；
基于图形化后的所述光刻胶层，在所述种子层对应所述中间区域的表面形成图形化的背面金属层；
去除所述光刻胶层，基于图形化的所述背面金属层，去除对应所述沟槽以及所述第二边缘区的种子层。
优选的，在上述的封装方法中，在进行分割之前，还包括：
对所述第二塑封层背离所述半导体晶圆的一侧表面进行平坦化处理。
优选的，在上述的封装方法中，所述第一塑封层和所述第二塑封层为材料相同的树脂层。
本发明还提供一种芯片封装结构，所述芯片封装结构包括：
芯片基底，所述芯片基底具有相对的第一侧和第二侧；所述第一侧具有功能区以及包围所述功能区的第一边缘区；所述第二侧包括中间区域和包围所述中间区域的第二边缘区；
有源层，所述有源层覆盖所述功能区，露出所述第一边缘区；
第一互联结构，所述第一互联结构位于所述有源层的表面；
第一塑封层，所述第一塑封层覆盖所述第一边缘区、所述第一互联结构以及所述有源层；
第二互联结构，所述第二互联结构覆盖所述中间区域；
第二塑封层，所述第二塑封层覆盖所述第二边缘区和所述第二互联结构；
其中，所述第一塑封层还包围所述芯片基底的侧面。
优选的，在上述的芯片封装结构中，位于所述芯片基底侧面的第一塑封层与所述第二侧齐平；
所述第二塑封层覆盖所述第一塑封层与所述第二侧齐平的表面，且覆盖所述第二互联结构的侧面。
优选的，在上述的芯片封装结构中，所述第一互联结构包括：
覆盖所述有源层的第一金属层；
位于所述第一金属层上的锡球。
优选的，在上述的芯片封装结构中，所述第二互联结构包括：
覆盖所述中间区域的种子层；
覆盖所述种子层的第二金属层。
优选的，在上述的芯片封装结构中，所述第一塑封层和所述第二塑封层为材料相同的树脂层。
优选的，在上述的芯片封装结构中，所述第一塑封层以及所述第一互联结构背离所述芯片基底的一侧表面齐平。
本发明还提供一种芯片晶圆，所述芯片晶圆包括上述任一项所述的多个芯片封装结构。
通过上述描述可知，本发明技术方案提供的芯片晶圆、芯片封装结构及封装方法中，在芯片基底第一侧的有源层上形成第一互联结构，并在第一侧形成覆盖第一边缘区、有源层以及第一互联结构的第一塑封层，在第二侧形成覆盖第二边缘区、第二互联结构以及第一塑封层的第二塑封层，第一塑封层和第二塑封层形成对芯片的六面包封保护，增加了产品的强度。与现有技术相比，本发明采用六面包封的保护方式，不仅对芯片的侧面进行封装保护，通过在划片道创造性的沟槽设计，能够使得在最终分割各个芯片封装结构时，在划片道位置分割的仅是塑封层，避免了金属层好半导体晶圆同时进行切割导致的背崩及断裂风险，从而增加产品封装制程的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
图1为一种芯片封装结构示意图；
图2为另一种芯片封装结构示意图；
图3-图18为本发明实施例提供的一种芯片封装方法的工艺示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)，简称金氧半场效晶体管或MOS管，是一种可以广泛使用在模拟电路与数字电路的场效应晶体管。而功率MOSFET则指处于功率输出级的MOSFET器件，通常工作电流大于1A，如何降低功耗也是功率分立半导体发展的主要驱动力。就功率MOSFET而言，主要通过降低导通电阻和开发新的封装形式来满足新的需求，但对于晶圆级封装来讲，芯片越薄对应力挑战越大，对后续应用的要求越高，并且芯片尺寸越大，在贴片时受到的应力越大，出现隐裂和破碎的风险越高，实际贴片应用的可靠性越低。
参考图1，图1为一种芯片封装结构示意图。如图1所示，在芯片基底112的第一侧具有正面金属层111，在芯片基底112的第二侧具有背面金属层113。目前MOSFET晶圆级封装产品采用了如图1所示芯片封装结构，此种结构磨片越薄翘曲越大，对后续封装制程的挑战越大，封装后的可靠性也难以满足产品需求。
参考图2，图2为另一种芯片封装结构示意图。如图2所示，在芯片基底124的第一侧形成有正面金属层121、锡球123以及第一树脂保护层122，在芯片基底124的第二侧形成有背面金属层125以及第二树脂保护层126。该封装结构中对侧壁的保护不足，而且划片时是同时切割背面金属层125，会导致划片之后的背面金属层125出现裂纹或翘曲，导致芯片失效。
因此，为了解决上述问题，本发明提供了一种芯片晶圆、芯片封装结构及封装方法，所述封装方法包括：
提供一半导体晶圆，所述半导体晶圆包括芯片基底，所述芯片基底上具有多个芯片，相邻所述芯片之间具有划片道；所述芯片基底具有相对的第一侧和第二侧；所述第一侧具有功能区以及包围所述功能区的第一边缘区；所述第二侧包括中间区域和包围所述中间区域的第二边缘区；
在所述第一侧的有源层上形成第一互联结构；所述有源层覆盖所述功能区，露出所述第一边缘区；
形成第一塑封层，所述第一塑封层覆盖所述第一边缘区、所述第一互联结构以及所述有源层；在所述半导体晶圆具有所述有源层的一侧表面，所述划片道具有预设深度的沟槽；所述第一塑封层填充所述沟槽；
对所述半导体晶圆背离所述有源层的一侧进行减薄，露出所述沟槽底部的第一塑封层；
在减薄后的所述第二侧形成第二互联结构，所述第二互联结构覆盖所述中间区域，露出所述第二边缘区；
形成第二塑封层，所述第二塑封层覆盖所述第二互联结构、所述第二边缘区以及所述第二侧露出的所述第一塑封层；
基于所述划片道进行分割，形成多个单粒的芯片封装结构。
通过上述描述可知，本发明技术方案提供的芯片晶圆、芯片封装结构及封装方法中，在芯片基底第一侧的有源层上形成第一互联结构，并在第一侧形成覆盖第一边缘区、有源层以及第一互联结构的第一塑封层，在第二侧形成覆盖第二边缘区、第二互联结构以及第一塑封层的第二塑封层，第一塑封层和第二塑封层形成对芯片的六面包封保护，增加了产品的强度。与现有技术相比，本发明采用六面包封的保护方式，可以降低切割厚背金导致的背崩及断裂风险，从而增加产品封装制程的可靠性。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图3-图18，图3-图18为本发明实施例提供的一种芯片封装方法的工艺示意图。所述芯片封装方法包括：
步骤S11：如图3所示，提供一半导体晶圆213，所述半导体晶圆213包括多个芯片基底101，相邻所述芯片基底101之间具有划片道100；所述芯片基底101具有相对的第一侧S1和第二侧S2；所述第一侧S1具有功能区S11以及包围所述功能区S11的第一边缘区S12；所述第二侧S2包括中间区域S21和包围所述中间区域S21的第二边缘区S22。
其中，所述半导体晶圆213可以为硅晶圆。所述第一侧S1为对应所述芯片基底101上表面的一侧，所述第二侧S2为对应所述芯片基底101下表面的一侧。
步骤S12：如图4-图6所示，在所述第一侧S1的有源层214上形成第一互联结构200；所述有源层214覆盖所述功能区S11，露出所述第一边缘区S12；所述第一互联结构200位于所述有源层214的表面。
本发明实施例中，所述第一互联结构200的形成方法包括：
首先，如图5所示，形成覆盖所述有源层214的第一金属层211。
然后，如图6所示，在所述第一金属层211上形成锡球212。本发明实施例中，可以采用化镀或电镀的方式在有源层214上依次形成第一金属层211以及锡球212，形成如图4所示的结构。
步骤S13：如图7-图9所示，形成第一塑封层231，所述第一塑封层231覆盖所述第一边缘区S12、所述第一互联结构200以及所述有源层214；在所述半导体晶圆213具有所述有源层214的一侧表面，所述划片道100具有预设深度的沟槽221；所述第一塑封层231填充所述沟槽221。
需要说明的是，在形成所述第一塑封层231之前，在所述划片道100形成设定深度的所述沟槽221，如可以通过刀片在在所述划片道100预切设定深度的所述沟槽221；其中，所述沟槽221的深度小于所述半导体晶圆213的厚度。
本发明实施例中，所述第一塑封层231的形成方法包括：
首先，如图7所示，在对应所述划片道100的位置形成沟槽221，所述沟槽221位于所述半导体晶圆213形成有所述有源层214以及所述第一互联结构200的一侧表面；所述沟槽221的深度小于所述半导体晶圆213的厚度。
然后，如图8所示，形成覆盖所述第一边缘区S12、所述第一互联结构200以及所述有源层214的第一塑封层231，所述第一塑封层231填充所述沟槽221。其中，所述第一塑封层231可以为树脂。
最后，如图9所示，对所述第一塑封层231进行减薄处理，露出所述第一互联结构200的表面。本发明实施例中，减薄处理为研磨处理，为了保证充分露出锡球212，减薄处理去除锡球212的上端部分，露出锡球212，以便于电路互联。
需要说明的是，在对第一塑封层231进行减薄处理后，可以进一步在第一塑封层231背离半导体晶圆213的一侧表面贴上背面研磨(Backside grinding，BG)以保护锡球212表面。
步骤S14：如图10所示，对所述半导体晶圆213背离所述有源层214的一侧进行减薄，露出所述沟槽221底部的第一塑封层231。
步骤S15：如图10-图12所示，在减薄后的所述第二侧形成第二互联结构261/271，所述第二互联结构261/271覆盖所述中间区域S21，露出所述第二边缘区S22。
本发明实施例中，所述第二互联结构261/271的形成方法包括：
首先，如图10所示，对所述半导体晶圆213背离所述第一互联结构200的一侧表面进行减薄处理，露出所述沟槽221内的所述第一塑封层231。其中，可以采用研磨方式对半导体晶圆213进行减薄处理。
然后，如图11所示，在减薄后的所述第二侧S2形成图形化的种子层261，所述种子层261覆盖所述中间区域S21，露出所述第二边缘区S22和所述第一塑封层231。可以通过光刻技术形成图形化的种子层261。
最后，如图12所示，形成图形化的背面金属层271，所述背面金属层271覆盖所述种子层261，露出所述第二边缘区S22和所述第一塑封层231。可以通过光刻技术形成图形化的背面金属层271。
本发明实施例中，所述种子层261和所述背面金属层271的形成方法包括：
首先，如图13所示，在减薄后的所述第二侧S2形成未图形化的种子层261以及覆盖所述种子层261的光刻胶层262。本发明实施例中，在半导体晶圆213完成研磨减薄后，在半导体晶圆213的第二侧S2首先进行溅射种子层261，种子层261厚度可以为
Figure BDA0002733522570000101
的钛层和
Figure BDA0002733522570000102
以上厚度的铜层，完成种子层261溅射之后，在半导体晶圆213表面涂布一层光刻胶层262。
然后，如图14所示，图形化所述光刻胶层262，去除对应所述中间区域S21的光刻胶层262，保留对应所述沟槽221和所述第二边缘区S22的光刻胶层262。
再然后，如图15所示，基于图形化后的所述光刻胶层262，在所述种子层261对应所述中间区域S21的表面形成图形化的背面金属层271。可以采用电镀或者蒸镀工艺形成背面金属层271。
最后，如图16所示，去除所述光刻胶层262，基于图形化的所述背面金属层271，去除对应所述沟槽221以及所述第二边缘区S22的种子层261。其中，可以通过湿法刻蚀的方式去除对应沟槽221及第二边缘区S22的种子层261。
步骤S16：如图17所示，形成第二塑封层291，所述第二塑封层291覆盖所述第二互联结构261/271、所述第二边缘区S22以及所述第二侧S2露出的所述第一塑封层231。
步骤S17：如图18所示，基于所述划片道100进行分割，形成多个单粒的芯片封装结构。
在进行分割之前，还包括：对所述第二塑封层291背离所述半导体晶圆213的一侧表面进行平坦化处理。其中，可以通过研磨工艺进行平坦化处理。
本发明实施例中，所述第一塑封层231和所述第二塑封层291可以为材料相同的树脂层。第一塑封层231和第二塑封层291采用相同材料，可以形成附着性好的一体塑封结构，而且当基于划片道位置切割时，对相同材料树脂切割，不涉及不同材料的切割过渡，切割力均匀，能够避免崩边等问题。图18中通过水平虚线表征第一塑封层231和所述第二塑封层291的分层，实际产品中由于二者采用相同的材料，故二者粘结固化后，形成以附着性好的一体结构。
通过上述描述可知，本发明技术方案提供的芯片封装方法中，在芯片基底第一侧的有源层上形成第一互联结构，并在第一侧形成覆盖第一边缘区、有源层以及第一互联结构的第一塑封层，在第二侧形成覆盖第二边缘区、第二互联结构以及第一塑封层的第二塑封层，第一塑封层和第二塑封层形成对芯片的六面包封保护，增加了产品的强度。与现有技术相比，本发明采用六面包封的保护方式，可以降低切割厚背金导致的背崩及断裂风险，从而增加产品封装制程的可靠性。
基于上述实施例，本发明另一实施例还提供一种芯片封装结构，该芯片封装结构如图18所示，图18为本发明实施例提供的一种芯片封装结构的结构示意图。所述芯片封装结构采用上述实施例描述的封装方法，可以降低切割厚背金导致的背崩及断裂风险，从而增加产品封装制程的可靠性。
如图18所示，所述芯片封装结构包括:
芯片基底213，所述芯片基底213具有相对的第一侧和第二侧；所述第一侧具有功能区以及包围所述功能区的第一边缘区；所述第二侧包括中间区域和包围所述中间区域的第二边缘区。
有源层214，所述有源层214覆盖所述功能区，露出所述第一边缘区。
第一互联结构，所述第一互联结构位于所述有源层214的表面；其中，所述第一互联结构包括：覆盖所述有源层214的第一金属层211；位于所述第一金属层211上的锡球212。
第一塑封层231，所述第一塑封层231覆盖所述第一边缘区、所述第一互联结构以及所述有源层214。
第二互联结构，所述第二互联结构覆盖所述中间区域；其中，所述第二互联结构包括：覆盖所述中间区域的种子层261；覆盖所述种子层261的第二金属层271。
第二塑封层，所述第二塑封层覆盖所述第二互联结构和所述第二边缘区。
其中，所述第一塑封层231还包围所述芯片基底213的侧面。
其中，所述芯片基底213包括连接所述第一侧的周缘和所述第二侧的周缘的侧面；其中，所述第一塑封层231还覆盖所述芯片基底213的侧面。
如图18所示，位于所述芯片基底213侧面的第一塑封层231与所述第二侧齐平；所述第二塑封层覆盖所述第一塑封层231与所述第二侧齐平的表面，且覆盖所述第二互联结构的侧面。
其中，所述第一侧具有包围所述第一边缘区的沟槽，所述第一塑封层231填充所述沟槽；所述沟槽侧壁包围所述芯片基底213的侧面；基于对所述第二侧的减薄处理，使得所述第二侧露出位于所述芯片基底213侧面的第一塑封层231。本发明实施例中，所述第一塑封层231和所述第二塑封层291可以为材料相同的树脂层。第一塑封层231和第二塑封层291采用相同材料，可以形成附着性好的一体塑封结构。
进一步的，所述第一塑封层231以及所述第一互联结构背离所述芯片基底213的一侧经过平坦化处理，以使得二者背离所述芯片基底213的一侧表面齐平。
本发明实施例中，针对2mΩ或5mΩ的MOSFET功率器件，可以做出较薄的芯片与较厚的背面金属层，在进行切割时半导体晶圆的翘曲度很小，可以防止切割背面金属层时产生的崩缺、裂纹，并且在测试、镭射打印机台时可以自动作业，提升产能。本发明方案中最后只需要切割塑封层，避免了切割导致的翘曲和隐裂问题。
通过上述描述可知，本发明技术方案提供的芯片封装结构中，在芯片基底第一侧的有源层上形成第一互联结构，并在第一侧形成覆盖第一边缘区、有源层以及第一互联结构的第一塑封层，在第二侧形成覆盖第二边缘区、第二互联结构以及第一塑封层的第二塑封层，第一塑封层和第二塑封层形成对芯片的六面包封保护，增加了产品的强度。与现有技术相比，本发明采用六面包封的保护方式，可以降低切割厚背金导致的背崩及断裂风险，从而增加产品封装制程的可靠性。
基于上述实施例，本发明另一实施例还提供一种芯片晶圆，其结构可以参考上述实施例图17所示，所述芯片晶圆包括上述实施例所述的多个芯片封装结构。所述芯片晶圆采用上述实施例中提供的芯片封装结构，可以降低切割厚背金导致的背崩及断裂风险，从而提高芯片封装的可靠性。
所述芯片晶圆的结构可以参考上述实施例图17所示，通过切割可以形成多个单粒的芯片封装结构。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的芯片晶圆与芯片的封装结构而言，由于其与实施例公开的封装方法相对应，所以描述的比较简单，相关之处参见封装方法部分说明即可。
需要说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种芯片封装方法，其特征在于，所述封装方法包括：
提供一半导体晶圆，所述半导体晶圆包括多个芯片基底，相邻所述芯片之间具有划片道；所述芯片基底具有相对的第一侧和第二侧；所述第一侧具有功能区以及包围所述功能区的第一边缘区；所述第二侧包括中间区域和包围所述中间区域的第二边缘区；
在所述第一侧的有源层上形成第一互联结构；所述有源层覆盖所述功能区，露出所述第一边缘区；
形成第一塑封层，所述第一塑封层覆盖所述第一边缘区、所述第一互联结构以及所述有源层；在所述半导体晶圆具有所述有源层的一侧表面，所述划片道具有预设深度的沟槽；所述第一塑封层填充所述沟槽；
对所述半导体晶圆背离所述有源层的一侧进行减薄，露出所述沟槽底部的第一塑封层；
在减薄后的所述第二侧形成第二互联结构，所述第二互联结构覆盖所述中间区域，露出所述第二边缘区；
在第二侧形成第二塑封层，所述第二塑封层覆盖所述第二互联结构、所述第二边缘区以及所述第二侧露出的所述第一塑封层；
基于所述划片道进行分割，形成多个单粒的芯片封装结构。
2.根据权利要求1所述的封装方法，其特征在于，所述第一互联结构的形成方法包括：
形成覆盖所述有源层的第一金属层；
在所述第一金属层上形成锡球。
3.根据权利要求1所述的封装方法，其特征在于，在形成所述第一塑封层之前，在所述划片道形成设定深度的所述沟槽；其中，所述沟槽的深度小于所述半导体晶圆的厚度。
4.根据权利要求3所述的封装方法，其特征在于，所述第二互联结构的形成方法包括：
在减薄后的所述第二侧形成图形化的种子层，所述种子层覆盖所述中间区域，露出所述第二边缘区和所述第一塑封层；
形成图形化的背面金属层，所述背面金属层覆盖所述种子层，露出所述第二边缘区和所述第一塑封层。
5.根据权利要求4所述的封装方法，其特征在于，所述种子层和所述背面金属层的形成方法包括：
在减薄后的所述第二侧形成未图形化的种子层以及覆盖所述种子层的光刻胶层；
图形化所述光刻胶层，去除对应所述中间区域的光刻胶层，保留对应所述沟槽和所述第二边缘区的光刻胶层；
基于图形化后的所述光刻胶层，在所述种子层对应所述中间区域的表面形成图形化的背面金属层；
去除所述光刻胶层，基于图形化的所述背面金属层，去除对应所述沟槽以及所述第二边缘区的种子层。
6.根据权利要求1所述的封装方法，其特征在于，在进行分割之前，还包括：
对所述第二塑封层背离所述半导体晶圆的一侧表面进行平坦化处理。
7.根据权利要求1-6任一项所述的封装方法，其特征在于，所述第一塑封层和所述第二塑封层为材料相同的树脂层。
8.一种芯片封装结构，其特征在于，所述芯片封装结构包括：
芯片基底，所述芯片基底具有相对的第一侧和第二侧；所述第一侧具有功能区以及包围所述功能区的第一边缘区；所述第二侧包括中间区域和包围所述中间区域的第二边缘区；
有源层，所述有源层覆盖所述功能区，露出所述第一边缘区；
第一互联结构，所述第一互联结构位于所述有源层的表面；
第一塑封层，所述第一塑封层覆盖所述第一边缘区、所述第一互联结构以及所述有源层；
第二互联结构，所述第二互联结构覆盖所述中间区域；
第二塑封层，所述第二塑封层覆盖所述第二边缘区和所述第二互联结构；
其中，所述第一塑封层还包围所述芯片基底的侧面。
9.根据权利要求8所述的芯片封装结构，其特征在于，位于所述芯片基底侧面的第一塑封层与所述第二侧齐平；
所述第二塑封层覆盖所述第一塑封层与所述第二侧齐平的表面，且覆盖所述第二互联结构的侧面。
10.根据权利要求8所述的芯片封装结构，其特征在于，所述第一互联结构包括：
覆盖所述有源层的第一金属层；
位于所述第一金属层上的锡球。
11.根据权利要求8所述的芯片封装结构，其特征在于，所述第二互联结构包括：
覆盖所述中间区域的种子层；
覆盖所述种子层的第二金属层。
12.根据权利要求8所述的芯片封装结构，其特征在于，所述第一塑封层和所述第二塑封层为材料相同的树脂层。
13.根据权利要求8所述的芯片封装结构，其特征在于，所述第一塑封层以及所述第一互联结构背离所述芯片基底的一侧表面齐平。
14.一种芯片晶圆，其特征在于，所述芯片晶圆包括如权利要求8-13任一项所述的多个芯片封装结构。
CN202011125655.3A 2020-10-20 2020-10-20 芯片晶圆、芯片封装结构及封装方法 Pending CN112185827A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011125655.3A CN112185827A (zh) 2020-10-20 2020-10-20 芯片晶圆、芯片封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011125655.3A CN112185827A (zh) 2020-10-20 2020-10-20 芯片晶圆、芯片封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN112185827A true CN112185827A (zh) 2021-01-05

Family

ID=73923513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011125655.3A Pending CN112185827A (zh) 2020-10-20 2020-10-20 芯片晶圆、芯片封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112185827A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334672A (zh) * 2022-03-08 2022-04-12 上海泰矽微电子有限公司 一种扇出型封装结构及封装方法
CN115083903A (zh) * 2022-07-21 2022-09-20 山东中清智能科技股份有限公司 一种晶圆的切割方法以及单芯片封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334672A (zh) * 2022-03-08 2022-04-12 上海泰矽微电子有限公司 一种扇出型封装结构及封装方法
CN115083903A (zh) * 2022-07-21 2022-09-20 山东中清智能科技股份有限公司 一种晶圆的切割方法以及单芯片封装体

Similar Documents

Publication Publication Date Title
US7208335B2 (en) Castellated chip-scale packages and methods for fabricating the same
KR100462981B1 (ko) 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US20100059864A1 (en) Method of manufacturing a semiconductor device including etching to etch stop regions
US20120142165A1 (en) Method of Avoiding Resin Outflow from the Wafer Scribe line in WLCSP
JPH03204954A (ja) 半導体装置の製造方法
US7772091B2 (en) Manufacturing method of semiconductor apparatus comprising alignment patterns in scribe regions
EP2950338B1 (en) Dicing method for wafer-level packaging
KR100886706B1 (ko) 적층 패키지 및 그의 제조 방법
US20030162369A1 (en) Semiconductor device and method for fabricating the same
JP2010287592A (ja) 半導体装置、半導体ウェハおよびその製造方法
CN112185827A (zh) 芯片晶圆、芯片封装结构及封装方法
TW519727B (en) Semiconductor wafer, semiconductor device and manufacturing method therefor
TWI567894B (zh) 晶片封裝
JP2007116141A (ja) Ｗｌｐのパッケージ分離方法
EP2075833A2 (en) Method of manufacturing semiconductor device
US20080233714A1 (en) Method for fabricating semiconductor device
TW200945456A (en) Package method for flip chip
JP2009188148A (ja) 半導体装置およびその製造方法
CN212750872U (zh) 芯片晶圆、芯片封装结构
US7972904B2 (en) Wafer level packaging method
US10916485B2 (en) Molded wafer level packaging
US7719123B2 (en) Method of manufacturing semiconductor device
JP3917121B2 (ja) 半導体装置の製造方法
JP2005191485A (ja) 半導体装置
CN212659539U (zh) 用于多芯片封装的设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination