JP2008283216A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】
半導体装置の裏面電位を固定するための導電層が設けられるエッジ領域を狭くする。
【解決手段】
本発明は、素子形成領域と該素子形成領域を囲むエッジ領域とを有するベース用半導体基板と、素子形成領域のベース用半導体基板の上面に設けられる埋め込み酸化膜と、埋め込み酸化膜の上面に設けられる素子形成用半導体基板と、素子形成用半導体基板上と埋め込み酸化膜の側面とエッジ領域のベース用半導体基板の上面とに設けられる絶縁膜と、絶縁膜上に設けられるとともに素子形成領域とエッジ領域とに亘って設けられ素子形成用半導体基板上に形成される電極パッドとエッジ領域のベース用半導体基板とを直接接続する導電層と、素子形成領域上に設けられ導電層と直接接続されるように設けられる導電性柱状部材と、導電性柱状部材の側面と導電層とを封止する封止部材と、エッジ領域に設けられダイシングによって切断された側面とにより構成される半導体装置を提供するものである。
【選択図】図１

Description

本発明は、半導体装置の製造技術に関し、特に、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を有し、半導体装置の裏面電位をとることのできる半導体装置と、その製造方法、及びその半導体装置により構成される半導体ウエハに関する。

従来のＳＯＩ基板を有する半導体装置は、特許文献１に記載されている。この従来の半導体装置について、図面を用いて説明する。

図１８は、従来の半導体装置の構成を示す断面図である。従来の半導体装置は、半導体支持基板１８０１上にシリコン酸化膜１８０２を介して、半導体層１８０３が設けられる半導体基板１８０４を有する。半導体基板１８０４は、トランジスタなどの回路を形成するための素子形成領域１８００と、半導体支持基板１８０１の電位を固定するための基板電位取出し領域１８２０とを有する。ここで、素子形成領域１８００と基板電位取出し領域１８２０との間には、絶縁分離層１８０５が形成されている。そして、素子形成領域１８００は、この絶縁分離層１８０５に隣接し、絶縁分離層１８０５に取り囲まれている。従来の半導体装置は、基板電位取出し領域１８２０内に、半導体層１８０３からシリコン酸化膜１８０２を貫通し半導体支持基板１８０１に達する導電層１８０６を設けている。それにより、従来の半導体装置は、半導体層１８０３側から、電極１８０７及び導電層１８０６を介して半導体支持基板１８０１に電位が供給されている。よって、半導体支持基板１８０１の電位は、固定されている。
特開平１１−３５４６３１号公報

しかしながら、図１８に示されるように、従来の半導体装置において、導電層１８０６と絶縁分離層１８０５との間には半導体層１８０３が存在し、導電層１８０６と半導体装置のエッジ部分との間にも半導体層１８０３が存在している。つまり、従来の半導体装置において、基板電位取出し領域内に形成される導電層は、半導体層によって囲まれている。そのため、基板電位取出し領域は、その半導体層の幅だけ、広くなるという問題点がある。この問題点は、近年考えられているウエハレベルＣＳＰ（ＷａｆｅｒＬｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれる半導体装置においては、回避しなければならない。なぜなら、ウエハレベルＣＳＰと呼ばれる半導体装置は、チップサイズとほとんど同じ幅のパッケージであり、素子形成領域以外の領域を狭くする技術が要求されているからである。

本発明は、半導体装置の半導体支持基板の電位（裏面電位）を固定するための基板電位取出し領域をできる限り狭くする半導体装置を提供することを目的とする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

すなわち、本発明の半導体装置は、素子形成領域と素子形成領域を囲むエッジ領域とを有するベース用半導体基板と、素子形成領域のベース用半導体基板の上面に設けられる埋め込み酸化膜と、埋め込み酸化膜の上面に設けられる素子形成用半導体基板と、素子形成用半導体基板上と、埋め込み酸化膜の側面と、エッジ領域のベース用半導体基板の上面とに設けられる絶縁膜と、絶縁膜上に設けられるとともに、素子形成領域とエッジ領域とに亘って設けられ、素子形成用半導体基板上に形成される電極パッドとエッジ領域のベース用半導体基板とを直接接続する導電層と、素子形成領域上に設けられ、導電層と直接接続されるように設けられる導電性柱状部材と、導電性柱状部材の側面と、導電層とを封止する封止部材と、エッジ領域に設けられ、ダイシングによって切断された側面とを有するものである。

上記の手段によれば、半導体装置の裏面電位を固定するための導電層が形成させる基板電位取出し領域をできる限り狭くする半導体装置を提供することができる。また、本発明は、半導体装置の裏面電位を固定するための導電層が設けられるエッジ領域を狭く構成することができる。よって、本発明は、従来の半導体装置に比べ、より小型化させた半導体装置を提供することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、本発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付与し、その繰り返しの説明は省略する。

ここで、本発明の各実施の形態を説明する前に、図１を用いて、本発明の各実施の形態の半導体装置とウエハとの関係について説明する。本発明の各実施の形態の半導体装置は、ウエハ状態で製造されている。図１（ａ）は、本発明の各実施の形態の半導体装置とウエハとの関係を示す平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ´線についての断面図である。なお、図１（ｂ）は、簡略のため、素子形成用半導体基板２０３上に形成されている酸化膜２０６等を省略している。本発明の各実施の形態の半導体装置は、トランジスタなどの回路素子が形成される素子形成領域１１０と、素子形成領域１１０を取り囲むエッジ領域１２０とを有している。そして、ウエハは、複数の半導体装置により構成され、各々の半導体装置はエッジ領域を介して他の半導体装置と接続されている。ここで、素子形成領域１１０の半導体基板２０４は、ベース用半導体基板２０１の第１の面（例えば、上面）に埋め込み酸化膜２０２を介して素子形成用半導体基板２０３が形成されている。つまり、素子形成領域１１０の素子形成用半導体基板２０３とベース用半導体基板２０１との間には、絶縁性物質である埋め込み酸化膜２０２が存在する。よって、素子形成領域１１０の半導体基板２０４は、ＳＯＩ構造となっている。ここで、素子形成領域１１０は、エッジ領域１２０と隣接しない第１の領域１１０ａと、エッジ領域１２０と隣接する第２の領域１１０ｂとに分割されている。エッジ領域１２０は、隣接する半導体装置を切り離す（スクライブ）ための、スクライブライン１２０ａを有する。ウエハ状態で製造された本発明の各実施の形態の半導体装置は、スクライブライン１２０ａに沿ってダイシングされることにより、図２、図５、図７から図１１及び図１３から図１７に示すような断面構造を有する個片化された半導体装置となる。ここで、図２、図５、図７から図１１及び図１３は、個片化された半導体装置における図１（ａ）のＢ−Ｂ´線についての断面図である。

（第１の実施の形態）図２から図４までは、本発明の第１の実施の形態の半導体装置及びその製造方法に係わる図である。図２は本発明の第１の実施の形態の半導体装置の構造を示し、図３及び図４は本発明の第１の実施の形態の半導体装置の製造工程を示している。なお、各図は、本発明の第１の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

初めに、本発明の第１の実施の形態の半導体装置の構成を説明する。本発明の第１の実施の形態の半導体装置は、図２に示すように、半導体基板２０４と、例えばアルミからなる電極パッド２０５と、酸化膜２０６と、例えばポリイミドにより構成される絶縁膜２０７と、再配線２１０（以下、導電層２１０という）と、例えばＣｕ（銅）により構成される導電性柱状部材２１１（以下、ポスト２１１という）と、例えばはんだにより構成される球状電極２１２（以下、はんだボール２１２という）と、樹脂若しくは金属からなる封止部材２１３とにより構成されている。

半導体基板２０４は、ベース用半導体基板２０１と、埋め込み酸化膜２０２と、素子形成用半導体基板２０３とにより構成されている。ベース用半導体基板２０１は、素子形成領域１１０とエッジ領域１２０とを有している。ここで、埋め込み酸化膜２０２は、素子形成領域１１０のベース用半導体基板２０１の第１の面（例えば、上面）に設けられている。素子形成用半導体基板２０３は、埋め込み酸化膜２０２の第１の面（例えば、上面）に設けられている。なお、エッジ領域１２０内のベース用半導体基板２０１の第１の面には、埋め込み酸化膜２０２及び素子形成用半導体基板２０３は設けられていない。

電極パッド２０５は、素子形成用半導体基板２０３上に設けられている。

酸化膜２０６は、電極パッド２０５の第１の面（例えば、上面）の一部と、電極パッド２０５の第３の面（例えば、側面）と、素子形成用半導体基板２０３上に設けられている。

絶縁膜２０７は、電極パッド２０５の第１の面の一部と、酸化膜２０６上と、エッジ領域１２０内のベース用半導体基板２０１の第１の面の一部とに設けられている。ここで、エッジ領域１２０内に設けられている絶縁膜２０７の一部の絶縁膜２０７ａは、第２の領域１１０ｂとエッジ領域１２０との境界に設けられている。そして、絶縁膜２０７ａは、第２の領域１１０ｂ内のベース用半導体基板２０１の第１の面と、埋め込み酸
化膜２０２の第３の面（例えば、側面）と、素子形成用半導体基板２０３の第３の面（例えば、側面）と、酸化膜２０６の第３の面（例えば、側面）とに設けられている。

導電層２１０は、例えばＴｉ（チタン）からなる金属膜２０８（以下、Ｔｉ金属膜２０８という）と、例えばＣｕ（銅）からなる金属膜２０９（以下、Ｃｕ金属膜２０９という）とにより構成されている。Ｔｉ金属膜２０８は、電極パッド２０５の第１の面の一部と、絶縁膜２０７、２０７ａ上と、エッジ領域１２０内のベース用半導体基板２０１の第１の面とに設けられている。ここで、Ｔｉ金属膜２０８は、電極パッド２０５と電気的に接続されている。また、エッジ領域１２０のＴｉ金属膜２０８は、ベース用半導体基板２０１と電気的に接続されている。Ｃｕ金属膜２０９は、Ｔｉ金属膜２０８上に設けられている。Ｃｕ金属膜２０９は、Ｔｉ金属膜２０８と電気的に接続されている。よって、ベース用半導体基板２０１は、導電層２１０を介して、電極パッド２０５と電気的に接続されている。ここで、第２の領域１１０ｂのベース用半導体基板２０１の第１の面からＣｕ金属膜２０９までの高さと、エッジ領域１２０のベース用半導体基板２０１の第１の面からＣｕ金属膜２０９までの高さとは、ほぼ同じである。ここで、導電
層２１０がＴｉ金属膜２０８とＣｕ金属膜２０９とにより構成されている理由は、Ｃｕ金属膜２０９を絶縁膜２０７上に設けた場合、Ｃｕ金属膜２０９が剥がれる可能性があるからである。そのため、Ｃｕ金属膜２０９に比べて剥がれにくいＴｉ金属膜２０８を絶縁膜２０７上に設け、Ｔｉ金属膜２０８上にＣｕ金属膜２０９を設けている。

ポスト２１１は、素子形成領域１１０のＣｕ金属膜２０９上に設けられている。ここで、ポスト２１１は、Ｃｕ金属膜２０９と電気的に接続されている。

はんだボール２１２は、ポスト２１１の第１の面（例えば、上面）に設けられている。はんだボール２１２は、ポスト２１１と電気的に接続されている。

封止部材２１３は、例えばエポキシ系樹脂により構成される封止樹脂により構成されている。封止部材２１３は、素子形成領域１１０及びエッジ領域１２０のＣｕ金属膜２０９と、ポスト２１１の第３の面（例えば、側面）とを封止している。ここで、ポスト２１１の第１の面は、封止部材２１３から露出している。

以上説明したように、エッジ領域１２０の半導体装置は、ベース用半導体基板２０１と、導電層２１０と、封止部材２１３とにより構成されている。そして、導電層２１０はベース用半導体基板２０１の第１の面に設けられ、封止部材２１３は導電層２１０上に設けられている。

次に、本発明の第１の実施の形態の半導体装置が、ベース用半導体基板２０１の電位を固定する方法について説明する。

本発明の第１の実施の形態の半導体装置は、はんだボール２１２を介して他の半導体装置と電気的に接続され、はんだボール２１２を介して電圧が供給される。そして、供給された電圧は、ポスト２１１、導電層２１０及び電極パッド２０５を介して、本発明の第１の実施の形態の半導体装置の内部回路に供給される。さらに、供給された電圧は、導電層２１０を介してベース用半導体基板２０１に供給される。よって、ベース用半導体基板２０１の電位は、固定される。ここで、ベース用半導体基板２０１の電位を固定するために、素子形成領域１１０の回路素子に供給される内部電圧を用いてもよい。この場合、内部電圧は、電極パッド２０５及び導電層２１０を介してベース用半導体基板２０１に供給される。

本発明の第1の実施の形態の半導体装置によれば、以下の効果を奏する。

（１）ベース用半導体基板２０１の電位を固定するための導電層２１０は、スクライブされる際に使用されるエッジ領域１２０に形成されている。そのため、本発明の第１の実施の形態の半導体装置は、エッジ領域１２０を狭く、素子形成領域１１０を広く構成することができる。よって、本発明の第１の実施の形態の半導体装置は、従来の半導体装置に比べ、素子形成領域１１０に多くの回路素子を設けることができる。

（２）エッジ領域１２０の導電層２１０と絶縁膜２０７ａとの間には、素子形成用半導体基板２０３が存在しない。そのため、本発明の第１の実施の形態の半導体装置は、エッジ領域１２０を狭く構成することができる。よって、本発明の第１の実施の形態の半導体装置は、従来の半導体装置に比べ、より小型化させた半導体装置を提供することができる。

（３）はんだボール２１２を介して他の半導体装置と接続されたとき、はんだボール２１２を介して電圧が供給される。供給された電圧は、電極パッド２０５を介して本発明の第１の実施の形態の半導体装置の内部回路に供給されると共に、導電層２１０を介してベース用半導体基板２０１に供給される。よって、本発明の第１の実施の形態の半導体装置は、ベース用半導体基板２０１の基板電位を固定することができる。

（４）エッジ領域１２０の半導体装置は、ベース用半導体基板２０１と、ベース用半導体基板２０１の第１の面に設けられた導電層２１０と、導電層２１０上に設けられた封止部材２１３とにより構成されている。そのため、エッジ領域１２０の導電層２１０の第３の面（例えば、側面）は、露出されている。よって、本発明の第１の実施の形態の半導体装置は、導電層２１０の露出した第３の面を介して他の半導体装置と接続した場合、他の半導体装置から電圧を供給されること及び他の半導体装置に電圧を供給することができる。

次に、本発明の第１の実施の形態の半導体装置の製造方法について説明する。本発明の第１の実施の形態の半導体装置は、ウエハ状態で複数個同時に製造される。図３及び図４は、図１（ａ）のＣ−Ｃ´線についての断面図である。ここで、図３及び図４では、説明の都合上、２つの半導体装置３００、３５０が示されているが、２つに限定されないことは言うまでもない。以下、特に、素子形成領域１１０の第２の領域１１０ｂ及
びエッジ領域１２０において、半導体装置３００が製造される工程について説明する。

初めに、図３（ａ）に示すように、ベース用半導体基板２０１の第１の面に埋め込み酸化膜２０２を介して素子形成用半導体基板２０３を設けた半導体基板２０４を有するウエハを準備する。ここで、半導体基板２０４は、素子形成領域１１０の第２の領域１１０ｂと、素子形成領域１１０を取り囲むエッジ領域１２０とを有する。第２の領域１１０ｂ内の素子形成用半導体基板２０３上に、電極パッド２０５を設ける。そして、電極パッド２０５の第１の面の一部と、素子形成用半導体基板２０３上に、酸化膜２０６を設ける。

次に、図３（ｂ）に示すように、ダイシングブレードを用いて、エッジ領域１２０内の酸化膜２０６からベース用半導体基板２０１に向かって、酸化膜２０６と、素子形成用半導体基板２０３と、埋め込み酸化膜２０２とを削る。そして、ベース用半導体基板２０１を露出させる。ここで、ベース用半導体基板２０１は、少し削られてもよい。

次に、図３（ｃ）に示すように、ＣＶＤ法を用いて、酸化膜２０６上と、電極パッド２０５の第１の面の一部とに絶縁膜２０７を設ける。また、同時に、ＣＶＤ法を用いて、露出されたベース用半導体基板２０１の第１の面の一部と、露出された埋め込み酸化膜２０２の第３の面と、露出された素子形成用半導体基板２０３の第３の面と、露出された酸化膜２０６の第３の面とに絶縁膜２０７ａを設ける。ここで、絶縁膜２０７ａは、絶縁膜２０７の一部である。

次に、図３（ｄ）に示すように、スパッタ法を用いて、電極パッド２０５の第１の面と、絶縁膜２０７上と、露出されたベース用半導体基板２０１の第１の面と、絶縁膜２０７ａ上とにＴｉ金属膜２０８を設ける。

次に、図４（ａ）に示すように、スパッタ法を用いて、Ｔｉ金属膜２０８上に、Ｃｕ金属膜２０９を設ける。ここで、Ｃｕ金属膜２０９は、半導体基板２０４に形成された溝が埋まるように設ける。つまり、素子形成領域１１０及びエッジ領域１２０のＣｕ金属膜２０９は、ほぼ水平となる。

次に、図４（ｂ）に示すように、フォトリソグラフィ法及びドライエッチ法を用いて、第２の領域１１０ｂのＣｕ金属膜２０９上に、ポスト２１１を設ける。ここで、ポスト２１１は、Ｃｕ金属膜２０９と電気的に接続されるように設けられる。

次に、図４（ｃ）に示すように、Ｃｕ金属膜２０９及びポスト２１１を封止部材２１３で封止する。ここで、封止部材２１３が樹脂の場合、トランスファーモールド方法若しくはポッティング方法等を用いて、ポスト２１１全体が封止部材２１３で覆われるように封止する。なお、封止部材２１３が金属の場合、ポスト２１１全体を封止するのではなく、ポスト２１１の第１の面は露出させても良い。

次に、図４（ｄ）に示すように、露出しているポスト２１１の第１の面にスクリーン印刷、はんだメッキ若しくはスーパーソルダリング方法を用いて、はんだボール２１２を搭載する。そして、ウエハをスクライブライン１２０ａに沿ってダイシングし、図２に示されるような半導体装置を得る。ここで、封止部材２１３が樹脂の場合、樹脂の上面を全面エッチング（グラインド）し、ポスト２１１の第１の面を露出させる。

ここで、図３（ｂ）及び図３（ｃ）に示される工程において絶縁膜２０７ａを設けるときに、第１の領域１１０ａの素子形成用半導体基板２０３に絶縁膜２０７ｂを設ける。

本発明の第１の実施の形態の半導体装置の製造方法によれば、以下の効果を奏する。

（５）素子形成領域１１０の電極パッド２０５とポスト２１１とを電気的に接続させるための導電層２１０を形成する工程において、エッジ領域１２０にベース用半導体基板２０１の電位を固定するための導電層２１０を同時に設けることができる。加えて、第１の領域１１０ａの素子形成用半導体基板２０３に絶縁膜２０７ｂを設ける工程において、エッジ領域１２０に絶縁膜２０７ａを同時に設けることができる。よって、エッジ領域１２０に導電層２１０及び絶縁膜２０７ａを設けるために新たな工程を設ける必要はない。そのため、本発明の第１の実施の形態の半導体装置の製造方法は、従来の半導体装置の製造方法に比べ、作業効率が良い。

（６）ウエハ状態で製造される複数の半導体装置は、エッジ領域１２０を介してお互いに接続されている。そして、ベース用半導体基板２０１の電位を固定するため導電層２１０は、複数の半導体装置間のエッジ領域１２０に形成される。よって、１つの工程で隣接するすべての半導体装置の導電層２１０を同時に設けることができる。そのため、本発明の第１の実施の形態の半導体装置の製造方法は、従来の半導体装置の製造方法に比べ、作業効率が良い。

（第２の実施の形態）図５及び図６は、本発明の第２の実施の形態の半導体装置及びその製造方法に係わる図である。図５は本発明の第２の実施の形態の半導体装置の構造を示し、図６は本発明の第２の実施の形態の半導体装置の製造工程を示している。なお、各図は、本発明の第２の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

初めに、本発明の第２の実施の形態の半導体装置の構造を説明する。図５に示すように、本発明の第２の実施の形態の半導体装置では、エッジ領域１２０の封止部材２１３の厚さは、第２の領域１１０ｂの封止部材２１３の厚さよりも厚く設けられている。よって、エッジ領域１２０の封止部材２１３と導電層２１０とが接触している面積は、広くなっている。また、エッジ領域１２０の半導体装置の側面において、封止部材２１３の露出している面積は、広くなっている。よって、エッジ領域１２０の導電層２１０の露出している面積は、狭くなっている。

本発明の第２の実施の形態の半導体装置によれば、本発明の第１の実施の形態の半導体装置において得られる効果（１）〜（４）に加え、以下の効果を奏する。

（７）エッジ領域１２０の封止部材２１３と導電層２１０との接触面積が広く、アンカー効果が強い。よって、本発明の第２の実施の形態の半導体装置は、エッジ領域１２０の導電層２１０とエッジ領域１２０の封止部材２１３とを剥離しにくくすることができる。

（８）エッジ領域１２０の導電層２１０の露出面積は狭い。よって、本発明の第２の実施の形態の半導体装置は、外気に触れる導電層２１０の面積を狭くし、導電層２１０の腐食を防ぐことができる。

次に、本発明の第２の実施の形態の半導体装置を製造する方法について説明する。本発明の第２の実施の形態の半導体装置を製造する方法においては、図４（ａ）のＣｕ金属膜２０９を設ける工程を変え、図４（ｃ）の工程の代わりに図６に示す工程を行う。図４（ａ）の工程において、Ｃｕ金属膜２０９を厚く設けない。つまり、エッジ領域１２０の半導体基板２０４の溝が埋まるように、Ｃｕ金属膜２０９を設けない。そして、図６に示すように、封止部材２１３が、半導体基板２０４の溝を埋めるように設ける。

本発明の第２の実施の形態の半導体装置の製造方法によれば、本発明の第１の実施の形態の半導体装置の製造方法において得られる効果（５）及び（６）に加え、以下の効果を奏する。

（９）半導体ウエハをスクライブライン１２０ａに沿ってスクライブする際に、封止部材２１３を多く削り、導電層２１０を少しだけ削る。よって、本発明の第２の実施の形態の半導体装置の製造方法は、導電層２１０を傷つけずにスクライブすることができる。

（第３の実施の形態）図７は、本発明の第３の実施の形態の半導体装置に係わる図である。図７は本発明の第３の実施の形態の半導体装置の構造を示している。なお、図７は、本発明の第３の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

図７に示すように、本発明の第3の実施の形態の半導体装置では、エッジ領域１２０の封止部材２１３は、ベース用半導体基板２０１の第１の面にもまた設けられている。よって、エッジ領域１２０の封止部材２１３と導電層２１０とが接触している面積は、広くなっている。つまり、本発明の第３の実施の形態の半導体装置のエッジ部分は、封止部材２１３とベース用半導体基板２０１とが露出され、導電層２１０は露出されていな
い。

本発明の第３の実施の形態の半導体装置によれば、本発明の第１の実施の形態の半導体装置において得られる効果（１）〜（４）に加え、以下の効果を奏する。

（１０）エッジ領域１２０の封止部材２１３は、エッジ領域１２０の導電層２１０との接触面積が広く、エッジ領域１２０のベース用半導体基板２０１の第１の面に設けられているため、アンカー効果が強い。よって、本発明の第３の実施の形態の半導体装置は、エッジ領域１２０の封止部材２１３を剥離しにくくすることができる。

（１１）エッジ領域１２０の導電層２１０は、外気に触れていないので、水分と接触する機会が少ない。よって、本発明の第３の実施の形態の半導体装置は、導電層２１０の腐食を防ぐことができる。

（第４の実施の形態）図８は、本発明の第４の実施の形態の半導体装置に係わる図である。図８は本発明の第４の実施の形態の半導体装置の構造を示している。なお、図８は、本発明の第４の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

図８に示すように、本発明の第４の実施の形態の半導体装置は、第２の再配線８０１（以下、第２の導電層８０１という）と、例えばＣｕ（銅）により構成される第２の導電性柱状部材８０５（以下、第２のポスト８０５という）と、例えばはんだにより構成される第２の球状電極８０６（以下、第２のはんだボール８０６という）とを有している。

第２の導電層８０１は、例えばＴｉ（チタン）からなる金属膜８０２（以下、第２のＴｉ金属膜８０２という）と、例えばＣｕ（銅）からなる金属膜８０３（以下、第２のＣｕ金属膜８０３という）とにより構成されている。第２のＴｉ金属膜８０２は、第２の領域１１０ｂの絶縁膜２０７上と、エッジ領域１２０のベース用半導体基板２０１の第１の面と、エッジ領域１２０の絶縁膜２０７ａ上とに設けられている。ここで、エッジ領域１２０の第２のＴｉ金属膜８０２は、ベース用半導体基板２０１と電気的に接続されている。第２のＣｕ金属膜８０３は、第２のＴｉ金属膜８０２上に設けられている。第２のＣｕ金属膜８０３は、第２のＴｉ金属膜８０２と電気的に接続されている。なお、導電層２１０（第１の導電層ともいう）と第２の導電層８０１とは、電気的に接続されないように設けられている。ここで、第２の領域１１０ｂのベース用半導体基板２０１の第１の面からＣｕ金属膜２０９までの高さと、エッジ領域１２０のベース用半導体基板２０１の第１の面から第２のＣｕ金属膜８０３までの高さとは、ほぼ同じである。ここで、第２の導電層８０１が第２のＴｉ金属膜８０２と第２のＣｕ金属膜８０３とにより構成されている理由は、第２のＣｕ金属膜８０３を絶縁膜２０７上に設けた場合、第２のＣｕ金属膜８０３が剥がれる可能性があるからである。そのため、第２のＣｕ金属膜８０３に比べて剥がれにくい第２のＴｉ金属膜８０２を絶縁膜２０７上に設け、第２のＴｉ金属膜８０２上に第２のＣｕ金属膜８０３を設けている。

第２のポスト８０５は、第２の領域１１０ｂの第２のＣｕ金属膜８０３上に設けられている。ここで、第２のポスト８０５は、第２のＣｕ金属膜８０３と電気的に接続されている。

第２のはんだボール８０６は、第２のポスト８０５の第１の面に設けられている。第２のはんだボール８０６は、第２のポスト８０５と電気的に接続されている。

封止部材２１３は、電極パッド２０５と電気的に接続されている導電層２１０と、第２の導電層８０１とを電気的に接続しないように設けられている。

ここで、導電層２１０上に設けられているポスト２１１を第１の導電性柱状部材とし、ポスト２１１の第１の面に設けられているはんだボール２１２を第２の球状電極とする。

次に、本発明の第４の実施の形態の半導体装置が、ベース用半導体基板２０１の電位を固定する方法について説明する。

本発明の第４の実施の形態の半導体装置は、第２のはんだボール８０６を介して他の半導体装置と電気的に接続され、第２のはんだボール８０６を介して電圧が供給される。そして、供給された電圧は、第２のポスト８０５、第２の導電層８０１を介してベース用半導体基板２０１に供給される。よって、ベース用半導体基板２０１の電位は、固定される。ここで、はんだボール２１２を介して供給された電圧は、ベース用半導体基板２０１に供給されず、導電層２１０及び電極パッド２０５を介して回路素子に供給される。

本発明の第４の実施の形態の半導体装置によれば、本発明の第１の実施の形態の半導体装置において得られる効果（１）〜（２）及び（４）に加え、以下の効果を奏する。

（１２）ベース用半導体基板２１０の電位を固定するための第２の導電層８０１と、素子形成用半導体基板２０３に設けられている回路素子と電気的に接続されている導電層２１０とは、電気的に接続されていない。そのため、ベース用半導体基板２１０は、素子形成用半導体基板２０３上に設けられる回路素子に関係なく、第２のはんだボール８０６を介して電位を得ることができる。よって、本発明の第４の実施の形態の半導体装置は、素子形成用半導体基板２０３上に設けられるトランジスタ等の回路素子に影響を与えることを防ぐことができる。

なお、図８（ｂ）に示すように、素子形成領域１１０の第１の領域１１０ａの素子形成用半導体基板２０３と、第２の領域１１０ｂの素子形成用半導体基板２０３との境界部分に、絶縁膜２０７ｂを設けてもよい。それにより、エッジ領域１２０の絶縁膜２０７ａを削除することができる。よって、図８（ｂ）のエッジ領域１２０は、図８（ａ）のエッジ領域１２０に比べ、かなり狭く構成することができる。

（第５の実施の形態）図９は、本発明の第５の実施の形態の半導体装置に係わる図である。図９は本発明の第５の実施の形態の半導体装置の構造を示している。なお、図９は、本発明の第５の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

図９に示すように、本発明の第５の実施の形態の半導体装置では、エッジ領域１２０の封止部材２１３の厚さは、第２の領域１１０ｂの封止部材２１３の厚さよりも厚く設けられている。よって、エッジ領域１２０の封止部材２１３と第２の導電層８０１とが接触している面積は、広くなっている。また、エッジ領域１２０の半導体装置の側面において、封止部材２１３の露出している面積は、広くなっている。よって、エッジ領域１２０の第２の導電層８０１の露出している面積は、狭くなっている。

本発明の第５の実施の形態の半導体装置によれば、本発明の第１、第２及び第４の実施の形態の半導体装置において得られる効果（１）〜（２）、（４）、（７）〜（８）及び（１２）の効果を奏する。

なお、図９（ｂ）に示すように、素子形成領域１１０の第１の領域１１０ａの素子形成用半導体基板２０３と、第２の領域１１０ｂの素子形成用半導体基板２０３との境界部分に、絶縁膜２０７ｂを設けてもよい。それにより、エッジ領域１２０の絶縁膜２０７ａを削除することができる。よって、図９（ｂ）のエッジ領域１２０は、図９（ａ）のエッジ領域１２０に比べ、かなり狭く構成することができる。

（第６の実施の形態）図１０は、本発明の第６の実施の形態の半導体装置に係わる図である。図１０は本発明の第６の実施の形態の半導体装置の構造を示している。なお、図１０は、本発明の第６の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

図１０に示すように、本発明の第６の実施の形態の半導体装置では、エッジ領域１２０の封止部材２１３は、第２の導電層８０１の表面と、ベース用半導体基板２０１の第１の面とに設けられている。よって、エッジ領域１２０の封止部材２１３と第２の導電層８０１とが接触している面積は、広くなっている。つまり、本発明の第６の実施の形態の半導体装置のエッジ部分は、封止部材２１３とベース用半導体基板２０１とが露出され、第２の導電層８０１は露出されていない。

本発明の第６の実施の形態の半導体装置によれば、本発明の第１、第３及び第４の実施の形態の半導体装置において得られる効果（１）〜（２）、（４）、（１０）〜（１１）及び（１２）の効果を奏する。

なお、図１０（ｂ）に示すように、素子形成領域１１０の第１の領域１１０ａの素子形成用半導体基板２０３と、第２の領域１１０ｂの素子形成用半導体基板２０３との境界部分に、絶縁膜２０７ｂを設けてもよい。それにより、エッジ領域１２０の絶縁膜２０７ａを削除することができる。よって、図１０（ｂ）のエッジ領域１２０は、図１０（ａ）のエッジ領域１２０に比べ、かなり狭く構成することができる。

（第７の実施の形態）図１１及び図１２は、本発明の第７の実施の形態の半導体装置及びその製造方法に係わる図である。図１１は本発明の第７の実施の形態の半導体装置の構造を示し、図１２は本発明の第７の実施の形態の半導体装置の製造工程を示している。なお、各図は、本発明の第７の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

初めに、本発明の第７の実施の形態の半導体装置の構造を説明する。図１１に示すように、本発明の第７の実施の形態の半導体装置は、第３の再配線１１００（以下、第３の導電層１１００という）を有している。第３の導電層１１００は、例えばＴｉ（チタン）からなる金属膜１１０１（以下、第３のＴｉ金属膜１１０１という）と、例えばＣｕ（銅）からなる金属膜１１０２（以下、第３のＣｕ金属膜１１０２という）とにより構成されている。

第３のＴｉ金属膜１１０１は、ベース用半導体基板２０１の第２の面（例えば、底面）と、絶縁膜２０７ａの第２の面（例えば、底面）と、Ｔｉ金属膜２０８の第２の面（例えば、底面）とに設けられている。ここで、エッジ領域１２０の第３のＴｉ金属膜１１０１は、導電層２１０と電気的に接続されている。第３のＣｕ金属膜１１０２は、第３のＴｉ金属膜１１０１の第２の面（例えば、底面）に設けられている。第３のＣｕ金属膜１１０２は、第３のＴｉ金属膜１１０１と電気的に接続されている。

本発明の第７の実施の形態の半導体装置によれば、本発明の第１の実施の形態の半導体装置において得られる効果（１）〜（４）に加え、以下の効果を奏する。

（１３）第３の導電層１１００は、ベース用半導体基板２０１の第２の面と、絶縁膜２０７ａの第２の面と、Ｔｉ金属膜２０８の第２の面とに設けられている。よって、本発明の第７の実施の形態の半導体装置は、はんだボール２１２を介して供給された電圧を、第３の導電層１１００を介してベース用半導体基板２０１全体に供給することができる。また、本発明の第７の実施の形態の半導体装置は、はんだボール２１２を介して電圧が供給されない場合でも、第３の導電層１１００を用いてベース用半導体基板２０１に電圧を供給することができる。

次に、本発明の第７の実施の形態の半導体装置を製造する方法について、図１２を用いて説明する。ここで、図１２の工程は、図４（ｄ）の工程の後に行うことを開示している。しかし、本発明の第７の実施の形態の半導体装置を製造する方法は、図４（ｃ）の工程と図４（ｄ）の工程の間に、図１２に示す工程を行なうことも可能である。

初めに、図１２（ａ）に示すように、ダイシングブレードを用いて、エッジ領域１２０の絶縁膜２０７ａと、エッジ領域１２０のＴｉ金属膜２０８が露出するまで、ベース用半導体基板２０１の第２の面全体を削る。

次に、図１２（ｂ）に示すように、スパッタ法を用いて、削られたベース用半導体基板２０１の第２の面と、露出された絶縁膜２０７ａ及びＴｉ金属膜２０８とに第３のＴｉ金属膜１１０１を設ける。

次に、図１２（ｃ）に示すように、スパッタ法を用いて、第３のＴｉ金属膜１１０１の裏面に、第３のＣｕ金属膜１１０２を設ける。

本発明の第７の実施の形態の半導体装置の製造方法によれば、本発明の第１の実施の形態の半導体装置の製造方法において得られる効果（５）及び（６）を奏する。

（第８の実施の形態）図１３は、本発明の第８の実施の形態の半導体装置に係わる図である。図１３は、本発明の第８の実施の形態の半導体装置の構造を示している。なお、図１３は、本発明の第８の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

図１３に示すように、本発明の第８の実施の形態の半導体装置は、本発明の第２の実施の形態の半導体装置のベース用半導体基板２０１の第２の面に、第３の導電層１１００を設けている。

本発明の第８の実施の形態の半導体装置によれば、本発明の第１、第２及び第７の実施の形態の半導体装置において得られる効果（１）〜（４）、（７）〜（８）及び（１３）を奏する。

（第９の実施の形態）図１４は、本発明の第９の実施の形態の半導体装置に係わる図である。図１４は、本発明の第９の実施の形態の半導体装置の構造を示している。なお、図１４は、本発明の第９の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

図１４に示すように、本発明の第９の実施の形態の半導体装置は、本発明の第３の実施の形態の半導体装置のベース用半導体基板２０１の第２の面に、第３の導電層１１００を設けている。

本発明の第９の実施の形態の半導体装置によれば、本発明の第１、第３及び第７の実施の形態の半導体装置において得られる効果（１）〜（４）、（１０）〜（１１）及び（１３）を奏する。

（第１０の実施の形態）図１５は、本発明の第１０の実施の形態の半導体装置に係わる図である。図１５は、本発明の第１０の実施の形態の半導体装置の構造を示している。なお、図１５は、本発明の第１０の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

図１５に示すように、本発明の第１０の実施の形態の半導体装置は、本発明第４の実施の形態の半導体装置のベース用半導体基板２０１の第２の面に、第３の導電層１１００を設けている。

本発明の第１０の実施の形態の半導体装置によれば、本発明の第１、第４及び第７の実施の形態の半導体装置において得られる効果（１）〜（２）、（４）及び（１２）〜（１３）を奏する。

（第１１の実施の形態）図１６は、本発明の第１１の実施の形態の半導体装置に係わる図である。図１６は、本発明の第１１の実施の形態の半導体装置の構造を示している。なお、図１６は、本発明の第１１の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

図１６に示すように、本発明の第１１の実施の形態の半導体装置は、本発明第５の実施の形態の半導体装置のベース用半導体基板２０１の第２の面に、第３の導電層１１００を設けている。

本発明の第１１の実施の形態の半導体装置によれば、本発明の第１、第２、第４及び第７の実施の形態の半導体装置において得られる効果（１）〜（２）、（４）、（７）〜（８）及び（１２）〜（１３）を奏する。

（第１２の実施の形態）図１７は、本発明の第１２の実施の形態の半導体装置に係わる図である。図１７は、本発明の第１２の実施の形態の半導体装置の構造を示している。なお、図１７は、本発明の第１２の実施の形態の半導体装置のエッジ領域１２０及び素子形成領域１１０の第２の領域１１０ｂの部分断面図である。

図１７に示すように、本発明の第１２の実施の形態の半導体装置は、本発明第６の実施の形態の半導体装置のベース用半導体基板２０１の第２の面に、第３の導電層１１００を設けている。

本発明の第１２の実施の形態の半導体装置によれば、本発明の第１、第３、第４及び第７の実施の形態の半導体装置において得られる効果（１）〜（２）、（４）及び（１０）〜（１３）を奏する。

以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の各実施の形態の半導体装置とウエハとの関係を示す平面図、及びＡ−Ａ´線についての部分断面図である。 本発明の第１の実施の形態の半導体装置の構造を示す部分断面図である。 本発明の第１の実施の形態の半導体装置の製造工程を説明する部分断面図である。 本発明の第１の実施の形態の半導体装置の製造工程を説明する部分断面図である。 本発明の第２の実施の形態の半導体装置の構造を示す部分断面図である。 本発明の第２の実施の形態の半導体装置の製造工程を説明する部分断面図である。 本発明の第３の実施の形態の半導体装置の構造を示す部分断面図である。 本発明の第４の実施の形態の半導体装置の構造を示す部分断面図である。 本発明の第５の実施の形態の半導体装置の構造を示す部分断面図である。 本発明の第６の実施の形態の半導体装置の構造を示す部分断面図である。 本発明の第７の実施の形態の半導体装置の構造を示す部分断面図である。 本発明の第７の実施の形態の半導体装置の製造工程を説明する部分断面図である。 本発明の第８の実施の形態の半導体装置の構造を示す部分断面図である。 本発明の第９の実施の形態の半導体装置の構造を示す部分断面図である。 本発明の第１０の実施の形態の半導体装置の構造を示す部分断面図である。 本発明の第１１の実施の形態の半導体装置の構造を示す部分断面図である。 本発明の第１２の実施の形態の半導体装置の構造を示す部分断面図である。 従来の半導体装置の構造を示す断面図である。

符号の説明

２０１ ベース用半導体基板
２０２ 埋め込み酸化膜
２０３ 素子形成用半導体基板
２０７ 絶縁膜
２１０ 導電層
２１１ ポスト
２１２ はんだボール
８０１ 第２の導電層
８０５ 第２のポスト
８０６ 第２のはんだボール
１１００ 第３の導電層

Claims (27)

1. 素子形成領域と該素子形成領域を囲むエッジ領域とを有するベース用半導体基板と、
   前記素子形成領域の前記ベース用半導体基板の上面に設けられる埋め込み酸化膜と、
   前記埋め込み酸化膜の上面に設けられる素子形成用半導体基板と、
   前記素子形成用半導体基板上と、前記埋め込み酸化膜の側面と、前記エッジ領域のベース用半導体基板の上面とに設けられる絶縁膜と、
   前記絶縁膜上に設けられるとともに、前記素子形成領域と前記エッジ領域とに亘って設けられ、前記素子形成用半導体基板上に形成される電極パッドと前記エッジ領域の前記ベース用半導体基板とを直接接続する導電層と、
   前記素子形成領域上に設けられ、前記導電層と直接接続されるように設けられる導電性柱状部材と、
   前記導電性柱状部材の側面と、前記導電層とを封止する封止部材と、
   前記エッジ領域に設けられ、ダイシングによって切断された側面とにより構成される半導体装置。
2. 請求項１記載の半導体装置において、
   前記導電性柱状部材の上面には、さらに球状電極が設けられることを特徴とする半導体装置。
3. 請求項１又は請求項２に記載の半導体装置において、
   前記半導体装置の側面は、前記ベース用半導体基板と前記導電層と前記封止部材とにより構成されることを特徴とする半導体装置。
4. 請求項３記載の半導体装置において、
   前記エッジ領域における前記ベース用半導体基板と前記導電層との厚さの合計が、前記封止部材の厚さよりも厚いことを特徴とする半導体装置。
5. 請求項３記載の半導体装置において、
   前記エッジ領域における前記ベース用半導体基板と前記導電層との厚さの合計が、前記封止部材の厚さよりも薄いことを特徴とする半導体装置。
6. 請求項１又は請求項２に記載の半導体装置において、
   前記半導体装置の側面は、前記ベース用半導体基板と前記封止部材とにより構成されることを特徴とする半導体装置。
7. 素子形成領域と該素子形成領域を囲むエッジ領域とを有する第１の導電層と、
   前記素子形成領域の前記第１の導電層上に形成されるベース用半導体基板と、
   前記ベース用半導体基板の上面に設けられる埋め込み酸化膜と、
   前記埋め込み酸化膜の上面に設けられる素子形成用半導体基板と、
   前記素子形成用半導体基板上と、前記埋め込み酸化膜の側面と、前記エッジ領域の前記第１の導電層の上面とに設けられる絶縁膜と、
   前記絶縁膜上に設けられるとともに、前記素子形成領域と前記エッジ領域とに亘って設けられ、前記素子形成領域用半導体基板上に形成される電極パッドと前記エッジ領域の前記第１の導電層とを直接接続する第２の導電層と、
   前記素子形成領域上に設けられ、前記導電層と直接接続される導電性柱状部材と、
   前記導電性柱状部材の側面と、前記導電層とを封止する封止部材と、
   前記エッジ領域に設けられ、ダイシングにより切断された側面とにより構成される半導体装置。
8. 請求項７記載の半導体装置において、
   前記半導体装置の側面は、前記封止部材と前記第１の導電層と前記第２の導電層とにより構成されることを特徴とする半導体装置。
9. 請求項８記載の半導体装置において、
   前記エッジ領域における前記第１の導電層と前記第２の導電層との厚さの合計が、前記封止部材の厚さよりも厚いことを特徴とする半導体装置。
10. 請求項９記載の半導体装置において、
    前記エッジ領域における前記第１の導電層と前記第２の導電層との厚さの合計が、前記封止部材の厚さよりも薄いことを特徴とする半導体装置。
11. 請求項９記載の半導体装置において、
    前記半導体装置の側面は、前記第１の導電層と前記封止部材とにより構成されることを特徴とする半導体装置。
12. 素子形成領域と該素子形成領域を囲むエッジ領域とを有するベース用半導体基板の第１の面に、埋め込み酸化膜を介して素子形成用半導体基板を設けた半導体基板を有する半導体ウェハを準備する工程と、
    前記素子形成領域の前記素子形成用半導体基板上に電極パッドを設ける工程と、
    前記電極パッドの一部と前記素子形成用半導体基板上に、酸化膜を設ける工程と、
    前記エッジ領域の前記酸化膜と前記素子形成用半導体基板と前記埋め込み酸化膜とを削り、前記ベース用半導体基板を露出させる工程と、
    前記電極パッドの一部と、前記酸化膜上と、前記素子形成用半導体基板の側面と、前記埋め込み酸化膜の側面と、前記エッジ領域の前記ベース用半導体基板の上面の一部とに絶縁膜を設ける工程と、
    前記絶縁膜上に、かつ前記電極パッドと前記エッジ領域の前記ベース用半導体基板とを直接接続するように前記素子形成領域と前記エッジ領域とに亘って、導電層を設ける工程と、
    前記導電層と電気的に接続されるように、前記素子形成領域上に導電性柱状部材を設ける工程と、
    前記導電性柱状部材の側面及び前記導電層を封止する工程と、
    前記エッジ領域に沿って前記半導体ウェハをダイシングすることにより側面を設ける工程とを有することを特徴とする半導体装置の製造方法。
13. 請求項１２記載の半導体装置の製造方法において、
    前記導電性柱状部材の上面に球状電極を設ける工程をさらに含むことを特徴とする半導体装置の製造方法。
14. 素子形成領域と該素子形成領域を囲むエッジ領域とを有するベース用半導体基板の第１の面に、埋め込み酸化膜を介して素子形成用半導体基板を設けた半導体基板を有する半導体ウェハを準備する工程と、
    前記素子形成領域の前記素子形成用半導体基板上に電極パッドを設ける工程と、
    前記電極パッドの一部と前記素子形成用半導体基板上に、酸化膜を設ける工程と、
    前記エッジ領域の前記酸化膜と前記素子形成用半導体基板と前記埋め込み酸化膜を削り、前記ベース用半導体基板を露出させる工程と、
    電極パッドの一部と、前記酸化膜上とに絶縁膜を設ける工程と、
    前記絶縁膜上に、かつ前記電極パッドと前記エッジ領域の前記ベース用半導体基板とを直接接続するように前記素子形成領域と前記エッジ領域とに亘って、第２の導電層を設ける工程と、
    前記第２の導電層と電気的に接続されるように、前記素子形成領域上に導電性柱状部材を設ける工程と、
    前記導電性柱状部材の側面及び前記第２の導電層を封止する工程と、
    前記導電層及び前記絶縁膜が露出するまで前記ベース用半導体基板の下面を研削する工程と、
    前記ベース用半導体基板の下面に、前記導電層と電気的に接続される第１の導電層を設ける工程と、
    前記エッジ領域に沿って前記半導体ウェハを切断することにより側面を設ける工程とを有することを特徴とする半導体装置の製造方法。
15. 請求項１４記載の半導体装置の製造方法において、
    前記導電性柱状部材の上面に球状電極を設ける工程をさらに含むことを特徴とする半導体装置の製造方法。
16. 素子形成領域と該素子形成領域を囲むエッジ領域とを有するベース用半導体基板と、
    前記素子形成領域の前記ベース用半導体基板の上面に設けられる埋め込み酸化膜と、
    前記埋め込み酸化膜の上面に設けられる素子形成用半導体基板と、
    前記素子形成用半導体基板上に設けられる電極パッドと、
    前記電極パッドの一部と、前記素子形成用半導体基板上に設けられる酸化膜と、
    前記電極パッドの一部と、前記酸化膜上と、前記素子形成用半導体基板の側面と、前記埋め込み酸化膜の側面と、前記エッジ領域の前記ベース用半導体基板の上面の一部とに設けられる絶縁膜と、
    前記電極パッド上と、前記絶縁膜上の一部とに設けられる第１の導電層と、
    前記絶縁膜上の一部に設けられるとともに、前記素子形成領域と前記エッジ領域とに亘って設けられ、前記エッジ領域の前記ベース用半導体基板と直接接続し、かつ前記第１の導電層とは電気的に接続していない第２の導電層と、
    前記素子形成領域に設けられ、前記第１の導電層と電気的に接続される第１の導電性柱状部材と、
    前記素子形成領域に設けられ、前記第２の導電層と直接接続される第２の導電性柱状部材と、
    前記第１及び第２の導電性柱状部材の側面と、前記第１及び第２の導電層とを封止する封止部材と、
    前記エッジ領域に形成され、ダイシングにより切断された側面と、により構成されることを特徴とする半導体装置。
17. 請求項１６記載の半導体装置において、
    前記第１の導電性柱状部材の上面には、さらに第１の球状電極が設けられ、
    前記第２の導電性柱状部材の上面には、さらに第２の柱状電極が設けられることを特徴とする半導体装置。
18. 請求項１６又は請求項１７に記載の半導体装置において、
    前記半導体装置の側面は、前記ベース用半導体基板と前記第２の導電層と前記封止部材とにより構成されることを特徴とする半導体装置。
19. 請求項１８記載の半導体装置において、
    前記エッジ領域における前記ベース用半導体基板と前記第２の導電層との厚さの合計が、前記封止部材の厚さよりも厚いことを特徴とする半導体装置。
20. 請求項１８記載の半導体装置において、
    前記エッジ領域における前記ベース用半導体基板と前記第２の導電層との厚さの合計が、前記封止部材の厚さよりも薄いことを特徴とする半導体装置。
21. 請求項１６又は請求項１７に記載の半導体装置において、
    前記半導体装置の側面は、前記ベース用半導体基板と前記封止部材とにより構成されることを特徴とする半導体装置。
22. 素子形成領域と該素子形成領域を囲むエッジ領域とを有する第１の導電層と、
    前記素子形成領域の前記第１の導電層上に形成されるベース用半導体基板と、
    前記ベース用半導体基板の上面に設けられる埋め込み酸化膜と、
    前記埋め込み酸化膜の上面に設けられる素子形成用半導体基板と、
    前記素子形成用半導体基板上に設けられる電極パッドと、
    前記電極パッドの一部と、前記素子形成用半導体基板上に設けられる酸化膜と、
    前記電極パッドの一部と、前記酸化膜上とに設けられる絶縁膜と、
    前記電極パッド上と、前記絶縁膜上の一部とに設けられる第２の導電層と、
    前記絶縁膜上の一部に設けられるとともに、前記素子形成領域と前記エッジ領域とに亘って設けられ、前記ベース用半導体基板と直接に接続し、かつ前記第２の導電層とは電気的に接続していない第３の導電層と、
    前記素子形成領域に設けられ、前記第２の導電層と電気的に接続される第１の導電性柱状部材と、
    前記素子形成領域に設けられ、前記第３の導電層と直接的に接続される第２の導電性柱状部材と、
    前記第１及び第２の導電性柱状部材の側面と、前記第２及び第３の導電層とを封止する封止部材と、
    前記エッジ領域に形成され、ダイシングにより切断された側面と、により構成されることを特徴とする半導体装置。
23. 請求項２２記載の半導体装置において、
    前記半導体装置の側面は、前記封止部材と前記第１の導電層と前記第３の導電層とにより構成されることを特徴とする半導体装置。
24. 請求項２３記載の半導体装置において、
    前記エッジ領域における前記第１の導電層と前記第３の導電層との厚さの合計が、前記封止部材の厚さよりも厚いことを特徴とする半導体装置。
25. 請求項２３記載の半導体装置において、
    前記エッジ領域における前記第１の導電層と前記第３の導電層との厚さの合計が、前記封止部材の厚さよりも薄いことを特徴とする半導体装置。
26. 請求項２２記載の半導体装置において、
    前記半導体装置の側面は、前記第１の導電層と前記封止部材とにより構成されることを特徴とする半導体装置。
27. 請求項２３乃至請求項２６のいずれか１つに記載の半導体装置において、
    前記素子形成領域は、前記電極パッドを有する第１の領域と、前記エッジ領域と隣接する第２の領域とに分割され、該第１の領域と該第２の領域は、前記絶縁膜から前記埋め込み酸化膜まで至る第２の絶縁膜を介して隣接することを特徴とする半導体装置。
    

Images