JP4183375B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4183375B2 JP4183375B2 JP2000304720A JP2000304720A JP4183375B2 JP 4183375 B2 JP4183375 B2 JP 4183375B2 JP 2000304720 A JP2000304720 A JP 2000304720A JP 2000304720 A JP2000304720 A JP 2000304720A JP 4183375 B2 JP4183375 B2 JP 4183375B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- conductive layer
- region
- edge region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Description
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、SOI(Silicon on Insulator)基板を有し、半導体装置の裏面電位をとることのできる半導体装置と、その製造方法、及びその半導体装置により構成される半導体ウエハに関する。
【0002】
【従来技術】
従来のSOI基板を有する半導体装置は、特開平11−354631号公報に記載されている。この従来の半導体装置について、図面を用いて説明する。
【0003】
図18は、従来の半導体装置の構成を示す断面図である。従来の半導体装置は、半導体支持基板1801上にシリコン酸化膜1802を介して、半導体層1803が設けられる半導体基板1804を有する。半導体基板1804は、トランジスタなどの回路を形成するための素子形成領域1800と、半導体支持基板1801の電位を固定するための基板電位取出し領域1820とを有する。ここで、素子形成領域1800と基板電位取出し領域1820との間には、絶縁分離層1805が形成されている。そして、素子形成領域1800は、この絶縁分離層1805に隣接し、絶縁分離層1805に取り囲まれている。従来の半導体装置は、基板電位取出し領域1820内に、半導体層1803からシリコン酸化膜1802を貫通し半導体支持基板1801に達する導電層1806を設けている。それにより、従来の半導体装置は、半導体層1803側から、電極1807及び導電層1806を介して半導体支持基板1801に電位が供給されている。よって、半導体支持基板1801の電位は、固定されている。
【0004】
【発明が解決しようとする課題】
しかしながら、図18に示されるように、従来の半導体装置において、導電層1806と絶縁分離層1805との間には半導体層1803が存在し、導電層1806と半導体装置のエッジ部分との間にも半導体層1803が存在している。つまり、従来の半導体装置において、基板電位取出し領域内に形成される導電層は、半導体層によって囲まれている。そのため、基板電位取出し領域は、その半導体層の幅だけ、広くなるという問題点がある。この問題点は、近年考えられているウエハレベルCSP(Wafer Level Chip Size Package)と呼ばれる半導体装置においては、回避しなければならない。なぜなら、ウエハレベルCSPと呼ばれる半導体装置は、チップサイズとほとんど同じ幅のパッケージであり、素子形成領域以外の領域を狭くする技術が要求されているからである。
【0005】
本発明は、半導体装置の半導体支持基板の電位(裏面電位)を固定するための基板電位取出し領域をできる限り狭くする半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0007】
すなわち、本発明の半導体装置は、素子形成領域と素子形成領域を囲むエッジ領域とを有するベース用半導体基板と、素子形成領域のベース用半導体基板の上面に設けられる埋め込み酸化膜と、埋め込み酸化膜の上面に設けられる素子形成用半導体基板と、素子形成用半導体基板上に設けられる電極パッドと、電極パッドの一部と、素子形成用半導体基板上に設けられる酸化膜と、電極パッドの一部と酸化膜上と、素子形成用半導体基板の側面と、埋め込み酸化膜の側面と、エッジ領域のベース用半導体基板の上面の一部とに設けられる絶縁膜と、絶縁膜上に設けられるとともに、素子形成領域とエッジ領域とに亘って設けられ、電極パッドとエッジ領域のベース用半導体基板とを直接接続する導電層と、素子形成領域上に設けられ、導電層と直接接続されるように設けられる導電性柱状部材と、導電性柱状部材の側面と、導電層とを封止する封止部材とを有する半導体装置であって、半導体装置は、ダイシングによってエッジ領域に設けられる側面を有するものである。
【0008】
上記の手段によれば、半導体装置の裏面電位を固定するための導電層が形成させる基板電位取出し領域をできる限り狭くする半導体装置を提供することができる。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、本発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付与し、その繰り返しの説明は省略する。
【0010】
ここで、本発明の各実施の形態を説明する前に、図1を用いて、本発明の各実施の形態の半導体装置とウエハとの関係について説明する。本発明の各実施の形態の半導体装置は、ウエハ状態で製造されている。図1(a)は、本発明の各実施の形態の半導体装置とウエハとの関係を示す平面図である。図1(b)は、図1(a)のA−A´線についての断面図である。なお、図1(b)は、簡略のため、素子形成用半導体基板203上に形成されている酸化膜206等を省略している。本発明の各実施の形態の半導体装置は、トランジスタなどの回路素子が形成される素子形成領域110と、素子形成領域110を取り囲むエッジ領域120とを有している。そして、ウエハは、複数の半導体装置により構成され、各々の半導体装置はエッジ領域を介して他の半導体装置と接続されている。ここで、素子形成領域110の半導体基板204は、ベース用半導体基板201の第1の面(例えば、上面)に埋め込み酸化膜202を介して素子形成用半導体基板203が形成されている。つまり、素子形成領域110の素子形成用半導体基板203とベース用半導体基板201との間には、絶縁性物質である埋め込み酸化膜202が存在する。よって、素子形成領域110の半導体基板204は、SOI構造となっている。ここで、素子形成領域110は、エッジ領域120と隣接しない第1の領域110aと、エッジ領域120と隣接する第2の領域110bとに分割されている。エッジ領域120は、隣接する半導体装置を切り離す(スクライブ)ための、スクライブライン120aを有する。ウエハ状態で製造された本発明の各実施の形態の半導体装置は、スクライブライン120aに沿ってダイシングされることにより、図2、図5、図7から図11及び図13から図17に示すような断面構造を有する個片化された半導体装置となる。ここで、図2、図5、図7から図11及び図13は、個片化された半導体装置における図1(a)のB−B´線についての断面図である。
【0011】
(第1の実施の形態)
図2から図4までは、本発明の第1の実施の形態の半導体装置及びその製造方法に係わる図である。図2は本発明の第1の実施の形態の半導体装置の構造を示し、図3及び図4は本発明の第1の実施の形態の半導体装置の製造工程を示している。なお、各図は、本発明の第1の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0012】
初めに、本発明の第1の実施の形態の半導体装置の構成を説明する。本発明の第1の実施の形態の半導体装置は、図2に示すように、半導体基板204と、例えばアルミからなる電極パッド205と、酸化膜206と、例えばポリイミドにより構成される絶縁膜207と、再配線210(以下、導電層210という)と、例えばCu(銅)により構成される導電性柱状部材211(以下、ポスト211という)と、例えばはんだにより構成される球状電極212(以下、はんだボール212という)と、樹脂若しくは金属からなる封止部材213とにより構成されている。
【0013】
半導体基板204は、ベース用半導体基板201と、埋め込み酸化膜202と、素子形成用半導体基板203とにより構成されている。ベース用半導体基板201は、素子形成領域110とエッジ領域120とを有している。ここで、埋め込み酸化膜202は、素子形成領域110のベース用半導体基板201の第1の面(例えば、上面)に設けられている。素子形成用半導体基板203は、埋め込み酸化膜202の第1の面(例えば、上面)に設けられている。なお、エッジ領域120内のベース用半導体基板201の第1の面には、埋め込み酸化膜202及び素子形成用半導体基板203は設けられていない。
【0014】
電極パッド205は、素子形成用半導体基板203上に設けられている。
【0015】
酸化膜206は、電極パッド205の第1の面(例えば、上面)の一部と、電極パッド205の第3の面(例えば、側面)と、素子形成用半導体基板203上に設けられている。
【0016】
絶縁膜207は、電極パッド205の第1の面の一部と、酸化膜206上と、エッジ領域120内のベース用半導体基板201の第1の面の一部とに設けられている。ここで、エッジ領域120内に設けられている絶縁膜207の一部の絶縁膜207aは、第2の領域110bとエッジ領域120との境界に設けられている。そして、絶縁膜207aは、第2の領域110b内のベース用半導体基板201の第1の面と、埋め込み酸化膜202の第3の面(例えば、側面)と、素子形成用半導体基板203の第3の面(例えば、側面)と、酸化膜206の第3の面(例えば、側面)とに設けられている。
【0017】
導電層210は、例えばTi(チタン)からなる金属膜208(以下、Ti金属膜208という)と、例えばCu(銅)からなる金属膜209(以下、Cu金属膜209という)とにより構成されている。Ti金属膜208は、電極パッド205の第1の面の一部と、絶縁膜207、207a上と、エッジ領域120内のベース用半導体基板201の第1の面とに設けられている。ここで、Ti金属膜208は、電極パッド205と電気的に接続されている。また、エッジ領域120のTi金属膜208は、ベース用半導体基板201と電気的に接続されている。Cu金属膜209は、Ti金属膜208上に設けられている。Cu金属膜209は、Ti金属膜208と電気的に接続されている。よって、ベース用半導体基板201は、導電層210を介して、電極パッド205と電気的に接続されている。ここで、第2の領域110bのベース用半導体基板201の第1の面からCu金属膜209までの高さと、エッジ領域120のベース用半導体基板201の第1の面からCu金属膜209までの高さとは、ほぼ同じである。ここで、導電層210がTi金属膜208とCu金属膜209とにより構成されている理由は、Cu金属膜209を絶縁膜207上に設けた場合、Cu金属膜209が剥がれる可能性があるからである。そのため、Cu金属膜209に比べて剥がれにくいTi金属膜208を絶縁膜207上に設け、Ti金属膜208上にCu金属膜209を設けている。
【0018】
ポスト211は、素子形成領域110のCu金属膜209上に設けられている。ここで、ポスト211は、Cu金属膜209と電気的に接続されている。
【0019】
はんだボール212は、ポスト211の第1の面(例えば、上面)に設けられている。はんだボール212は、ポスト211と電気的に接続されている。
【0020】
封止部材213は、例えばエポキシ系樹脂により構成される封止樹脂により構成されている。封止部材213は、素子形成領域110及びエッジ領域120のCu金属膜209と、ポスト211の第3の面(例えば、側面)とを封止している。ここで、ポスト211の第1の面は、封止部材213から露出している。
【0021】
以上説明したように、エッジ領域120の半導体装置は、ベース用半導体基板201と、導電層210と、封止部材213とにより構成されている。そして、導電層210はベース用半導体基板201の第1の面に設けられ、封止部材213は導電層210上に設けられている。
【0022】
次に、本発明の第1の実施の形態の半導体装置が、ベース用半導体基板201の電位を固定する方法について説明する。
【0023】
本発明の第1の実施の形態の半導体装置は、はんだボール212を介して他の半導体装置と電気的に接続され、はんだボール212を介して電圧が供給される。そして、供給された電圧は、ポスト211、導電層210及び電極パッド205を介して、本発明の第1の実施の形態の半導体装置の内部回路に供給される。さらに、供給された電圧は、導電層210を介してベース用半導体基板201に供給される。よって、ベース用半導体基板201の電位は、固定される。ここで、ベース用半導体基板201の電位を固定するために、素子形成領域110の回路素子に供給される内部電圧を用いてもよい。この場合、内部電圧は、電極パッド205及び導電層210を介してベース用半導体基板201に供給される。
【0024】
本発明の第1の実施の形態の半導体装置によれば、以下の効果を奏する。
【0025】
(1)ベース用半導体基板201の電位を固定するための導電層210は、スクライブされる際に使用されるエッジ領域120に形成されている。そのため、本発明の第1の実施の形態の半導体装置は、エッジ領域120を狭く、素子形成領域110を広く構成することができる。よって、本発明の第1の実施の形態の半導体装置は、従来の半導体装置に比べ、素子形成領域110に多くの回路素子を設けることができる。
【0026】
(2)エッジ領域120の導電層210と絶縁膜207aとの間には、素子形成用半導体基板203が存在しない。そのため、本発明の第1の実施の形態の半導体装置は、エッジ領域120を狭く構成することができる。よって、本発明の第1の実施の形態の半導体装置は、従来の半導体装置に比べ、より小型化させた半導体装置を提供することができる。
【0027】
(3)はんだボール212を介して他の半導体装置と接続されたとき、はんだボール212を介して電圧が供給される。供給された電圧は、電極パッド205を介して本発明の第1の実施の形態の半導体装置の内部回路に供給されると共に、導電層210を介してベース用半導体基板201に供給される。よって、本発明の第1の実施の形態の半導体装置は、ベース用半導体基板201の基板電位を固定することができる。
【0028】
(4)エッジ領域120の半導体装置は、ベース用半導体基板201と、ベース用半導体基板201の第1の面に設けられた導電層210と、導電層210上に設けられた封止部材213とにより構成されている。そのため、エッジ領域120の導電層210の第3の面(例えば、側面)は、露出されている。よって、本発明の第1の実施の形態の半導体装置は、導電層210の露出した第3の面を介して他の半導体装置と接続した場合、他の半導体装置から電圧を供給されること及び他の半導体装置に電圧を供給することができる。
【0029】
次に、本発明の第1の実施の形態の半導体装置の製造方法について説明する。本発明の第1の実施の形態の半導体装置は、ウエハ状態で複数個同時に製造される。図3及び図4は、図1(a)のC−C´線についての断面図である。ここで、図3及び図4では、説明の都合上、2つの半導体装置300、350が示されているが、2つに限定されないことは言うまでもない。以下、特に、素子形成領域110の第2の領域110b及びエッジ領域120において、半導体装置300が製造される工程について説明する。
【0030】
初めに、図3(a)に示すように、ベース用半導体基板201の第1の面に埋め込み酸化膜202を介して素子形成用半導体基板203を設けた半導体基板204を有するウエハを準備する。ここで、半導体基板204は、素子形成領域110の第2の領域110bと、素子形成領域110を取り囲むエッジ領域120とを有する。第2の領域110b内の素子形成用半導体基板203上に、電極パッド205を設ける。そして、電極パッド205の第1の面の一部と、素子形成用半導体基板203上に、酸化膜206を設ける。
【0031】
次に、図3(b)に示すように、ダイシングブレードを用いて、エッジ領域120内の酸化膜206からベース用半導体基板201に向かって、酸化膜206と、素子形成用半導体基板203と、埋め込み酸化膜202とを削る。そして、ベース用半導体基板201を露出させる。ここで、ベース用半導体基板201は、少し削られてもよい。
【0032】
次に、図3(c)に示すように、CVD法を用いて、酸化膜206上と、電極パッド205の第1の面の一部とに絶縁膜207を設ける。また、同時に、CVD法を用いて、露出されたベース用半導体基板201の第1の面の一部と、露出された埋め込み酸化膜202の第3の面と、露出された素子形成用半導体基板203の第3の面と、露出された酸化膜206の第3の面とに絶縁膜207aを設ける。ここで、絶縁膜207aは、絶縁膜207の一部である。
【0033】
次に、図3(d)に示すように、スパッタ法を用いて、電極パッド205の第1の面と、絶縁膜207上と、露出されたベース用半導体基板201の第1の面と、絶縁膜207a上とにTi金属膜208を設ける。
【0034】
次に、図4(a)に示すように、スパッタ法を用いて、Ti金属膜208上に、Cu金属膜209を設ける。ここで、Cu金属膜209は、半導体基板204に形成された溝が埋まるように設ける。つまり、素子形成領域110及びエッジ領域120のCu金属膜209は、ほぼ水平となる。
【0035】
次に、図4(b)に示すように、フォトリソグラフィ法及びドライエッチ法を用いて、第2の領域110bのCu金属膜209上に、ポスト211を設ける。ここで、ポスト211は、Cu金属膜209と電気的に接続されるように設けられる。
【0036】
次に、図4(c)に示すように、Cu金属膜209及びポスト211を封止部材213で封止する。ここで、封止部材213が樹脂の場合、トランスファーモールド方法若しくはポッティング方法等を用いて、ポスト211全体が封止部材213で覆われるように封止する。なお、封止部材213が金属の場合、ポスト211全体を封止するのではなく、ポスト211の第1の面は露出させても良い。
【0037】
次に、図4(d)に示すように、露出しているポスト211の第1の面にスクリーン印刷、はんだメッキ若しくはスーパーソルダリング方法を用いて、はんだボール212を搭載する。そして、ウエハをスクライブライン120aに沿ってダイシングし、図2に示されるような半導体装置を得る。ここで、封止部材213が樹脂の場合、樹脂の上面を全面エッチング(グラインド)し、ポスト211の第1の面を露出させる。
【0038】
ここで、図3(b)及び図3(c)に示される工程において絶縁膜207aを設けるときに、第1の領域110aの素子形成用半導体基板203に絶縁膜207bを設ける。
【0039】
本発明の第1の実施の形態の半導体装置の製造方法によれば、以下の効果を奏する。
【0040】
(5)素子形成領域110の電極パッド205とポスト211とを電気的に接続させるための導電層210を形成する工程において、エッジ領域120にベース用半導体基板201の電位を固定するための導電層210を同時に設けることができる。加えて、第1の領域110aの素子形成用半導体基板203に絶縁膜207bを設ける工程において、エッジ領域120に絶縁膜207aを同時に設けることができる。よって、エッジ領域120に導電層210及び絶縁膜207aを設けるために新たな工程を設ける必要はない。そのため、本発明の第1の実施の形態の半導体装置の製造方法は、従来の半導体装置の製造方法に比べ、作業効率が良い。
【0041】
(6)ウエハ状態で製造される複数の半導体装置は、エッジ領域120を介してお互いに接続されている。そして、ベース用半導体基板201の電位を固定するため導電層210は、複数の半導体装置間のエッジ領域120に形成される。よって、1つの工程で隣接するすべての半導体装置の導電層210を同時に設けることができる。そのため、本発明の第1の実施の形態の半導体装置の製造方法は、従来の半導体装置の製造方法に比べ、作業効率が良い。
【0042】
(第2の実施の形態)
図5及び図6は、本発明の第2の実施の形態の半導体装置及びその製造方法に係わる図である。図5は本発明の第2の実施の形態の半導体装置の構造を示し、図6は本発明の第2の実施の形態の半導体装置の製造工程を示している。なお、各図は、本発明の第2の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0043】
初めに、本発明の第2の実施の形態の半導体装置の構造を説明する。図5に示すように、本発明の第2の実施の形態の半導体装置では、エッジ領域120の封止部材213の厚さは、第2の領域110bの封止部材213の厚さよりも厚く設けられている。よって、エッジ領域120の封止部材213と導電層210とが接触している面積は、広くなっている。また、エッジ領域120の半導体装置の側面において、封止部材213の露出している面積は、広くなっている。よって、エッジ領域120の導電層210の露出している面積は、狭くなっている。
【0044】
本発明の第2の実施の形態の半導体装置によれば、本発明の第1の実施の形態の半導体装置において得られる効果(1)〜(4)に加え、以下の効果を奏する。
【0045】
(7)エッジ領域120の封止部材213と導電層210との接触面積が広く、アンカー効果が強い。よって、本発明の第2の実施の形態の半導体装置は、エッジ領域120の導電層210とエッジ領域120の封止部材213とを剥離しにくくすることができる。
【0046】
(8)エッジ領域120の導電層210の露出面積は狭い。よって、本発明の第2の実施の形態の半導体装置は、外気に触れる導電層210の面積を狭くし、導電層210の腐食を防ぐことができる。
【0047】
次に、本発明の第2の実施の形態の半導体装置を製造する方法について説明する。本発明の第2の実施の形態の半導体装置を製造する方法においては、図4(a)のCu金属膜209を設ける工程を変え、図4(c)の工程の代わりに図6に示す工程を行う。図4(a)の工程において、Cu金属膜209を厚く設けない。つまり、エッジ領域120の半導体基板204の溝が埋まるように、Cu金属膜209を設けない。そして、図6に示すように、封止部材213が、半導体基板204の溝を埋めるように設ける。
【0048】
本発明の第2の実施の形態の半導体装置の製造方法によれば、本発明の第1の実施の形態の半導体装置の製造方法において得られる効果(5)及び(6)に加え、以下の効果を奏する。
【0049】
(9)半導体ウエハをスクライブライン120aに沿ってスクライブする際に、封止部材213を多く削り、導電層210を少しだけ削る。よって、本発明の第2の実施の形態の半導体装置の製造方法は、導電層210を傷つけずにスクライブすることができる。
【0050】
(第3の実施の形態)
図7は、本発明の第3の実施の形態の半導体装置に係わる図である。図7は本発明の第3の実施の形態の半導体装置の構造を示している。なお、図7は、本発明の第3の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0051】
図7に示すように、本発明の第3の実施の形態の半導体装置では、エッジ領域120の封止部材213は、ベース用半導体基板201の第1の面にもまた設けられている。よって、エッジ領域120の封止部材213と導電層210とが接触している面積は、広くなっている。つまり、本発明の第3の実施の形態の半導体装置のエッジ部分は、封止部材213とベース用半導体基板201とが露出され、導電層210は露出されていない。
【0052】
本発明の第3の実施の形態の半導体装置によれば、本発明の第1の実施の形態の半導体装置において得られる効果(1)〜(4)に加え、以下の効果を奏する。
【0053】
(10)エッジ領域120の封止部材213は、エッジ領域120の導電層210との接触面積が広く、エッジ領域120のベース用半導体基板201の第1の面に設けられているため、アンカー効果が強い。よって、本発明の第3の実施の形態の半導体装置は、エッジ領域120の封止部材213を剥離しにくくすることができる。
【0054】
(11)エッジ領域120の導電層210は、外気に触れていないので、水分と接触する機会が少ない。よって、本発明の第3の実施の形態の半導体装置は、導電層210の腐食を防ぐことができる。
【0055】
(第4の実施の形態)
図8は、本発明の第4の実施の形態の半導体装置に係わる図である。図8は本発明の第4の実施の形態の半導体装置の構造を示している。なお、図8は、本発明の第4の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0056】
図8に示すように、本発明の第4の実施の形態の半導体装置は、第2の再配線801(以下、第2の導電層801という)と、例えばCu(銅)により構成される第2の導電性柱状部材805(以下、第2のポスト805という)と、例えばはんだにより構成される第2の球状電極806(以下、第2のはんだボール806という)とを有している。
【0057】
第2の導電層801は、例えばTi(チタン)からなる金属膜802(以下、第2のTi金属膜802という)と、例えばCu(銅)からなる金属膜803(以下、第2のCu金属膜803という)とにより構成されている。第2のTi金属膜802は、第2の領域110bの絶縁膜207上と、エッジ領域120のベース用半導体基板201の第1の面と、エッジ領域120の絶縁膜207a上とに設けられている。ここで、エッジ領域120の第2のTi金属膜802は、ベース用半導体基板201と電気的に接続されている。第2のCu金属膜803は、第2のTi金属膜802上に設けられている。第2のCu金属膜803は、第2のTi金属膜802と電気的に接続されている。なお、導電層210(第1の導電層ともいう)と第2の導電層801とは、電気的に接続されないように設けられている。ここで、第2の領域110bのベース用半導体基板201の第1の面からCu金属膜209までの高さと、エッジ領域120のベース用半導体基板201の第1の面から第2のCu金属膜803までの高さとは、ほぼ同じである。ここで、第2の導電層801が第2のTi金属膜802と第2のCu金属膜803とにより構成されている理由は、第2のCu金属膜803を絶縁膜207上に設けた場合、第2のCu金属膜803が剥がれる可能性があるからである。そのため、第2のCu金属膜803に比べて剥がれにくい第2のTi金属膜802を絶縁膜207上に設け、第2のTi金属膜802上に第2のCu金属膜803を設けている。
【0058】
第2のポスト805は、第2の領域110bの第2のCu金属膜803上に設けられている。ここで、第2のポスト805は、第2のCu金属膜803と電気的に接続されている。
【0059】
第2のはんだボール806は、第2のポスト805の第1の面に設けられている。第2のはんだボール806は、第2のポスト805と電気的に接続されている。
【0060】
封止部材213は、電極パッド205と電気的に接続されている導電層210と、第2の導電層801とを電気的に接続しないように設けられている。
【0061】
ここで、導電層210上に設けられているポスト211を第1の導電性柱状部材とし、ポスト211の第1の面に設けられているはんだボール212を第2の球状電極とする。
【0062】
次に、本発明の第4の実施の形態の半導体装置が、ベース用半導体基板201の電位を固定する方法について説明する。
【0063】
本発明の第4の実施の形態の半導体装置は、第2のはんだボール806を介して他の半導体装置と電気的に接続され、第2のはんだボール806を介して電圧が供給される。そして、供給された電圧は、第2のポスト805、第2の導電層801を介してベース用半導体基板201に供給される。よって、ベース用半導体基板201の電位は、固定される。ここで、はんだボール212を介して供給された電圧は、ベース用半導体基板201に供給されず、導電層210及び電極パッド205を介して回路素子に供給される。
【0064】
本発明の第4の実施の形態の半導体装置によれば、本発明の第1の実施の形態の半導体装置において得られる効果(1)〜(2)及び(4)に加え、以下の効果を奏する。
【0065】
(12)ベース用半導体基板210の電位を固定するための第2の導電層801と、素子形成用半導体基板203に設けられている回路素子と電気的に接続されている導電層210とは、電気的に接続されていない。そのため、ベース用半導体基板210は、素子形成用半導体基板203上に設けられる回路素子に関係なく、第2のはんだボール806を介して電位を得ることができる。よって、本発明の第4の実施の形態の半導体装置は、素子形成用半導体基板203上に設けられるトランジスタ等の回路素子に影響を与えることを防ぐことができる。
【0066】
なお、図8(b)に示すように、素子形成領域110の第1の領域110aの素子形成用半導体基板203と、第2の領域110bの素子形成用半導体基板203との境界部分に、絶縁膜207bを設けてもよい。それにより、エッジ領域120の絶縁膜207aを削除することができる。よって、図8(b)のエッジ領域120は、図8(a)のエッジ領域120に比べ、かなり狭く構成することができる。
【0067】
(第5の実施の形態)
図9は、本発明の第5の実施の形態の半導体装置に係わる図である。図9は本発明の第5の実施の形態の半導体装置の構造を示している。なお、図9は、本発明の第5の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0068】
図9に示すように、本発明の第5の実施の形態の半導体装置では、エッジ領域120の封止部材213の厚さは、第2の領域110bの封止部材213の厚さよりも厚く設けられている。よって、エッジ領域120の封止部材213と第2の導電層801とが接触している面積は、広くなっている。また、エッジ領域120の半導体装置の側面において、封止部材213の露出している面積は、広くなっている。よって、エッジ領域120の第2の導電層801の露出している面積は、狭くなっている。
【0069】
本発明の第5の実施の形態の半導体装置によれば、本発明の第1、第2及び第4の実施の形態の半導体装置において得られる効果(1)〜(2)、(4)、(7)〜(8)及び(12)の効果を奏する。
【0070】
なお、図9(b)に示すように、素子形成領域110の第1の領域110aの素子形成用半導体基板203と、第2の領域110bの素子形成用半導体基板203との境界部分に、絶縁膜207bを設けてもよい。それにより、エッジ領域120の絶縁膜207aを削除することができる。よって、図9(b)のエッジ領域120は、図9(a)のエッジ領域120に比べ、かなり狭く構成することができる。
【0071】
(第6の実施の形態)
図10は、本発明の第6の実施の形態の半導体装置に係わる図である。図10は本発明の第6の実施の形態の半導体装置の構造を示している。なお、図10は、本発明の第6の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0072】
図10に示すように、本発明の第6の実施の形態の半導体装置では、エッジ領域120の封止部材213は、第2の導電層801の表面と、ベース用半導体基板201の第1の面とに設けられている。よって、エッジ領域120の封止部材213と第2の導電層801とが接触している面積は、広くなっている。つまり、本発明の第6の実施の形態の半導体装置のエッジ部分は、封止部材213とベース用半導体基板201とが露出され、第2の導電層801は露出されていない。
【0073】
本発明の第6の実施の形態の半導体装置によれば、本発明の第1、第3及び第4の実施の形態の半導体装置において得られる効果(1)〜(2)、(4)、(10)〜(11)及び(12)の効果を奏する。
【0074】
なお、図10(b)に示すように、素子形成領域110の第1の領域110aの素子形成用半導体基板203と、第2の領域110bの素子形成用半導体基板203との境界部分に、絶縁膜207bを設けてもよい。それにより、エッジ領域120の絶縁膜207aを削除することができる。よって、図10(b)のエッジ領域120は、図10(a)のエッジ領域120に比べ、かなり狭く構成することができる。
【0075】
(第7の実施の形態)
図11及び図12は、本発明の第7の実施の形態の半導体装置及びその製造方法に係わる図である。図11は本発明の第7の実施の形態の半導体装置の構造を示し、図12は本発明の第7の実施の形態の半導体装置の製造工程を示している。なお、各図は、本発明の第7の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0076】
初めに、本発明の第7の実施の形態の半導体装置の構造を説明する。図11に示すように、本発明の第7の実施の形態の半導体装置は、第3の再配線1100(以下、第3の導電層1100という)を有している。第3の導電層1100は、例えばTi(チタン)からなる金属膜1101(以下、第3のTi金属膜1101という)と、例えばCu(銅)からなる金属膜1102(以下、第3のCu金属膜1102という)とにより構成されている。
【0077】
第3のTi金属膜1101は、ベース用半導体基板201の第2の面(例えば、底面)と、絶縁膜207aの第2の面(例えば、底面)と、Ti金属膜208の第2の面(例えば、底面)とに設けられている。ここで、エッジ領域120の第3のTi金属膜1101は、導電層210と電気的に接続されている。第3のCu金属膜1102は、第3のTi金属膜1101の第2の面(例えば、底面)に設けられている。第3のCu金属膜1102は、第3のTi金属膜1101と電気的に接続されている。
【0078】
本発明の第7の実施の形態の半導体装置によれば、本発明の第1の実施の形態の半導体装置において得られる効果(1)〜(4)に加え、以下の効果を奏する。
【0079】
(13)第3の導電層1100は、ベース用半導体基板201の第2の面と、絶縁膜207aの第2の面と、Ti金属膜208の第2の面とに設けられている。よって、本発明の第7の実施の形態の半導体装置は、はんだボール212を介して供給された電圧を、第3の導電層1100を介してベース用半導体基板201全体に供給することができる。また、本発明の第7の実施の形態の半導体装置は、はんだボール212を介して電圧が供給されない場合でも、第3の導電層1100を用いてベース用半導体基板201に電圧を供給することができる。
【0080】
次に、本発明の第7の実施の形態の半導体装置を製造する方法について、図12を用いて説明する。ここで、図12の工程は、図4(d)の工程の後に行うことを開示している。しかし、本発明の第7の実施の形態の半導体装置を製造する方法は、図4(c)の工程と図4(d)の工程の間に、図12に示す工程を行なうことも可能である。
【0081】
初めに、図12(a)に示すように、ダイシングブレードを用いて、エッジ領域120の絶縁膜207aと、エッジ領域120のTi金属膜208が露出するまで、ベース用半導体基板201の第2の面全体を削る。
【0082】
次に、図12(b)に示すように、スパッタ法を用いて、削られたベース用半導体基板201の第2の面と、露出された絶縁膜207a及びTi金属膜208とに第3のTi金属膜1101を設ける。
【0083】
次に、図12(c)に示すように、スパッタ法を用いて、第3のTi金属膜1101の裏面に、第3のCu金属膜1102を設ける。
【0084】
本発明の第7の実施の形態の半導体装置の製造方法によれば、本発明の第1の実施の形態の半導体装置の製造方法において得られる効果(5)及び(6)を奏する。
【0085】
(第8の実施の形態)
図13は、本発明の第8の実施の形態の半導体装置に係わる図である。図13は、本発明の第8の実施の形態の半導体装置の構造を示している。なお、図13は、本発明の第8の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0086】
図13に示すように、本発明の第8の実施の形態の半導体装置は、本発明の第2の実施の形態の半導体装置のベース用半導体基板201の第2の面に、第3の導電層1100を設けている。
【0087】
本発明の第8の実施の形態の半導体装置によれば、本発明の第1、第2及び第7の実施の形態の半導体装置において得られる効果(1)〜(4)、(7)〜(8)及び(13)を奏する。
【0088】
(第9の実施の形態)
図14は、本発明の第9の実施の形態の半導体装置に係わる図である。図14は、本発明の第9の実施の形態の半導体装置の構造を示している。なお、図14は、本発明の第9の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0089】
図14に示すように、本発明の第9の実施の形態の半導体装置は、本発明の第3の実施の形態の半導体装置のベース用半導体基板201の第2の面に、第3の導電層1100を設けている。
【0090】
本発明の第9の実施の形態の半導体装置によれば、本発明の第1、第3及び第7の実施の形態の半導体装置において得られる効果(1)〜(4)、(10)〜(11)及び(13)を奏する。
【0091】
(第10の実施の形態)
図15は、本発明の第10の実施の形態の半導体装置に係わる図である。図15は、本発明の第10の実施の形態の半導体装置の構造を示している。なお、図15は、本発明の第10の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0092】
図15に示すように、本発明の第10の実施の形態の半導体装置は、本発明第4の実施の形態の半導体装置のベース用半導体基板201の第2の面に、第3の導電層1100を設けている。
【0093】
本発明の第10の実施の形態の半導体装置によれば、本発明の第1、第4及び第7の実施の形態の半導体装置において得られる効果(1)〜(2)、(4)及び(12)〜(13)を奏する。
【0094】
(第11の実施の形態)
図16は、本発明の第11の実施の形態の半導体装置に係わる図である。図16は、本発明の第11の実施の形態の半導体装置の構造を示している。なお、図16は、本発明の第11の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0095】
図16に示すように、本発明の第11の実施の形態の半導体装置は、本発明第5の実施の形態の半導体装置のベース用半導体基板201の第2の面に、第3の導電層1100を設けている。
【0096】
本発明の第11の実施の形態の半導体装置によれば、本発明の第1、第2、第4及び第7の実施の形態の半導体装置において得られる効果(1)〜(2)、(4)、(7)〜(8)及び(12)〜(13)を奏する。
【0097】
(第12の実施の形態)
図17は、本発明の第12の実施の形態の半導体装置に係わる図である。図17は、本発明の第12の実施の形態の半導体装置の構造を示している。なお、図17は、本発明の第12の実施の形態の半導体装置のエッジ領域120及び素子形成領域110の第2の領域110bの部分断面図である。
【0098】
図17に示すように、本発明の第12の実施の形態の半導体装置は、本発明第6の実施の形態の半導体装置のベース用半導体基板201の第2の面に、第3の導電層1100を設けている。
【0099】
本発明の第12の実施の形態の半導体装置によれば、本発明の第1、第3、第4及び第7の実施の形態の半導体装置において得られる効果(1)〜(2)、(4)及び(10)〜(13)を奏する。
【0100】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0101】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0102】
本発明は、半導体装置の裏面電位を固定するための導電層が設けられるエッジ領域を狭く構成することができる。よって、本発明は、従来の半導体装置に比べ、より小型化させた半導体装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の各実施の形態の半導体装置とウエハとの関係を示す平面図、及びA−A´線についての部分断面図である。
【図2】本発明の第1の実施の形態の半導体装置の構造を示す部分断面図である。
【図3】本発明の第1の実施の形態の半導体装置の製造工程を説明する部分断面図である。
【図4】本発明の第1の実施の形態の半導体装置の製造工程を説明する部分断面図である。
【図5】本発明の第2の実施の形態の半導体装置の構造を示す部分断面図である。
【図6】本発明の第2の実施の形態の半導体装置の製造工程を説明する部分断面図である。
【図7】本発明の第3の実施の形態の半導体装置の構造を示す部分断面図である。
【図8】本発明の第4の実施の形態の半導体装置の構造を示す部分断面図である。
【図9】本発明の第5の実施の形態の半導体装置の構造を示す部分断面図である。
【図10】本発明の第6の実施の形態の半導体装置の構造を示す部分断面図である。
【図11】本発明の第7の実施の形態の半導体装置の構造を示す部分断面図である。
【図12】本発明の第7の実施の形態の半導体装置の製造工程を説明する部分断面図である。
【図13】本発明の第8の実施の形態の半導体装置の構造を示す部分断面図である。
【図14】本発明の第9の実施の形態の半導体装置の構造を示す部分断面図である。
【図15】本発明の第10の実施の形態の半導体装置の構造を示す部分断面図である。
【図16】本発明の第11の実施の形態の半導体装置の構造を示す部分断面図である。
【図17】本発明の第12の実施の形態の半導体装置の構造を示す部分断面図である。
【図18】従来の半導体装置の構造を示す断面図である。
【符号の説明】
201 ベース用半導体基板
202 埋め込み酸化膜
203 素子形成用半導体基板
207 絶縁膜
210 導電層
211 ポスト
212 はんだボール
801 第2の導電層
805 第2のポスト
806 第2のはんだボール
1100 第3の導電層
Claims (10)
- 素子形成領域と該素子形成領域を囲むエッジ領域とを有するベース用半導体基板と、
前記素子形成領域の前記ベース用半導体基板の上面に設けられる埋め込み酸化膜と、
前記埋め込み酸化膜の上面に設けられる素子形成用半導体基板と、
前記素子形成用半導体基板上に設けられる電極パッドと、
前記電極パッドの一部と、前記素子形成用半導体基板上に設けられる酸化膜と、
前記電極パッドの一部と前記酸化膜上と、前記素子形成用半導体基板の側面と、前記埋め込み酸化膜の側面と、前記エッジ領域の前記ベース用半導体基板の上面の一部とに設けられる絶縁膜と、
前記絶縁膜上に設けられるとともに、前記素子形成領域と前記エッジ領域とに亘って設けられ、前記電極パッドと前記エッジ領域の前記ベース用半導体基板とを直接接続する導電層と、
前記素子形成領域上に設けられ、前記導電層と直接接続されるように設けられる導電性柱状部材と、
前記導電性柱状部材の側面と、前記導電層とを封止する封止部材とを有する半導体装置であって、
前記半導体装置は、ダイシングによって前記エッジ領域に設けられる側面を有することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記導電性柱状部材の上面には、さらに球状電極が設けられることを特徴とする半導体装置。 - 請求項1又は請求項2に記載の半導体装置において、
前記半導体装置の側面は、前記ベース用半導体基板と前記導電層と前記封止部材とにより構成されることを特徴とする半導体装置。 - 請求項1又は請求項2に記載の半導体装置において、
前記半導体装置の側面は、前記ベース用半導体基板と前記封止部材とにより構成されることを特徴とする半導体装置。 - 素子形成領域と該素子形成領域を囲むエッジ領域とを有する第1の導電層と、
前記素子形成領域の前記第1の導電層上に形成されるベース用半導体基板と、
前記ベース用半導体基板の上面に設けられる埋め込み酸化膜と、
前記埋め込み酸化膜の上面に設けられる素子形成用半導体基板と、
前記素子形成用半導体基板上に設けられる電極パッドと、
前記電極パッドの一部と、前記素子形成用半導体基板上に設けられる酸化膜と、
前記電極パッドの一部と前記酸化膜上と、前記素子形成用半導体基板の側面と、前記埋め込み酸化膜の側面と、前記エッジ領域の前記第1の導電層の上面の一部とに設けられる絶縁膜と、
前記絶縁膜上に設けられるとともに、前記素子形成領域と前記エッジ領域とに亘って設けられ、前記電極パッドと前記エッジ領域の前記第1の導電層とを直接接続する第2の導電層と、
前記素子形成領域上に設けられ、前記第2の導電層と直接接続されるように設けられる導電性柱状部材と、
前記導電性柱状部材の側面と、前記第2の導電層とを封止する封止部材とを有する半導体装置であって、
前記半導体装置は、ダイシングによって前記エッジ領域に設けられる側面を有することを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
前記半導体装置の側面は、前記封止部材と前記第1の導電層と前記第2の導電層とにより構成されることを特徴とする半導体装置。 - 請求項5記載の半導体装置において、
前記半導体装置の側面は、前記第1の導電層と前記封止部材とにより構成されることを特徴とする半導体装置。 - 素子形成領域と該素子形成領域を囲むエッジ領域とを有するベース用半導体基板の第1の面に、埋め込み酸化膜を介して素子形成用半導体基板を設けた半導体基板を有する半導体ウェハを準備する工程と、
前記素子形成領域の前記素子形成用半導体基板上に電極パッドを設ける工程と、
前記電極パッドの一部と前記素子形成用半導体基板上に、酸化膜を設ける工程と、
前記エッジ領域の前記酸化膜と前記素子形成用半導体基板と前記埋め込み酸化膜を削り、前記ベース用半導体基板を露出させる工程と、
前記電極パッドの一部と、前記酸化膜上と、前記素子形成用半導体基板の側面と、前記埋め込み酸化膜の側面と、前記エッジ領域の前記ベース用半導体基板の上面の一部とに絶縁膜を設ける工程と、
前記絶縁膜上に、かつ前記電極パッドと前記エッジ領域の前記ベース用半導体基板とを直接接続するように前記素子形成領域と前記エッジ領域とに亘って、導電層を設ける工程と、
前記導電層と直接接続されるように、前記素子形成領域上に導電性柱状部材を設ける工程と、
前記導電性柱状部材の側面及び前記導電層を封止する工程と、
前記エッジ領域に沿って前記半導体ウェハをダイシングすることにより側面を設ける工程とを有することを特徴とする半導体装置の製造方法。 - 請求項8記載の半導体装置の製造方法において、
前記導電性柱状部材の上面に球状電極を設ける工程をさらに含むことを特徴とする半導体装置の製造方法。 - 素子形成領域と該素子形成領域を囲むエッジ領域とを有するベース用半導体基板の第1の面に、埋め込み酸化膜を介して素子形成用半導体基板を設けた半導体基板を有する半導体ウェハを準備する工程と、
前記素子形成領域の前記素子形成用半導体基板上に電極パッドを設ける工程と、
前記電極パッドの一部と前記素子形成用半導体基板上に、酸化膜を設ける工程と、
前記エッジ領域の前記酸化膜と前記素子形成用半導体基板と前記埋め込み酸化膜を削り、前記ベース用半導体基板を露出させる工程と、
電極パッドの一部と、前記酸化膜上と、前記素子形成用半導体基板の側面と、前記埋め込み酸化膜の側面と、前記エッジ領域の前記ベース用半導体基板の上面の一部とに絶縁膜を設ける工程と、
前記絶縁膜上に、かつ前記電極パッドと前記エッジ領域の前記ベース用半導体基板とを直接接続するように前記素子形成領域と前記エッジ領域とに亘って、第2の導電層を設ける工程と、
前記第2の導電層と直接接続されるように、前記素子形成領域上に導電性柱状部材を設ける工程と、
前記導電性柱状部材の側面及び前記第2の導電層を封止する工程と、
前記第2の導電層及び前記絶縁膜が露出するまで前記ベース用半導体基板の下面を研削する工程と、
前記ベース用半導体基板の下面と露出された前記第2の導電層及び前記絶縁膜とに、前記第2の導電層と電気的に接続される第1の導電層を設ける工程と、
前記エッジ領域に沿って前記半導体ウェハをダイシングすることにより側面を設ける工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000304720A JP4183375B2 (ja) | 2000-10-04 | 2000-10-04 | 半導体装置及びその製造方法 |
US09/888,588 US6590257B2 (en) | 2000-10-04 | 2001-06-26 | Semiconductor device and method for manufacturing the same, semiconductor wafer and semiconductor device manufactured thereby |
US10/419,808 US6750125B2 (en) | 2000-10-04 | 2003-04-22 | Semiconductor device and method for manufacturing the same, semiconductor wafer and semiconductor device manufactured thereby |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000304720A JP4183375B2 (ja) | 2000-10-04 | 2000-10-04 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008193692A Division JP2008283216A (ja) | 2008-07-28 | 2008-07-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002110951A JP2002110951A (ja) | 2002-04-12 |
JP4183375B2 true JP4183375B2 (ja) | 2008-11-19 |
Family
ID=18785719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000304720A Expired - Fee Related JP4183375B2 (ja) | 2000-10-04 | 2000-10-04 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6590257B2 (ja) |
JP (1) | JP4183375B2 (ja) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3423245B2 (ja) * | 1999-04-09 | 2003-07-07 | 沖電気工業株式会社 | 半導体装置及びその実装方法 |
JP4183375B2 (ja) * | 2000-10-04 | 2008-11-19 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
DE10149689A1 (de) * | 2001-10-09 | 2003-04-10 | Philips Corp Intellectual Pty | Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben |
JP3813079B2 (ja) * | 2001-10-11 | 2006-08-23 | 沖電気工業株式会社 | チップサイズパッケージ |
US6803295B2 (en) * | 2001-12-28 | 2004-10-12 | Texas Instruments Incorporated | Versatile system for limiting mobile charge ingress in SOI semiconductor structures |
TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
US7579681B2 (en) * | 2002-06-11 | 2009-08-25 | Micron Technology, Inc. | Super high density module with integrated wafer level packages |
SG144746A1 (en) * | 2002-05-21 | 2008-08-28 | Micron Technology Inc | Super high density module with integrated wafer level packages |
SG111069A1 (en) * | 2002-06-18 | 2005-05-30 | Micron Technology Inc | Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods |
TWI229435B (en) * | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
SG107595A1 (en) | 2002-06-18 | 2004-12-29 | Micron Technology Inc | Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods |
DE10238581B4 (de) * | 2002-08-22 | 2008-11-27 | Qimonda Ag | Halbleiterbauelement |
TWI227050B (en) * | 2002-10-11 | 2005-01-21 | Sanyo Electric Co | Semiconductor device and method for manufacturing the same |
TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
JP3888302B2 (ja) * | 2002-12-24 | 2007-02-28 | カシオ計算機株式会社 | 半導体装置 |
TWI239581B (en) * | 2003-01-16 | 2005-09-11 | Casio Computer Co Ltd | Semiconductor device and method of manufacturing the same |
JP2004221417A (ja) * | 2003-01-16 | 2004-08-05 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2004319853A (ja) | 2003-04-17 | 2004-11-11 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
EP1482553A3 (en) * | 2003-05-26 | 2007-03-28 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP4130158B2 (ja) * | 2003-06-09 | 2008-08-06 | 三洋電機株式会社 | 半導体装置の製造方法、半導体装置 |
CN100468719C (zh) * | 2003-06-03 | 2009-03-11 | 卡西欧计算机株式会社 | 可叠置的半导体器件及其制造方法 |
JP4401181B2 (ja) | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
JP4360873B2 (ja) * | 2003-09-18 | 2009-11-11 | ミナミ株式会社 | ウエハレベルcspの製造方法 |
JP3904541B2 (ja) * | 2003-09-26 | 2007-04-11 | 沖電気工業株式会社 | 半導体装置内蔵基板の製造方法 |
SG120123A1 (en) | 2003-09-30 | 2006-03-28 | Micron Technology Inc | Castellated chip-scale packages and methods for fabricating the same |
DE10351028B4 (de) * | 2003-10-31 | 2005-09-08 | Infineon Technologies Ag | Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren |
TWI278048B (en) * | 2003-11-10 | 2007-04-01 | Casio Computer Co Ltd | Semiconductor device and its manufacturing method |
JP3795040B2 (ja) | 2003-12-03 | 2006-07-12 | 沖電気工業株式会社 | 半導体装置の製造方法 |
JP4065855B2 (ja) * | 2004-01-21 | 2008-03-26 | 株式会社日立製作所 | 生体および化学試料検査装置 |
JP3945483B2 (ja) | 2004-01-27 | 2007-07-18 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP4307284B2 (ja) * | 2004-02-17 | 2009-08-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP2005235860A (ja) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP3925809B2 (ja) * | 2004-03-31 | 2007-06-06 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
JP4609985B2 (ja) * | 2004-06-30 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 半導体チップおよびその製造方法ならびに半導体装置 |
JP5154000B2 (ja) * | 2005-05-13 | 2013-02-27 | ラピスセミコンダクタ株式会社 | 半導体装置 |
JP4837939B2 (ja) * | 2005-05-13 | 2011-12-14 | ラピスセミコンダクタ株式会社 | 半導体装置、及び半導体装置の製造方法 |
US8063495B2 (en) | 2005-10-03 | 2011-11-22 | Rohm Co., Ltd. | Semiconductor device |
JP2007165402A (ja) * | 2005-12-09 | 2007-06-28 | Rohm Co Ltd | 半導体装置 |
JP5082036B2 (ja) * | 2005-10-31 | 2012-11-28 | 株式会社リキッド・デザイン・システムズ | 半導体装置の製造方法および半導体装置 |
JP4722690B2 (ja) * | 2005-12-12 | 2011-07-13 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
US7473979B2 (en) * | 2006-05-30 | 2009-01-06 | International Business Machines Corporation | Semiconductor integrated circuit devices having high-Q wafer back-side capacitors |
DE102006033319B4 (de) * | 2006-07-17 | 2010-09-30 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip |
TWI364793B (en) * | 2007-05-08 | 2012-05-21 | Mutual Pak Technology Co Ltd | Package structure for integrated circuit device and method of the same |
US7838424B2 (en) * | 2007-07-03 | 2010-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching |
JP4987683B2 (ja) * | 2007-12-19 | 2012-07-25 | 株式会社テラミクロス | 半導体装置およびその製造方法 |
US8710665B2 (en) | 2008-10-06 | 2014-04-29 | Infineon Technologies Ag | Electronic component, a semiconductor wafer and a method for producing an electronic component |
JP5318634B2 (ja) * | 2009-03-30 | 2013-10-16 | ラピスセミコンダクタ株式会社 | チップサイズパッケージ状の半導体チップ及び製造方法 |
US8952497B2 (en) | 2012-09-14 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Scribe lines in wafers |
JP7069082B2 (ja) * | 2019-05-08 | 2022-05-17 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5343064A (en) * | 1988-03-18 | 1994-08-30 | Spangler Leland J | Fully integrated single-crystal silicon-on-insulator process, sensors and circuits |
JPH11354631A (ja) | 1998-06-11 | 1999-12-24 | Nec Kansai Ltd | 半導体装置 |
US6236103B1 (en) * | 1999-03-31 | 2001-05-22 | International Business Machines Corp. | Integrated high-performance decoupling capacitor and heat sink |
JP4183375B2 (ja) * | 2000-10-04 | 2008-11-19 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
-
2000
- 2000-10-04 JP JP2000304720A patent/JP4183375B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-26 US US09/888,588 patent/US6590257B2/en not_active Expired - Lifetime
-
2003
- 2003-04-22 US US10/419,808 patent/US6750125B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6750125B2 (en) | 2004-06-15 |
US6590257B2 (en) | 2003-07-08 |
US20030205730A1 (en) | 2003-11-06 |
JP2002110951A (ja) | 2002-04-12 |
US20020038890A1 (en) | 2002-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4183375B2 (ja) | 半導体装置及びその製造方法 | |
US8105856B2 (en) | Method of manufacturing semiconductor device with wiring on side surface thereof | |
US6867489B1 (en) | Semiconductor die package processable at the wafer level | |
US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
US5910687A (en) | Wafer fabrication of die-bottom contacts for electronic devices | |
US8642385B2 (en) | Wafer level package structure and the fabrication method thereof | |
TWI479620B (zh) | 晶片級表面封裝的半導體裝置封裝及其製備過程 | |
US5904496A (en) | Wafer fabrication of inside-wrapped contacts for electronic devices | |
KR20210003923A (ko) | 멀티-티어 3d 집적용 다이 적층 | |
US6379999B1 (en) | Semiconductor device and method of manufacturing the same | |
JP3128878B2 (ja) | 半導体装置 | |
US20080093708A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2005051150A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006278646A (ja) | 半導体装置の製造方法 | |
JP2006278610A (ja) | 半導体装置及びその製造方法 | |
JP3189799B2 (ja) | 半導体装置の製造方法 | |
US20240047498A1 (en) | Electrical interconnection of image sensor package | |
JPH11261010A (ja) | 半導体装置及びその製造方法 | |
JP2008283216A (ja) | 半導体装置及びその製造方法 | |
TWI473178B (zh) | 一種晶圓級的封裝結構及其製備方法 | |
JP2005191485A (ja) | 半導体装置 | |
JP4639155B2 (ja) | 半導体装置およびその製造方法 | |
JP4946693B2 (ja) | 半導体装置 | |
JP4862991B2 (ja) | 半導体装置の製造方法 | |
JP2009152257A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050922 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060424 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060519 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080902 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |