JP2002110951A - 半導体装置及びその製造方法、半導体ウエハ及びそれにより製造される半導体装置 - Google Patents

半導体装置及びその製造方法、半導体ウエハ及びそれにより製造される半導体装置

Info

Publication number
JP2002110951A
JP2002110951A JP2000304720A JP2000304720A JP2002110951A JP 2002110951 A JP2002110951 A JP 2002110951A JP 2000304720 A JP2000304720 A JP 2000304720A JP 2000304720 A JP2000304720 A JP 2000304720A JP 2002110951 A JP2002110951 A JP 2002110951A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor device
conductive layer
region
edge region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000304720A
Other languages
English (en)
Other versions
JP4183375B2 (ja
Inventor
Nobuhito Oouchi
伸仁 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000304720A priority Critical patent/JP4183375B2/ja
Priority to US09/888,588 priority patent/US6590257B2/en
Publication of JP2002110951A publication Critical patent/JP2002110951A/ja
Priority to US10/419,808 priority patent/US6750125B2/en
Application granted granted Critical
Publication of JP4183375B2 publication Critical patent/JP4183375B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

(57)【要約】 （修正有） 【課題】半導体装置の裏面電位を固定するための導電層
が設けられるエッジ領域を狭くする。 【解決手段】素子形成領域１１０を囲むエッジ領域１２
０を有するベース用半導体基板２０１と、素子形成領域
１１０のベース用半導体基板２０１上に設けられる埋め
込み酸化膜２０２と、埋め込み酸化膜２０２上に設けら
れる素子形成用半導体基板２０３と、素子形成用半導体
基板２０３及び埋め込み酸化膜２０２の第３の面とエッ
ジ領域１２０のベース用半導体基板２０１の一部上とに
設けられる絶縁膜２０７と、電極パッド２０５上と絶縁
膜２０７上とエッジ領域１２０のベース用半導体基板２
０１上とに設けられる導電層２１０と、素子形成領域１
１０の導電層２１０上に設けられるポスト２１１と、ポ
スト２１１の第１の面に設けられる球状電極２１２と、
ポスト２１１の第３の面と導電層２１０を封止する封止
部材２１３と、を有するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ
ｓｕｌａｔｏｒ）基板を有し、半導体装置の裏面電位を
とることのできる半導体装置と、その製造方法、及びそ
の半導体装置により構成される半導体ウエハに関する。
【０００２】
【従来技術】従来のＳＯＩ基板を有する半導体装置は、
特開平１１−３５４６３１号公報に記載されている。こ
の従来の半導体装置について、図面を用いて説明する。
【０００３】図１８は、従来の半導体装置の構成を示す
断面図である。従来の半導体装置は、半導体支持基板１
８０１上にシリコン酸化膜１８０２を介して、半導体層
１８０３が設けられる半導体基板１８０４を有する。半
導体基板１８０４は、トランジスタなどの回路を形成す
るための素子形成領域１８００と、半導体支持基板１８
０１の電位を固定するための基板電位取出し領域１８２
０とを有する。ここで、素子形成領域１８００と基板電
位取出し領域１８２０との間には、絶縁分離層１８０５
が形成されている。そして、素子形成領域１８００は、
この絶縁分離層１８０５に隣接し、絶縁分離層１８０５
に取り囲まれている。従来の半導体装置は、基板電位取
出し領域１８２０内に、半導体層１８０３からシリコン
酸化膜１８０２を貫通し半導体支持基板１８０１に達す
る導電層１８０６を設けている。それにより、従来の半
導体装置は、半導体層１８０３側から、電極１８０７及
び導電層１８０６を介して半導体支持基板１８０１に電
位が供給されている。よって、半導体支持基板１８０１
の電位は、固定されている。
【０００４】
【発明が解決しようとする課題】しかしながら、図１８
に示されるように、従来の半導体装置において、導電層
１８０６と絶縁分離層１８０５との間には半導体層１８
０３が存在し、導電層１８０６と半導体装置のエッジ部
分との間にも半導体層１８０３が存在している。つま
り、従来の半導体装置において、基板電位取出し領域内
に形成される導電層は、半導体層によって囲まれてい
る。そのため、基板電位取出し領域は、その半導体層の
幅だけ、広くなるという問題点がある。この問題点は、
近年考えられているウエハレベルＣＳＰ（Ｗａｆｅｒ
Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼
ばれる半導体装置においては、回避しなければならな
い。なぜなら、ウエハレベルＣＳＰと呼ばれる半導体装
置は、チップサイズとほとんど同じ幅のパッケージであ
り、素子形成領域以外の領域を狭くする技術が要求され
ているからである。
【０００５】本発明は、半導体装置の半導体支持基板の
電位（裏面電位）を固定するための基板電位取出し領域
をできる限り狭くする半導体装置を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【０００７】すなわち、本発明の半導体装置は、素子形
成領域と素子形成領域を囲むエッジ領域とを有するベー
ス用半導体基板と、素子形成領域のベース用半導体基板
の第１の面に設けられる埋め込み酸化膜と、埋め込み酸
化膜の第１の面に設けられる素子形成用半導体基板と、
素子形成用半導体基板上と埋め込み酸化膜の第３の面と
エッジ領域のベース用半導体基板の第１の面とに設けら
れる絶縁膜と、絶縁膜上とエッジ領域のベース用半導体
基板の第１の面とに設けられる導電層と、導電層と電気
的に接続されるように設けられる導電性柱状部材と、導
電性柱状部材の第３の面と導電層とを封止する封止部材
とを有するものである。
【０００８】上記の手段によれば、半導体装置の裏面電
位を固定するための導電層が形成させる基板電位取出し
領域をできる限り狭くする半導体装置を提供することが
できる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、本発明の実施の形態
を説明するための全図において、同一機能を有するもの
は同一符号を付与し、その繰り返しの説明は省略する。
【００１０】ここで、本発明の各実施の形態を説明する
前に、図１を用いて、本発明の各実施の形態の半導体装
置とウエハとの関係について説明する。本発明の各実施
の形態の半導体装置は、ウエハ状態で製造されている。
図１（ａ）は、本発明の各実施の形態の半導体装置とウ
エハとの関係を示す平面図である。図１（ｂ）は、図１
（ａ）のＡ−Ａ´線についての断面図である。なお、図
１（ｂ）は、簡略のため、素子形成用半導体基板２０３
上に形成されている酸化膜２０６等を省略している。本
発明の各実施の形態の半導体装置は、トランジスタなど
の回路素子が形成される素子形成領域１１０と、素子形
成領域１１０を取り囲むエッジ領域１２０とを有してい
る。そして、ウエハは、複数の半導体装置により構成さ
れ、各々の半導体装置はエッジ領域を介して他の半導体
装置と接続されている。ここで、素子形成領域１１０の
半導体基板２０４は、ベース用半導体基板２０１の第１
の面（例えば、上面）に埋め込み酸化膜２０２を介して
素子形成用半導体基板２０３が形成されている。つま
り、素子形成領域１１０の素子形成用半導体基板２０３
とベース用半導体基板２０１との間には、絶縁性物質で
ある埋め込み酸化膜２０２が存在する。よって、素子形
成領域１１０の半導体基板２０４は、ＳＯＩ構造となっ
ている。ここで、素子形成領域１１０は、エッジ領域１
２０と隣接しない第１の領域１１０ａと、エッジ領域１
２０と隣接する第２の領域１１０ｂとに分割されてい
る。エッジ領域１２０は、隣接する半導体装置を切り離
す（スクライブ）ための、スクライブライン１２０ａを
有する。ウエハ状態で製造された本発明の各実施の形態
の半導体装置は、スクライブライン１２０ａに沿ってダ
イシングされることにより、図２、図５、図７から図１
１及び図１３から図１７に示すような断面構造を有する
個片化された半導体装置となる。ここで、図２、図５、
図７から図１１及び図１３は、個片化された半導体装置
における図１（ａ）のＢ−Ｂ´線についての断面図であ
る。
【００１１】（第１の実施の形態）図２から図４まで
は、本発明の第１の実施の形態の半導体装置及びその製
造方法に係わる図である。図２は本発明の第１の実施の
形態の半導体装置の構造を示し、図３及び図４は本発明
の第１の実施の形態の半導体装置の製造工程を示してい
る。なお、各図は、本発明の第１の実施の形態の半導体
装置のエッジ領域１２０及び素子形成領域１１０の第２
の領域１１０ｂの部分断面図である。
【００１２】初めに、本発明の第１の実施の形態の半導
体装置の構成を説明する。本発明の第１の実施の形態の
半導体装置は、図２に示すように、半導体基板２０４
と、例えばアルミからなる電極パッド２０５と、酸化膜
２０６と、例えばポリイミドにより構成される絶縁膜２
０７と、再配線２１０（以下、導電層２１０という）
と、例えばＣｕ（銅）により構成される導電性柱状部材
２１１（以下、ポスト２１１という）と、例えばはんだ
により構成される球状電極２１２（以下、はんだボール
２１２という）と、樹脂若しくは金属からなる封止部材
２１３とにより構成されている。
【００１３】半導体基板２０４は、ベース用半導体基板
２０１と、埋め込み酸化膜２０２と、素子形成用半導体
基板２０３とにより構成されている。ベース用半導体基
板２０１は、素子形成領域１１０とエッジ領域１２０と
を有している。ここで、埋め込み酸化膜２０２は、素子
形成領域１１０のベース用半導体基板２０１の第１の面
（例えば、上面）に設けられている。素子形成用半導体
基板２０３は、埋め込み酸化膜２０２の第１の面（例え
ば、上面）に設けられている。なお、エッジ領域１２０
内のベース用半導体基板２０１の第１の面には、埋め込
み酸化膜２０２及び素子形成用半導体基板２０３は設け
られていない。
【００１４】電極パッド２０５は、素子形成用半導体基
板２０３上に設けられている。
【００１５】酸化膜２０６は、電極パッド２０５の第１
の面（例えば、上面）の一部と、電極パッド２０５の第
３の面（例えば、側面）と、素子形成用半導体基板２０
３上に設けられている。
【００１６】絶縁膜２０７は、電極パッド２０５の第１
の面の一部と、酸化膜２０６上と、エッジ領域１２０内
のベース用半導体基板２０１の第１の面の一部とに設け
られている。ここで、エッジ領域１２０内に設けられて
いる絶縁膜２０７の一部の絶縁膜２０７ａは、第２の領
域１１０ｂとエッジ領域１２０との境界に設けられてい
る。そして、絶縁膜２０７ａは、第２の領域１１０ｂ内
のベース用半導体基板２０１の第１の面と、埋め込み酸
化膜２０２の第３の面（例えば、側面）と、素子形成用
半導体基板２０３の第３の面（例えば、側面）と、酸化
膜２０６の第３の面（例えば、側面）とに設けられてい
る。
【００１７】導電層２１０は、例えばＴｉ（チタン）か
らなる金属膜２０８（以下、Ｔｉ金属膜２０８という）
と、例えばＣｕ（銅）からなる金属膜２０９（以下、Ｃ
ｕ金属膜２０９という）とにより構成されている。Ｔｉ
金属膜２０８は、電極パッド２０５の第１の面の一部
と、絶縁膜２０７、２０７ａ上と、エッジ領域１２０内
のベース用半導体基板２０１の第１の面とに設けられて
いる。ここで、Ｔｉ金属膜２０８は、電極パッド２０５
と電気的に接続されている。また、エッジ領域１２０の
Ｔｉ金属膜２０８は、ベース用半導体基板２０１と電気
的に接続されている。Ｃｕ金属膜２０９は、Ｔｉ金属膜
２０８上に設けられている。Ｃｕ金属膜２０９は、Ｔｉ
金属膜２０８と電気的に接続されている。よって、ベー
ス用半導体基板２０１は、導電層２１０を介して、電極
パッド２０５と電気的に接続されている。ここで、第２
の領域１１０ｂのベース用半導体基板２０１の第１の面
からＣｕ金属膜２０９までの高さと、エッジ領域１２０
のベース用半導体基板２０１の第１の面からＣｕ金属膜
２０９までの高さとは、ほぼ同じである。ここで、導電
層２１０がＴｉ金属膜２０８とＣｕ金属膜２０９とによ
り構成されている理由は、Ｃｕ金属膜２０９を絶縁膜２
０７上に設けた場合、Ｃｕ金属膜２０９が剥がれる可能
性があるからである。そのため、Ｃｕ金属膜２０９に比
べて剥がれにくいＴｉ金属膜２０８を絶縁膜２０７上に
設け、Ｔｉ金属膜２０８上にＣｕ金属膜２０９を設けて
いる。
【００１８】ポスト２１１は、素子形成領域１１０のＣ
ｕ金属膜２０９上に設けられている。ここで、ポスト２
１１は、Ｃｕ金属膜２０９と電気的に接続されている。
【００１９】はんだボール２１２は、ポスト２１１の第
１の面（例えば、上面）に設けられている。はんだボー
ル２１２は、ポスト２１１と電気的に接続されている。
【００２０】封止部材２１３は、例えばエポキシ系樹脂
により構成される封止樹脂若しくは、アルミ、ニッケ
ル、銅、ステンレス、セラミックなどの熱伝導の良い金
属により構成されている。封止部材２１３は、素子形成
領域１１０及びエッジ領域１２０のＣｕ金属膜２０９
と、ポスト２１１の第３の面（例えば、側面）とを封止
している。ここで、ポスト２１１の第１の面は、封止部
材２１３から露出している。
【００２１】以上説明したように、エッジ領域１２０の
半導体装置は、ベース用半導体基板２０１と、導電層２
１０と、封止部材２１３とにより構成されている。そし
て、導電層２１０はベース用半導体基板２０１の第１の
面に設けられ、封止部材２１３は導電層２１０上に設け
られている。
【００２２】次に、本発明の第１の実施の形態の半導体
装置が、ベース用半導体基板２０１の電位を固定する方
法について説明する。
【００２３】本発明の第１の実施の形態の半導体装置
は、はんだボール２１２を介して他の半導体装置と電気
的に接続され、はんだボール２１２を介して電圧が供給
される。そして、供給された電圧は、ポスト２１１、導
電層２１０及び電極パッド２０５を介して、本発明の第
１の実施の形態の半導体装置の内部回路に供給される。
さらに、供給された電圧は、導電層２１０を介してベー
ス用半導体基板２０１に供給される。よって、ベース用
半導体基板２０１の電位は、固定される。ここで、ベー
ス用半導体基板２０１の電位を固定するために、素子形
成領域１１０の回路素子に供給される内部電圧を用いて
もよい。この場合、内部電圧は、電極パッド２０５及び
導電層２１０を介してベース用半導体基板２０１に供給
される。
【００２４】本発明の第1の実施の形態の半導体装置に
よれば、以下の効果を奏する。
【００２５】（１）ベース用半導体基板２０１の電位を
固定するための導電層２１０は、スクライブされる際に
使用されるエッジ領域１２０に形成されている。そのた
め、本発明の第１の実施の形態の半導体装置は、エッジ
領域１２０を狭く、素子形成領域１１０を広く構成する
ことができる。よって、本発明の第１の実施の形態の半
導体装置は、従来の半導体装置に比べ、素子形成領域１
１０に多くの回路素子を設けることができる。
【００２６】（２）エッジ領域１２０の導電層２１０と
絶縁膜２０７ａとの間には、素子形成用半導体基板２０
３が存在しない。そのため、本発明の第１の実施の形態
の半導体装置は、エッジ領域１２０を狭く構成すること
ができる。よって、本発明の第１の実施の形態の半導体
装置は、従来の半導体装置に比べ、より小型化させた半
導体装置を提供することができる。
【００２７】（３）はんだボール２１２を介して他の半
導体装置と接続されたとき、はんだボール２１２を介し
て電圧が供給される。供給された電圧は、電極パッド２
０５を介して本発明の第１の実施の形態の半導体装置の
内部回路に供給されると共に、導電層２１０を介してベ
ース用半導体基板２０１に供給される。よって、本発明
の第１の実施の形態の半導体装置は、ベース用半導体基
板２０１の基板電位を固定することができる。
【００２８】（４）エッジ領域１２０の半導体装置は、
ベース用半導体基板２０１と、ベース用半導体基板２０
１の第１の面に設けられた導電層２１０と、導電層２１
０上に設けられた封止部材２１３とにより構成されてい
る。そのため、エッジ領域１２０の導電層２１０の第３
の面（例えば、側面）は、露出されている。よって、本
発明の第１の実施の形態の半導体装置は、導電層２１０
の露出した第３の面を介して他の半導体装置と接続した
場合、他の半導体装置から電圧を供給されること及び他
の半導体装置に電圧を供給することができる。
【００２９】次に、本発明の第１の実施の形態の半導体
装置の製造方法について説明する。本発明の第１の実施
の形態の半導体装置は、ウエハ状態で複数個同時に製造
される。図３及び図４は、図１（ａ）のＣ−Ｃ´線につ
いての断面図である。ここで、図３及び図４では、説明
の都合上、２つの半導体装置３００、３５０が示されて
いるが、２つに限定されないことは言うまでもない。以
下、特に、素子形成領域１１０の第２の領域１１０ｂ及
びエッジ領域１２０において、半導体装置３００が製造
される工程について説明する。
【００３０】初めに、図３（ａ）に示すように、ベース
用半導体基板２０１の第１の面に埋め込み酸化膜２０２
を介して素子形成用半導体基板２０３を設けた半導体基
板２０４を有するウエハを準備する。ここで、半導体基
板２０４は、素子形成領域１１０の第２の領域１１０ｂ
と、素子形成領域１１０を取り囲むエッジ領域１２０と
を有する。第２の領域１１０ｂ内の素子形成用半導体基
板２０３上に、電極パッド２０５を設ける。そして、電
極パッド２０５の第１の面の一部と、素子形成用半導体
基板２０３上に、酸化膜２０６を設ける。
【００３１】次に、図３（ｂ）に示すように、ダイシン
グブレードを用いて、エッジ領域１２０内の酸化膜２０
６からベース用半導体基板２０１に向かって、酸化膜２
０６と、素子形成用半導体基板２０３と、埋め込み酸化
膜２０２とを削る。そして、ベース用半導体基板２０１
を露出させる。ここで、ベース用半導体基板２０１は、
少し削られてもよい。
【００３２】次に、図３（ｃ）に示すように、ＣＶＤ法
を用いて、酸化膜２０６上と、電極パッド２０５の第１
の面の一部とに絶縁膜２０７を設ける。また、同時に、
ＣＶＤ法を用いて、露出されたベース用半導体基板２０
１の第１の面の一部と、露出された埋め込み酸化膜２０
２の第３の面と、露出された素子形成用半導体基板２０
３の第３の面と、露出された酸化膜２０６の第３の面と
に絶縁膜２０７ａを設ける。ここで、絶縁膜２０７ａ
は、絶縁膜２０７の一部である。
【００３３】次に、図３（ｄ）に示すように、スパッタ
法を用いて、電極パッド２０５の第１の面と、絶縁膜２
０７上と、露出されたベース用半導体基板２０１の第１
の面と、絶縁膜２０７ａ上とにＴｉ金属膜２０８を設け
る。
【００３４】次に、図４（ａ）に示すように、スパッタ
法を用いて、Ｔｉ金属膜２０８上に、Ｃｕ金属膜２０９
を設ける。ここで、Ｃｕ金属膜２０９は、半導体基板２
０４に形成された溝が埋まるように設ける。つまり、素
子形成領域１１０及びエッジ領域１２０のＣｕ金属膜２
０９は、ほぼ水平となる。
【００３５】次に、図４（ｂ）に示すように、フォトリ
ソグラフィ法及びドライエッチ法を用いて、第２の領域
１１０ｂのＣｕ金属膜２０９上に、ポスト２１１を設け
る。ここで、ポスト２１１は、Ｃｕ金属膜２０９と電気
的に接続されるように設けられる。
【００３６】次に、図４（ｃ）に示すように、Ｃｕ金属
膜２０９及びポスト２１１を封止部材２１３で封止す
る。ここで、封止部材２１３が樹脂の場合、トランスフ
ァーモールド方法若しくはポッティング方法等を用い
て、ポスト２１１全体が封止部材２１３で覆われるよう
に封止する。なお、封止部材２１３が金属の場合、ポス
ト２１１全体を封止するのではなく、ポスト２１１の第
１の面は露出させても良い。
【００３７】次に、図４（ｄ）に示すように、露出して
いるポスト２１１の第１の面にスクリーン印刷、はんだ
メッキ若しくはスーパーソルダリング方法を用いて、は
んだボール２１２を搭載する。そして、ウエハをスクラ
イブライン１２０ａに沿ってダイシングし、図２に示さ
れるような半導体装置を得る。ここで、封止部材２１３
が樹脂の場合、樹脂の上面を全面エッチング（グライン
ド）し、ポスト２１１の第１の面を露出させる。
【００３８】ここで、図３（ｂ）及び図３（ｃ）に示さ
れる工程において絶縁膜２０７ａを設けるときに、第１
の領域１１０ａの素子形成用半導体基板２０３に絶縁膜
２０７ｂを設ける。
【００３９】本発明の第1の実施の形態の半導体装置の
製造方法によれば、以下の効果を奏する。
【００４０】（５）素子形成領域１１０の電極パッド２
０５とポスト２１１とを電気的に接続させるための導電
層２１０を形成する工程において、エッジ領域１２０に
ベース用半導体基板２０１の電位を固定するための導電
層２１０を同時に設けることができる。加えて、第１の
領域１１０ａの素子形成用半導体基板２０３に絶縁膜２
０７ｂを設ける工程において、エッジ領域１２０に絶縁
膜２０７ａを同時に設けることができる。よって、エッ
ジ領域１２０に導電層２１０及び絶縁膜２０７ａを設け
るために新たな工程を設ける必要はない。そのため、本
発明の第１の実施の形態の半導体装置の製造方法は、従
来の半導体装置の製造方法に比べ、作業効率が良い。
【００４１】（６）ウエハ状態で製造される複数の半導
体装置は、エッジ領域１２０を介してお互いに接続され
ている。そして、ベース用半導体基板２０１の電位を固
定するため導電層２１０は、複数の半導体装置間のエッ
ジ領域１２０に形成される。よって、１つの工程で隣接
するすべての半導体装置の導電層２１０を同時に設ける
ことができる。そのため、本発明の第１の実施の形態の
半導体装置の製造方法は、従来の半導体装置の製造方法
に比べ、作業効率が良い。
【００４２】（第２の実施の形態）図５及び図６は、本
発明の第２の実施の形態の半導体装置及びその製造方法
に係わる図である。図５は本発明の第２の実施の形態の
半導体装置の構造を示し、図６は本発明の第２の実施の
形態の半導体装置の製造工程を示している。なお、各図
は、本発明の第２の実施の形態の半導体装置のエッジ領
域１２０及び素子形成領域１１０の第２の領域１１０ｂ
の部分断面図である。
【００４３】初めに、本発明の第２の実施の形態の半導
体装置の構造を説明する。図５に示すように、本発明の
第２の実施の形態の半導体装置では、エッジ領域１２０
の封止部材２１３の厚さは、第２の領域１１０ｂの封止
部材２１３の厚さよりも厚く設けられている。よって、
エッジ領域１２０の封止部材２１３と導電層２１０とが
接触している面積は、広くなっている。また、エッジ領
域１２０の半導体装置の側面において、封止部材２１３
の露出している面積は、広くなっている。よって、エッ
ジ領域１２０の導電層２１０の露出している面積は、狭
くなっている。
【００４４】本発明の第２の実施の形態の半導体装置に
よれば、本発明の第１の実施の形態の半導体装置におい
て得られる効果（１）〜（４）に加え、以下の効果を奏
する。
【００４５】（７）エッジ領域１２０の封止部材２１３
と導電層２１０との接触面積が広く、アンカー効果が強
い。よって、本発明の第２の実施の形態の半導体装置
は、エッジ領域１２０の導電層２１０とエッジ領域１２
０の封止部材２１３とを剥離しにくくすることができ
る。
【００４６】（８）エッジ領域１２０の導電層２１０の
露出面積は狭い。よって、本発明の第２の実施の形態の
半導体装置は、外気に触れる導電層２１０の面積を狭く
し、導電層２１０の腐食を防ぐことができる。
【００４７】次に、本発明の第２の実施の形態の半導体
装置を製造する方法について説明する。本発明の第２の
実施の形態の半導体装置を製造する方法においては、図
４（ａ）のＣｕ金属膜２０９を設ける工程を変え、図４
（ｃ）の工程の代わりに図６に示す工程を行う。図４
（ａ）の工程において、Ｃｕ金属膜２０９を厚く設けな
い。つまり、エッジ領域１２０の半導体基板２０４の溝
が埋まるように、Ｃｕ金属膜２０９を設けない。そし
て、図６に示すように、封止部材２１３が、半導体基板
２０４の溝を埋めるように設ける。
【００４８】本発明の第２の実施の形態の半導体装置の
製造方法によれば、本発明の第１の実施の形態の半導体
装置の製造方法において得られる効果（５）及び（６）
に加え、以下の効果を奏する。
【００４９】（９）半導体ウエハをスクライブライン１
２０ａに沿ってスクライブする際に、封止部材２１３を
多く削り、導電層２１０を少しだけ削る。よって、本発
明の第２の実施の形態の半導体装置の製造方法は、導電
層２１０を傷つけずにスクライブすることができる。
【００５０】（第３の実施の形態）図７は、本発明の第
３の実施の形態の半導体装置に係わる図である。図７は
本発明の第３の実施の形態の半導体装置の構造を示して
いる。なお、図７は、本発明の第３の実施の形態の半導
体装置のエッジ領域１２０及び素子形成領域１１０の第
２の領域１１０ｂの部分断面図である。
【００５１】図7に示すように、本発明の第3の実施の形
態の半導体装置では、エッジ領域１２０の封止部材２１
３は、ベース用半導体基板２０１の第１の面にもまた設
けられている。よって、エッジ領域１２０の封止部材２
１３と導電層２１０とが接触している面積は、広くなっ
ている。つまり、本発明の第３の実施の形態の半導体装
置のエッジ部分は、封止部材２１３とベース用半導体基
板２０１とが露出され、導電層２１０は露出されていな
い。
【００５２】本発明の第３の実施の形態の半導体装置に
よれば、本発明の第１の実施の形態の半導体装置におい
て得られる効果（１）〜（４）に加え、以下の効果を奏
する。
【００５３】（１０）エッジ領域１２０の封止部材２１
３は、エッジ領域１２０の導電層２１０との接触面積が
広く、エッジ領域１２０のベース用半導体基板２０１の
第１の面に設けられているため、アンカー効果が強い。
よって、本発明の第３の実施の形態の半導体装置は、エ
ッジ領域１２０の封止部材２１３を剥離しにくくするこ
とができる。
【００５４】（１１）エッジ領域１２０の導電層２１０
は、外気に触れていないので、水分と接触する機会が少
ない。よって、本発明の第３の実施の形態の半導体装置
は、導電層２１０の腐食を防ぐことができる。
【００５５】（第４の実施の形態）図８は、本発明の第
４の実施の形態の半導体装置に係わる図である。図８は
本発明の第４の実施の形態の半導体装置の構造を示して
いる。なお、図８は、本発明の第４の実施の形態の半導
体装置のエッジ領域１２０及び素子形成領域１１０の第
２の領域１１０ｂの部分断面図である。
【００５６】図８に示すように、本発明の第４の実施の
形態の半導体装置は、第２の再配線８０１（以下、第２
の導電層８０１という）と、例えばＣｕ（銅）により構
成される第２の導電性柱状部材８０５（以下、第２のポ
スト８０５という）と、例えばはんだにより構成される
第２の球状電極８０６（以下、第２のはんだボール８０
６という）とを有している。
【００５７】第２の導電層８０１は、例えばＴｉ（チタ
ン）からなる金属膜８０２（以下、第２のＴｉ金属膜８
０２という）と、例えばＣｕ（銅）からなる金属膜８０
３（以下、第２のＣｕ金属膜８０３という）とにより構
成されている。第２のＴｉ金属膜８０２は、第２の領域
１１０ｂの絶縁膜２０７上と、エッジ領域１２０のベー
ス用半導体基板２０１の第１の面と、エッジ領域１２０
の絶縁膜２０７ａ上とに設けられている。ここで、エッ
ジ領域１２０の第２のＴｉ金属膜８０２は、ベース用半
導体基板２０１と電気的に接続されている。第２のＣｕ
金属膜８０３は、第２のＴｉ金属膜８０２上に設けられ
ている。第２のＣｕ金属膜８０３は、第２のＴｉ金属膜
８０２と電気的に接続されている。なお、導電層２１０
（第１の導電層ともいう）と第２の導電層８０１とは、
電気的に接続されないように設けられている。ここで、
第２の領域１１０ｂのベース用半導体基板２０１の第１
の面からＣｕ金属膜２０９までの高さと、エッジ領域１
２０のベース用半導体基板２０１の第１の面から第２の
Ｃｕ金属膜８０３までの高さとは、ほぼ同じである。こ
こで、第２の導電層８０１が第２のＴｉ金属膜８０２と
第２のＣｕ金属膜８０３とにより構成されている理由
は、第２のＣｕ金属膜８０３を絶縁膜２０７上に設けた
場合、第２のＣｕ金属膜８０３が剥がれる可能性がある
からである。そのため、第２のＣｕ金属膜８０３に比べ
て剥がれにくい第２のＴｉ金属膜８０２を絶縁膜２０７
上に設け、第２のＴｉ金属膜８０２上に第２のＣｕ金属
膜８０３を設けている。
【００５８】第２のポスト８０５は、第２の領域１１０
ｂの第２のＣｕ金属膜８０３上に設けられている。ここ
で、第２のポスト８０５は、第２のＣｕ金属膜８０３と
電気的に接続されている。
【００５９】第２のはんだボール８０６は、第２のポス
ト８０５の第１の面に設けられている。第２のはんだボ
ール８０６は、第２のポスト８０５と電気的に接続され
ている。
【００６０】封止部材２１３は、電極パッド２０５と電
気的に接続されている導電層２１０と、第２の導電層８
０１とを電気的に接続しないように設けられている。
【００６１】ここで、導電層２１０上に設けられている
ポスト２１１を第１の導電性柱状部材とし、ポスト２１
１の第１の面に設けられているはんだボール２１２を第
２の球状電極とする。
【００６２】次に、本発明の第４の実施の形態の半導体
装置が、ベース用半導体基板２０１の電位を固定する方
法について説明する。
【００６３】本発明の第４の実施の形態の半導体装置
は、第２のはんだボール８０６を介して他の半導体装置
と電気的に接続され、第２のはんだボール８０６を介し
て電圧が供給される。そして、供給された電圧は、第２
のポスト８０５、第２の導電層８０１を介してベース用
半導体基板２０１に供給される。よって、ベース用半導
体基板２０１の電位は、固定される。ここで、はんだボ
ール２１２を介して供給された電圧は、ベース用半導体
基板２０１に供給されず、導電層２１０及び電極パッド
２０５を介して回路素子に供給される。
【００６４】本発明の第４の実施の形態の半導体装置に
よれば、本発明の第１の実施の形態の半導体装置におい
て得られる効果（１）〜（２）及び（４）に加え、以下
の効果を奏する。
【００６５】（１２）ベース用半導体基板２１０の電位
を固定するための第２の導電層８０１と、素子形成用半
導体基板２０３に設けられている回路素子と電気的に接
続されている導電層２１０とは、電気的に接続されてい
ない。そのため、ベース用半導体基板２１０は、素子形
成用半導体基板２０３上に設けられる回路素子に関係な
く、第２のはんだボール８０６を介して電位を得ること
ができる。よって、本発明の第４の実施の形態の半導体
装置は、素子形成用半導体基板２０３上に設けられるト
ランジスタ等の回路素子に影響を与えることを防ぐこと
ができる。
【００６６】なお、図８（ｂ）に示すように、素子形成
領域１１０の第１の領域１１０ａの素子形成用半導体基
板２０３と、第２の領域１１０ｂの素子形成用半導体基
板２０３との境界部分に、絶縁膜２０７ｂを設けてもよ
い。それにより、エッジ領域１２０の絶縁膜２０７ａを
削除することができる。よって、図８（ｂ）のエッジ領
域１２０は、図８（ａ）のエッジ領域１２０に比べ、か
なり狭く構成することができる。
【００６７】（第５の実施の形態）図９は、本発明の第
５の実施の形態の半導体装置に係わる図である。図９は
本発明の第５の実施の形態の半導体装置の構造を示して
いる。なお、図９は、本発明の第５の実施の形態の半導
体装置のエッジ領域１２０及び素子形成領域１１０の第
２の領域１１０ｂの部分断面図である。
【００６８】図９に示すように、本発明の第５の実施の
形態の半導体装置では、エッジ領域１２０の封止部材２
１３の厚さは、第２の領域１１０ｂの封止部材２１３の
厚さよりも厚く設けられている。よって、エッジ領域１
２０の封止部材２１３と第２の導電層８０１とが接触し
ている面積は、広くなっている。また、エッジ領域１２
０の半導体装置の側面において、封止部材２１３の露出
している面積は、広くなっている。よって、エッジ領域
１２０の第２の導電層８０１の露出している面積は、狭
くなっている。
【００６９】本発明の第５の実施の形態の半導体装置に
よれば、本発明の第１、第２及び第４の実施の形態の半
導体装置において得られる効果（１）〜（２）、
（４）、（７）〜（８）及び（１２）の効果を奏する。
【００７０】なお、図９（ｂ）に示すように、素子形成
領域１１０の第１の領域１１０ａの素子形成用半導体基
板２０３と、第２の領域１１０ｂの素子形成用半導体基
板２０３との境界部分に、絶縁膜２０７ｂを設けてもよ
い。それにより、エッジ領域１２０の絶縁膜２０７ａを
削除することができる。よって、図９（ｂ）のエッジ領
域１２０は、図９（ａ）のエッジ領域１２０に比べ、か
なり狭く構成することができる。
【００７１】（第６の実施の形態）図１０は、本発明の
第６の実施の形態の半導体装置に係わる図である。図１
０は本発明の第６の実施の形態の半導体装置の構造を示
している。なお、図１０は、本発明の第６の実施の形態
の半導体装置のエッジ領域１２０及び素子形成領域１１
０の第２の領域１１０ｂの部分断面図である。
【００７２】図１０に示すように、本発明の第６の実施
の形態の半導体装置では、エッジ領域１２０の封止部材
２１３は、第２の導電層８０１の表面と、ベース用半導
体基板２０１の第１の面とに設けられている。よって、
エッジ領域１２０の封止部材２１３と第２の導電層８０
１とが接触している面積は、広くなっている。つまり、
本発明の第６の実施の形態の半導体装置のエッジ部分
は、封止部材２１３とベース用半導体基板２０１とが露
出され、第２の導電層８０１は露出されていない。
【００７３】本発明の第６の実施の形態の半導体装置に
よれば、本発明の第１、第３及び第４の実施の形態の半
導体装置において得られる効果（１）〜（２）、
（４）、（１０）〜（１１）及び（１２）の効果を奏す
る。
【００７４】なお、図１０（ｂ）に示すように、素子形
成領域１１０の第１の領域１１０ａの素子形成用半導体
基板２０３と、第２の領域１１０ｂの素子形成用半導体
基板２０３との境界部分に、絶縁膜２０７ｂを設けても
よい。それにより、エッジ領域１２０の絶縁膜２０７ａ
を削除することができる。よって、図１０（ｂ）のエッ
ジ領域１２０は、図１０（ａ）のエッジ領域１２０に比
べ、かなり狭く構成することができる。
【００７５】（第７の実施の形態）図１１及び図１２
は、本発明の第７の実施の形態の半導体装置及びその製
造方法に係わる図である。図１１は本発明の第７の実施
の形態の半導体装置の構造を示し、図１２は本発明の第
７の実施の形態の半導体装置の製造工程を示している。
なお、各図は、本発明の第７の実施の形態の半導体装置
のエッジ領域１２０及び素子形成領域１１０の第２の領
域１１０ｂの部分断面図である。
【００７６】初めに、本発明の第７の実施の形態の半導
体装置の構造を説明する。図１１に示すように、本発明
の第７の実施の形態の半導体装置は、第３の再配線１１
００（以下、第３の導電層１１００という）を有してい
る。第３の導電層１１００は、例えばＴｉ（チタン）か
らなる金属膜１１０１（以下、第３のＴｉ金属膜１１０
１という）と、例えばＣｕ（銅）からなる金属膜１１０
２（以下、第３のＣｕ金属膜１１０２という）とにより
構成されている。
【００７７】第３のＴｉ金属膜１１０１は、ベース用半
導体基板２０１の第２の面（例えば、底面）と、絶縁膜
２０７ａの第２の面（例えば、底面）と、Ｔｉ金属膜２
０８の第２の面（例えば、底面）とに設けられている。
ここで、エッジ領域１２０の第３のＴｉ金属膜１１０１
は、導電層２１０と電気的に接続されている。第３のＣ
ｕ金属膜１１０２は、第３のＴｉ金属膜１１０１の第２
の面（例えば、底面）に設けられている。第３のＣｕ金
属膜１１０２は、第３のＴｉ金属膜１１０１と電気的に
接続されている。
【００７８】本発明の第７の実施の形態の半導体装置に
よれば、本発明の第１の実施の形態の半導体装置におい
て得られる効果（１）〜（４）に加え、以下の効果を奏
する。
【００７９】（１３）第３の導電層１１００は、ベース
用半導体基板２０１の第２の面と、絶縁膜２０７ａの第
２の面と、Ｔｉ金属膜２０８の第２の面とに設けられて
いる。よって、本発明の第７の実施の形態の半導体装置
は、はんだボール２１２を介して供給された電圧を、第
３の導電層１１００を介してベース用半導体基板２０１
全体に供給することができる。また、本発明の第７の実
施の形態の半導体装置は、はんだボール２１２を介して
電圧が供給されない場合でも、第３の導電層１１００を
用いてベース用半導体基板２０１に電圧を供給すること
ができる。
【００８０】次に、本発明の第７の実施の形態の半導体
装置を製造する方法について、図１２を用いて説明す
る。ここで、図１２の工程は、図４（ｄ）の工程の後に
行うことを開示している。しかし、本発明の第７の実施
の形態の半導体装置を製造する方法は、図４（ｃ）の工
程と図４（ｄ）の工程の間に、図１２に示す工程を行な
うことも可能である。
【００８１】初めに、図１２（ａ）に示すように、ダイ
シングブレードを用いて、エッジ領域１２０の絶縁膜２
０７ａと、エッジ領域１２０のＴｉ金属膜２０８が露出
するまで、ベース用半導体基板２０１の第２の面全体を
削る。
【００８２】次に、図１２（ｂ）に示すように、スパッ
タ法を用いて、削られたベース用半導体基板２０１の第
２の面と、露出された絶縁膜２０７ａ及びＴｉ金属膜２
０８とに第３のＴｉ金属膜１１０１を設ける。
【００８３】次に、図１２（ｃ）に示すように、スパッ
タ法を用いて、第３のＴｉ金属膜１１０１の裏面に、第
３のＣｕ金属膜１１０２を設ける。
【００８４】本発明の第７の実施の形態の半導体装置の
製造方法によれば、本発明の第１の実施の形態の半導体
装置の製造方法において得られる効果（５）及び（６）
を奏する。
【００８５】（第８の実施の形態）図１３は、本発明の
第８の実施の形態の半導体装置に係わる図である。図１
３は、本発明の第８の実施の形態の半導体装置の構造を
示している。なお、図１３は、本発明の第８の実施の形
態の半導体装置のエッジ領域１２０及び素子形成領域１
１０の第２の領域１１０ｂの部分断面図である。
【００８６】図１３に示すように、本発明の第８の実施
の形態の半導体装置は、本発明の第２の実施の形態の半
導体装置のベース用半導体基板２０１の第２の面に、第
３の導電層１１００を設けている。
【００８７】本発明の第８の実施の形態の半導体装置に
よれば、本発明の第１、第２及び第７の実施の形態の半
導体装置において得られる効果（１）〜（４）、（７）
〜（８）及び（１３）を奏する。
【００８８】（第９の実施の形態）図１４は、本発明の
第９の実施の形態の半導体装置に係わる図である。図１
４は、本発明の第９の実施の形態の半導体装置の構造を
示している。なお、図１４は、本発明の第９の実施の形
態の半導体装置のエッジ領域１２０及び素子形成領域１
１０の第２の領域１１０ｂの部分断面図である。
【００８９】図１４に示すように、本発明の第９の実施
の形態の半導体装置は、本発明の第３の実施の形態の半
導体装置のベース用半導体基板２０１の第２の面に、第
３の導電層１１００を設けている。
【００９０】本発明の第９の実施の形態の半導体装置に
よれば、本発明の第１、第３及び第７の実施の形態の半
導体装置において得られる効果（１）〜（４）、（１
０）〜（１１）及び（１３）を奏する。
【００９１】（第１０の実施の形態）図１５は、本発明
の第１０の実施の形態の半導体装置に係わる図である。
図１５は、本発明の第１０の実施の形態の半導体装置の
構造を示している。なお、図１５は、本発明の第１０の
実施の形態の半導体装置のエッジ領域１２０及び素子形
成領域１１０の第２の領域１１０ｂの部分断面図であ
る。
【００９２】図１５に示すように、本発明の第１０の実
施の形態の半導体装置は、本発明第４の実施の形態の半
導体装置のベース用半導体基板２０１の第２の面に、第
３の導電層１１００を設けている。
【００９３】本発明の第１０の実施の形態の半導体装置
によれば、本発明の第１、第４及び第７の実施の形態の
半導体装置において得られる効果（１）〜（２）、
（４）及び（１２）〜（１３）を奏する。
【００９４】（第１１の実施の形態）図１６は、本発明
の第１１の実施の形態の半導体装置に係わる図である。
図１６は、本発明の第１１の実施の形態の半導体装置の
構造を示している。なお、図１６は、本発明の第１１の
実施の形態の半導体装置のエッジ領域１２０及び素子形
成領域１１０の第２の領域１１０ｂの部分断面図であ
る。
【００９５】図１６に示すように、本発明の第１１の実
施の形態の半導体装置は、本発明第５の実施の形態の半
導体装置のベース用半導体基板２０１の第２の面に、第
３の導電層１１００を設けている。
【００９６】本発明の第１１の実施の形態の半導体装置
によれば、本発明の第１、第２、第４及び第７の実施の
形態の半導体装置において得られる効果（１）〜
（２）、（４）、（７）〜（８）及び（１２）〜（１
３）を奏する。
【００９７】（第１２の実施の形態）図１７は、本発明
の第１２の実施の形態の半導体装置に係わる図である。
図１７は、本発明の第１２の実施の形態の半導体装置の
構造を示している。なお、図１７は、本発明の第１２の
実施の形態の半導体装置のエッジ領域１２０及び素子形
成領域１１０の第２の領域１１０ｂの部分断面図であ
る。
【００９８】図１７に示すように、本発明の第１２の実
施の形態の半導体装置は、本発明第６の実施の形態の半
導体装置のベース用半導体基板２０１の第２の面に、第
３の導電層１１００を設けている。
【００９９】本発明の第１２の実施の形態の半導体装置
によれば、本発明の第１、第３、第４及び第７の実施の
形態の半導体装置において得られる効果（１）〜
（２）、（４）及び（１０）〜（１３）を奏する。
【０１００】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は上記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【０１０１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。
【０１０２】本発明は、半導体装置の裏面電位を固定す
るための導電層が設けられるエッジ領域を狭く構成する
ことができる。よって、本発明は、従来の半導体装置に
比べ、より小型化させた半導体装置を提供することがで
きる。
【図面の簡単な説明】
【図１】本発明の各実施の形態の半導体装置とウエハと
の関係を示す平面図、及びＡ−Ａ´線についての部分断
面図である。
【図２】本発明の第１の実施の形態の半導体装置の構造
を示す部分断面図である。
【図３】本発明の第１の実施の形態の半導体装置の製造
工程を説明する部分断面図である。
【図４】本発明の第１の実施の形態の半導体装置の製造
工程を説明する部分断面図である。
【図５】本発明の第２の実施の形態の半導体装置の構造
を示す部分断面図である。
【図６】本発明の第２の実施の形態の半導体装置の製造
工程を説明する部分断面図である。
【図７】本発明の第３の実施の形態の半導体装置の構造
を示す部分断面図である。
【図８】本発明の第４の実施の形態の半導体装置の構造
を示す部分断面図である。
【図９】本発明の第５の実施の形態の半導体装置の構造
を示す部分断面図である。
【図１０】本発明の第６の実施の形態の半導体装置の構
造を示す部分断面図である。
【図１１】本発明の第７の実施の形態の半導体装置の構
造を示す部分断面図である。
【図１２】本発明の第７の実施の形態の半導体装置の製
造工程を説明する部分断面図である。
【図１３】本発明の第８の実施の形態の半導体装置の構
造を示す部分断面図である。
【図１４】本発明の第９の実施の形態の半導体装置の構
造を示す部分断面図である。
【図１５】本発明の第１０の実施の形態の半導体装置の
構造を示す部分断面図である。
【図１６】本発明の第１１の実施の形態の半導体装置の
構造を示す部分断面図である。
【図１７】本発明の第１２の実施の形態の半導体装置の
構造を示す部分断面図である。
【図１８】従来の半導体装置の構造を示す断面図であ
る。
【符号の説明】
２０１ ベース用半導体基板 ２０２ 埋め込み酸化膜 ２０３ 素子形成用半導体基板 ２０７ 絶縁膜 ２１０ 導電層 ２１１ ポスト ２１２ はんだボール ８０１ 第２の導電層 ８０５ 第２のポスト ８０６ 第２のはんだボール １１００ 第３の導電層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 ５０１ Ｈ０１Ｌ 21/92 ６０２Ｆ 23/29 ６０４Ｈ 23/31 23/30 Ｂ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 素子形成領域と該素子形成領域を囲むエ
    ッジ領域とを有するベース用半導体基板と、 前記素子形成領域の前記ベース用半導体基板の第１の面
    に設けられる埋め込み酸化膜と、 前記埋め込み酸化膜の第１の面に設けられる素子形成用
    半導体基板と、 前記素子形成用半導体基板上と、前記埋め込み酸化膜の
    第３の面と、前記エッジ領域のベース用半導体基板の第
    １の面とに設けられる絶縁膜と、 前記絶縁膜上と、前記エッジ領域のベース用半導体基板
    の第１の面とに設けられる導電層と、 前記導電層と電気的に接続されるように設けられる導電
    性柱状部材と、 前記導電性柱状部材の第３の面と、前記導電層とを封止
    する封止部材とにより構成される半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記ベース用半導体基板の第２の面に、第３の導電層を設
    けたことを特徴とする半導体装置。
  3. 【請求項３】 素子形成領域と、該素子形成領域を囲む
    エッジ領域とを有するベース用半導体基板と、 前記素子形成領域の前記ベース用半導体基板の第１の面
    に設けられる埋め込み酸化膜と、 前記埋め込み酸化膜の第１の面に設けられる素子形成用
    半導体基板と、 前記素子形成用半導体基板上に設けられる電極パッド
    と、 前記電極パッドの一部と、前記素子形成用半導体基板上
    に設けられる酸化膜と、 前記電極パッドの一部と、前記酸化膜上と、前記素子形
    成用半導体基板の第３の面と、前記埋め込み酸化膜の第
    ３の面と、前記エッジ領域の前記ベース用半導体基板の
    第１の面とに設けられる絶縁膜と、 前記電極パッド上と、前記絶縁膜上と、前記エッジ領域
    の前記ベース用半導体基板の第１の面とに設けられる導
    電層と、 前記素子形成領域の前記導電層と電気的に接続されるよ
    うに設けられる導電性柱状部材と、 前記導電性柱状部材の第１の面に設けられる球状電極
    と、 前記導電性柱状部材の第３の面と、前記導電層とを封止
    する封止部材と、により構成されることを特徴とする半
    導体装置。
  4. 【請求項４】 請求項３記載の半導体装置であって、 前記導電層は、前記エッジ領域の前記ベース用半導体基
    板の第１の面の一部に設けられ、 前記封止部材は、前記エッジ領域の前記ベース用半導体
    基板の第１の面を封止することを特徴とする半導体装
    置。
  5. 【請求項５】 請求項３若しくは請求項４記載の半導体
    装置であって、前記ベース用半導体基板の第２の面に、
    第３の導電層を設けたことを特徴とする半導体装置。
  6. 【請求項６】 絶縁膜を介して素子形成領域を囲むエッ
    ジ領域に囲まれた複数個の半導体装置からなる半導体ウ
    エハであって、 前記素子形成領域の前記半導体装置は、ベース用半導体
    基板の第１の面に埋め込み絶縁膜を介して素子形成用半
    導体基板が設けられ、 前記エッジ領域の前記半導体装置は、該ベース用半導体
    基板の第１の面に導電層が設けられたことを特徴とする
    半導体装置。
  7. 【請求項７】 請求項６記載の半導体ウエハであって、
    前記ベース用半導体基板の第２の面に、第３の導電層を
    設けたことを特徴とする半導体ウエハ。
  8. 【請求項８】 請求項７記載の半導体ウエハを用いた半
    導体装置であって、 前記半導体装置は、前記半導体ウエハを前記エッジ領域
    で切断することによって製造されることを特徴とする半
    導体装置。
  9. 【請求項９】 素子形成領域と該素子形成領域を囲むエ
    ッジ領域とを有するベース用半導体基板の第１の面に、
    埋め込み酸化膜を介して素子形成用半導体基板を設けた
    半導体基板を有する半導体ウエハを準備する工程と、 前記素子形成領域の前記素子形成用半導体基板上に電極
    パッドを設ける工程と、 前記電極パッドの一部と前記素子形成用半導体基板上
    に、酸化膜を設ける工程と、 前記エッジ領域の前記酸化膜と前記素子形成用半導体基
    板と前記埋め込み酸化膜を削り、前記ベース用半導体基
    板を露出させる工程と、 前記電極パッドの一部と、前記酸化膜上と、前記露出さ
    れた素子形成用半導体基板及び埋め込み酸化膜の第３の
    面と、前記露出されたベース用半導体基板の第１の面と
    に絶縁膜を設ける工程と、 前記電極パッド上と、前記絶縁膜上と、前記露出された
    ベース用半導体基板の第１の面とに導電層を設ける工程
    と、 前記素子形成領域の前記導電層と電気的に接続されるよ
    うに導電性柱状部材を設ける工程と、 前記導電性柱状部材の第１の面に球状電極を設ける工程
    と、 前記導電性柱状部材の第３の面及び前記導電層を封止す
    る工程と、 前記エッジ領域に沿って、前記半導体ウエハを切断する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  10. 【請求項１０】 請求項９記載の半導体装置の製造方法
    であって、前記ベース用半導体基板の第２の面に第３の
    導電層を形成する工程を有することを特徴とする半導体
    装置の製造方法。
  11. 【請求項１１】 素子形成領域と、該素子形成領域を囲
    むエッジ領域とを有するベース用半導体基板と、 前記素子形成領域の前記ベース用半導体基板の第１の面
    に設けられる埋め込み酸化膜と、 前記埋め込み酸化膜の第１の面に設けられる素子形成用
    半導体基板と、 前記素子形成用半導体基板上に設けられる電極パッド
    と、 前記電極パッドの一部と、前記素子形成用半導体基板上
    に設けられる酸化膜と、 前記電極パッドの一部と、前記酸化膜上と、前記素子形
    成用半導体基板上と、前記埋め込み酸化膜の第３の面
    と、前記エッジ領域の前記ベース用半導体基板の第１の
    面とに設けられる絶縁膜と、 前記電極パッド上と、前記絶縁膜上とに設けられる第１
    の導電層と、 前記絶縁膜上と前記素子形成用半導体基板及び前記埋め
    込み酸化膜の第３の面と前記エッジ領域の前記ベース用
    半導体基板の第１の面とに設けられ、前記第１の導電層
    とは電気的に接続していない第２の導電層と、 前記第１の導電層と電気的に接続されるように設けられ
    る第１の導電性柱状部材と、 前記第２の導電層と電気的に接続されるように設けられ
    る第２の導電性柱状部材と、 前記第１の導電性柱状部材の第１の面に設けられる第１
    の球状電極と、 前記第２の導電性柱状部材の第１の面に設けられる第２
    の球状電極と、 前記第１及び第２の導電性柱状部材の第３の面と、前記
    第１及び第２の導電層とを封止する封止部材とにより構
    成されることを特徴とする半導体装置。
  12. 【請求項１２】 請求項１１記載の半導体装置であっ
    て、 前記第２の導電層は、前記エッジ領域の前記ベース用半
    導体基板の第１の面の一部に設けられ、 前記封止部材は、前記エッジ領域の前記ベース用半導体
    基板の第１の面を封止することを特徴とする半導体装
    置。
  13. 【請求項１３】 請求項１１若しくは請求項１２記載の
    半導体装置であって、前記ベース用半導体基板の第２の
    面に、第３の導電層を設けたことを特徴とする半導体装
    置。
  14. 【請求項１４】 請求項１１記載の半導体装置であっ
    て、 前記素子形成領域は、前記電極パッドを有する第１の領
    域と、前記エッジ領域と隣接する第２の領域とに分割さ
    れ、該第１の領域と該第２の領域は、前記絶縁膜から前
    記埋め込み酸化膜まで至る第２の絶縁膜を介して隣接す
    ることを特徴とする半導体装置。
  15. 【請求項１５】 請求項１４記載の半導体装置であっ
    て、 前記第２の導電層は、前記エッジ領域の前記ベース用半
    導体基板の第１の面の一部に設けられ、 前記封止部材は、前記エッジ領域の前記ベース用半導体
    基板の第１の面を封止することを特徴とする半導体装
    置。
  16. 【請求項１６】 請求項１４若しくは請求項１５記載の
    半導体装置であって、前記ベース用半導体基板の第２の
    面に、第３の導電層を設けたことを特徴とする半導体装
    置。
JP2000304720A 2000-10-04 2000-10-04 半導体装置及びその製造方法 Expired - Fee Related JP4183375B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000304720A JP4183375B2 (ja) 2000-10-04 2000-10-04 半導体装置及びその製造方法
US09/888,588 US6590257B2 (en) 2000-10-04 2001-06-26 Semiconductor device and method for manufacturing the same, semiconductor wafer and semiconductor device manufactured thereby
US10/419,808 US6750125B2 (en) 2000-10-04 2003-04-22 Semiconductor device and method for manufacturing the same, semiconductor wafer and semiconductor device manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000304720A JP4183375B2 (ja) 2000-10-04 2000-10-04 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008193692A Division JP2008283216A (ja) 2008-07-28 2008-07-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002110951A true JP2002110951A (ja) 2002-04-12
JP4183375B2 JP4183375B2 (ja) 2008-11-19

Family

ID=18785719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000304720A Expired - Fee Related JP4183375B2 (ja) 2000-10-04 2000-10-04 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6590257B2 (ja)
JP (1) JP4183375B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914327B2 (en) 2003-12-03 2005-07-05 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
US6972218B2 (en) 2003-04-17 2005-12-06 Oki Electric Industry Co., Ltd. Semiconductor device and fabricating method thereof
JP2006019427A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体チップおよびその製造方法ならびに半導体装置
JP2006319203A (ja) * 2005-05-13 2006-11-24 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法
JP2006319204A (ja) * 2005-05-13 2006-11-24 Oki Electric Ind Co Ltd 半導体装置の製造方法、及び半導体装置
CN1296981C (zh) * 2002-10-30 2007-01-24 三洋电机株式会社 半导体器件的制造方法
WO2007040229A1 (ja) * 2005-10-03 2007-04-12 Rohm Co., Ltd. 半導体装置
JP2007123756A (ja) * 2005-10-31 2007-05-17 Technology Alliance Group Inc 半導体装置の製造方法および半導体装置
JP2007165402A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体装置
JP2007165437A (ja) * 2005-12-12 2007-06-28 Fujitsu Ltd 半導体装置およびその製造方法
US7352054B2 (en) 2004-01-27 2008-04-01 Casio Computer Co., Ltd. Semiconductor device having conducting portion of upper and lower conductive layers
JP2009152257A (ja) * 2007-12-19 2009-07-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010238729A (ja) * 2009-03-30 2010-10-21 Oki Semiconductor Co Ltd チップサイズパッケージ状の半導体チップ及び製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423245B2 (ja) * 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法
DE10149689A1 (de) * 2001-10-09 2003-04-10 Philips Corp Intellectual Pty Elektrisches oder elektronische Bauteil und Verfahren zum Herstellen desselben
JP3813079B2 (ja) * 2001-10-11 2006-08-23 沖電気工業株式会社 チップサイズパッケージ
US6803295B2 (en) * 2001-12-28 2004-10-12 Texas Instruments Incorporated Versatile system for limiting mobile charge ingress in SOI semiconductor structures
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
SG144746A1 (en) * 2002-05-21 2008-08-28 Micron Technology Inc Super high density module with integrated wafer level packages
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
SG107595A1 (en) 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP3888302B2 (ja) * 2002-12-24 2007-02-28 カシオ計算機株式会社 半導体装置
WO2004064153A1 (en) * 2003-01-16 2004-07-29 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004221417A (ja) * 2003-01-16 2004-08-05 Casio Comput Co Ltd 半導体装置およびその製造方法
EP1482553A3 (en) * 2003-05-26 2007-03-28 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
EP1636842B1 (en) * 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルｃｓｐの製造方法
JP3904541B2 (ja) * 2003-09-26 2007-04-11 沖電気工業株式会社 半導体装置内蔵基板の製造方法
SG120123A1 (en) 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
DE10351028B4 (de) * 2003-10-31 2005-09-08 Infineon Technologies Ag Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4065855B2 (ja) * 2004-01-21 2008-03-26 株式会社日立製作所 生体および化学試料検査装置
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7473979B2 (en) * 2006-05-30 2009-01-06 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer back-side capacitors
DE102006033319B4 (de) * 2006-07-17 2010-09-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip
TWI364793B (en) * 2007-05-08 2012-05-21 Mutual Pak Technology Co Ltd Package structure for integrated circuit device and method of the same
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US8710665B2 (en) 2008-10-06 2014-04-29 Infineon Technologies Ag Electronic component, a semiconductor wafer and a method for producing an electronic component
US8952497B2 (en) 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe lines in wafers
JP7069082B2 (ja) * 2019-05-08 2022-05-17 三菱電機株式会社 電力用半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343064A (en) * 1988-03-18 1994-08-30 Spangler Leland J Fully integrated single-crystal silicon-on-insulator process, sensors and circuits
JPH11354631A (ja) 1998-06-11 1999-12-24 Nec Kansai Ltd 半導体装置
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
JP4183375B2 (ja) * 2000-10-04 2008-11-19 沖電気工業株式会社 半導体装置及びその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1296981C (zh) * 2002-10-30 2007-01-24 三洋电机株式会社 半导体器件的制造方法
US6972218B2 (en) 2003-04-17 2005-12-06 Oki Electric Industry Co., Ltd. Semiconductor device and fabricating method thereof
US6914327B2 (en) 2003-12-03 2005-07-05 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
US7352054B2 (en) 2004-01-27 2008-04-01 Casio Computer Co., Ltd. Semiconductor device having conducting portion of upper and lower conductive layers
US7582512B2 (en) 2004-01-27 2009-09-01 Casio Computer Co., Ltd. Method of fabricating semiconductor device having conducting portion of upper and lower conductive layers on a peripheral surface of the semiconductor device
JP2006019427A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体チップおよびその製造方法ならびに半導体装置
JP4609985B2 (ja) * 2004-06-30 2011-01-12 ルネサスエレクトロニクス株式会社 半導体チップおよびその製造方法ならびに半導体装置
JP2006319204A (ja) * 2005-05-13 2006-11-24 Oki Electric Ind Co Ltd 半導体装置の製造方法、及び半導体装置
JP2006319203A (ja) * 2005-05-13 2006-11-24 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法
WO2007040229A1 (ja) * 2005-10-03 2007-04-12 Rohm Co., Ltd. 半導体装置
US8063495B2 (en) 2005-10-03 2011-11-22 Rohm Co., Ltd. Semiconductor device
US8432046B2 (en) 2005-10-03 2013-04-30 Rohm Co., Ltd. Semiconductor device
US8659174B2 (en) 2005-10-03 2014-02-25 Rohm Co., Ltd. Semiconductor device
JP2007123756A (ja) * 2005-10-31 2007-05-17 Technology Alliance Group Inc 半導体装置の製造方法および半導体装置
JP2007165402A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体装置
JP2007165437A (ja) * 2005-12-12 2007-06-28 Fujitsu Ltd 半導体装置およびその製造方法
JP4722690B2 (ja) * 2005-12-12 2011-07-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2009152257A (ja) * 2007-12-19 2009-07-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010238729A (ja) * 2009-03-30 2010-10-21 Oki Semiconductor Co Ltd チップサイズパッケージ状の半導体チップ及び製造方法

Also Published As

Publication number Publication date
JP4183375B2 (ja) 2008-11-19
US20030205730A1 (en) 2003-11-06
US20020038890A1 (en) 2002-04-04
US6590257B2 (en) 2003-07-08
US6750125B2 (en) 2004-06-15

Similar Documents

Publication Publication Date Title
JP2002110951A (ja) 半導体装置及びその製造方法、半導体ウエハ及びそれにより製造される半導体装置
US7265440B2 (en) Methods and apparatus for packaging integrated circuit devices
US7019397B2 (en) Semiconductor device, manufacturing method of semiconductor device, stack type semiconductor device, and manufacturing method of stack type semiconductor device
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
KR20210003923A (ko) 멀티-티어 3d 집적용 다이 적층
JP3128878B2 (ja) 半導体装置
US5904496A (en) Wafer fabrication of inside-wrapped contacts for electronic devices
JP2005051150A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006278646A (ja) 半導体装置の製造方法
JP2001144121A (ja) 半導体装置およびその製造方法
JP2002280485A (ja) 半導体装置およびその製造方法
JP2006278610A (ja) 半導体装置及びその製造方法
JP3459234B2 (ja) 半導体装置およびその製造方法
JP3189799B2 (ja) 半導体装置の製造方法
JP2004349610A (ja) 半導体装置およびその製造方法
JPH11261010A (ja) 半導体装置及びその製造方法
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2008283216A (ja) 半導体装置及びその製造方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP3698160B2 (ja) 半導体装置の製造方法
KR100605767B1 (ko) 반도체 장치, 그 제조 방법, 회로 기판 및 전자기기
JP2005191485A (ja) 半導体装置
JP4862991B2 (ja) 半導体装置の製造方法
JPH10163251A (ja) 半導体装置及びその製造方法
JP2005302816A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050922

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060424

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060519

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees