JP2007165402A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007165402A JP2007165402A JP2005356651A JP2005356651A JP2007165402A JP 2007165402 A JP2007165402 A JP 2007165402A JP 2005356651 A JP2005356651 A JP 2005356651A JP 2005356651 A JP2005356651 A JP 2005356651A JP 2007165402 A JP2007165402 A JP 2007165402A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor chip
- sealing resin
- resin layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】パッシベーション膜および各層間膜とそれら各膜の下層との間でのひび割れの発生を防止することができる半導体装置を提供する。
【解決手段】半導体チップ1は、多層配線構造を有しており、最表面がパッシベーション膜22で覆われている。半導体チップ1の表面の周縁部には、全周にわたって、表面側および側面側に開放された溝31が形成されている。この溝31は、その最深部が半導体基板11に達している。そして、パッシベーション膜22上には、応力緩和層2、再配線3および封止樹脂層4が形成されている。封止樹脂層4は、応力緩和層2および再配線3の表面を覆い、これらの表面から溝31に入り込み、その溝31を埋め尽くしている。これにより、第1層間膜13、第2層間膜15、第3層間膜17およびパッシベーション膜22の各側面は、封止樹脂層4の溝31に入り込んだ部分によって被覆されている。
【選択図】図1
【解決手段】半導体チップ1は、多層配線構造を有しており、最表面がパッシベーション膜22で覆われている。半導体チップ1の表面の周縁部には、全周にわたって、表面側および側面側に開放された溝31が形成されている。この溝31は、その最深部が半導体基板11に達している。そして、パッシベーション膜22上には、応力緩和層2、再配線3および封止樹脂層4が形成されている。封止樹脂層4は、応力緩和層2および再配線3の表面を覆い、これらの表面から溝31に入り込み、その溝31を埋め尽くしている。これにより、第1層間膜13、第2層間膜15、第3層間膜17およびパッシベーション膜22の各側面は、封止樹脂層4の溝31に入り込んだ部分によって被覆されている。
【選択図】図1
Description
この発明は、多層配線構造を有する半導体装置に関する。
最近、半導体装置の高機能化・多機能化に伴って、WL−CSP(ウエハレベルチップスケールパッケージ:Wafer Level-Chip Scale Package)技術の実用化が進んでいる。WL−CSP技術では、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる(たとえば、特許文献1参照)。
図3は、WL−CSP技術が適用された半導体装置の構造を示す断面図である。
この半導体装置は、半導体チップ101を備えている。半導体チップ101は、その表面全域がパッシベーション膜102で覆われており、このパッシベーション膜102には、パッド103を露出させるためのパッド開口104が形成されている。
パッシベーション膜102上には、ポリイミド層105が積層されている。ポリイミド層105上には、再配線106が形成されており、この再配線106は、ポリイミド層105に貫通して形成された貫通孔107を介してパッド103に接続されている。
この半導体装置は、半導体チップ101を備えている。半導体チップ101は、その表面全域がパッシベーション膜102で覆われており、このパッシベーション膜102には、パッド103を露出させるためのパッド開口104が形成されている。
パッシベーション膜102上には、ポリイミド層105が積層されている。ポリイミド層105上には、再配線106が形成されており、この再配線106は、ポリイミド層105に貫通して形成された貫通孔107を介してパッド103に接続されている。
一方、パッシベーション膜102の下方には、半導体チップ101の基体をなす半導体基板108側から順に、第1配線層109、第1層間膜110、第2配線層111および第2層間膜112が積層されている。第1配線層109と第2配線層111とは、第1層間膜110に形成されたビアホール113を介して電気的に接続されている。そして、第2層間膜112に形成されたビアホール114を介して、第2配線層111とパッド103とが電気的に接続されている。
また、ポリイミド層105および再配線106上には、エポキシ樹脂からなる封止樹脂層115が積層され、再配線106は、その封止樹脂層115を貫通するポスト116を介して、封止樹脂層115の表面に配設された半田ボール117に接続されている。
特開2001−298120号公報
このような多層配線構造の半導体装置では、半導体チップ101、パッシベーション膜102、第1層間膜110、第2層間膜112および封止樹脂層115の各側面が面一となって露出している。そのため、半導体装置の側面に応力が加わったときに、その側面において、パッシベーション膜102、第1層間膜110および第2層間膜112とその下層との間でのひび割れ(パッシベーション膜102、第1層間膜110および第2層間膜112の剥がれ)が発生する。このようなひび割れが半導体チップ101の素子形成領域上まで進行すると、その素子形成領域に形成されている機能素子の動作不良を生じるおそれがある。
そこで、この発明の目的は、パッシベーション膜および各層間膜とそれら各膜の下層との間でのひび割れの発生を防止することができる半導体装置を提供することである。
上記の目的を達成するための請求項1記載の発明は、表面の周縁部に表面側および側面側に開放された溝を有する半導体チップと、この半導体チップ上に積層されて、前記溝に入り込んでおり、前記半導体チップの表面側を封止するための封止樹脂層とを含み、前記半導体チップは、当該半導体チップの基体をなす半導体基板と、この半導体基板上に上下に積層された複数の配線層と、各配線層間に介在された層間膜と、最上層の配線層の表面を被覆するパッシベーション膜とを備え、前記封止樹脂層の前記溝に入り込んだ部分により、各層間膜および各パッシベーション膜の側面が覆われていることを特徴とする、半導体装置である。
この構成によれば、半導体チップの表面の周縁部に溝が形成され、この溝に封止樹脂層が入り込んでいる。これにより、半導体チップの表層部の側面、つまり層間膜およびパッシベーション膜の各側面は、その溝に入り込んだ封止樹脂層によって覆われる。そのため、パッシベーション膜および各層間膜とそれら各膜の下層との間でのひび割れの発生を防止することができる。
請求項2記載の発明は、前記封止樹脂層を前記半導体チップと前記封止樹脂層との積層方向に貫通して設けられ、基端部が最上層の前記配線層と電気的に接続された複数のポストと、各ポストの先端部上に接触して形成され、前記封止樹脂層上に突出する外部接続端子とをさらに含み、前記封止樹脂層は、前記半導体チップの表面に未硬化の液状樹脂を塗布し、これを硬化させることにより形成されていることを特徴とする、請求項1記載の半導体装置である。
この構成によれば、封止樹脂層の材料として液状樹脂が用いられることにより、その液状樹脂を複数のポストの各間や溝へ良好に進入させることができ、複数のポストの各間や溝を封止樹脂層で確実に埋め尽くすことができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る半導体装置の構造を示す断面図である。この半導体装置は、WL−CSP技術が適用された半導体装置であり、半導体チップ1と、半導体チップ1上に積層された応力緩和層2と、応力緩和層2上に形成された再配線3と、再配線3上に積層された封止樹脂層4と、封止樹脂層4上に配置された金属ボール5とを備えている。
図1は、この発明の一実施形態に係る半導体装置の構造を示す断面図である。この半導体装置は、WL−CSP技術が適用された半導体装置であり、半導体チップ1と、半導体チップ1上に積層された応力緩和層2と、応力緩和層2上に形成された再配線3と、再配線3上に積層された封止樹脂層4と、封止樹脂層4上に配置された金属ボール5とを備えている。
半導体チップ1は、多層配線構造を有しており、この半導体チップ1の基体をなす半導体基板11上には、第1配線層12、第1層間膜13、第2配線層14、第2層間膜15、第3配線層16、第3層間膜17および第4配線層18が半導体基板11側からこの順に積層されている。
第1配線層12、第2配線層14、第3配線層16および第4配線層18は、それぞれ設計されたパターンに形成されている。そして、第1配線層12と第2配線層14とは、第1層間膜13に形成された複数のビアホール19を介して電気的に接続されている。また、第2配線層14と第3配線層16とは、第2層間膜15に形成された複数のビアホール20を介して電気的に接続され、第3配線層16と第4配線層18とは、第3層間膜17に形成された複数のビアホール21を介して電気的に接続されている。第3層間膜17および第4配線層18の表面は、半導体チップ1の最表層をなすパッシベーション膜22によって覆われている。パッシベーション膜22には、第4配線層18の一部をパッド23として露出させるための開口が形成されている。
第1配線層12、第2配線層14、第3配線層16および第4配線層18は、それぞれ設計されたパターンに形成されている。そして、第1配線層12と第2配線層14とは、第1層間膜13に形成された複数のビアホール19を介して電気的に接続されている。また、第2配線層14と第3配線層16とは、第2層間膜15に形成された複数のビアホール20を介して電気的に接続され、第3配線層16と第4配線層18とは、第3層間膜17に形成された複数のビアホール21を介して電気的に接続されている。第3層間膜17および第4配線層18の表面は、半導体チップ1の最表層をなすパッシベーション膜22によって覆われている。パッシベーション膜22には、第4配線層18の一部をパッド23として露出させるための開口が形成されている。
また、半導体チップ1は、平面視略矩形状に形成されており、その表面の周縁部には、全周にわたって、表面側および側面側に開放された溝31が形成されている。この溝31は、半導体チップ1の裏面側ほど幅狭となる断面三角形状に形成されており、その最深部(最底部)は、半導体基板11に達している。これにより、溝31内には、第1層間膜13、第2層間膜15、第3層間膜17およびパッシベーション膜22の各側面が露出している。
応力緩和層2は、たとえば、ポリイミドからなり、この半導体装置に応力が加わったとき、その応力を吸収して緩和するために設けられている。この応力緩和層2には、パッド23と対向する位置に、貫通孔32が貫通して形成されている。
再配線3は、貫通孔32を介してパッド23に接続されている。また、再配線3は、応力緩和層2の表面に沿って、封止樹脂層4を挟んで金属ボール5と対向する位置まで延びている。
再配線3は、貫通孔32を介してパッド23に接続されている。また、再配線3は、応力緩和層2の表面に沿って、封止樹脂層4を挟んで金属ボール5と対向する位置まで延びている。
封止樹脂層4は、たとえば、エポキシ樹脂からなり、この半導体装置の表面側を封止している。この封止樹脂層4は、応力緩和層2および再配線3の表面を覆い、さらに、これらの表面から溝31に入り込み、その溝31を埋め尽くしている。これにより、第1層間膜13、第2層間膜15、第3層間膜17およびパッシベーション膜22の各側面は、封止樹脂層4の溝31に入り込んだ部分によって被覆されている。また、封止樹脂層4は、表面が平坦面に形成されるとともに、その側面が半導体チップ1の側面と面一に形成されている。これによって、この半導体装置は、平面視におけるサイズが半導体チップ1のサイズと等しい略直方体形状を有している。
また、封止樹脂層4には、再配線3と金属ボール5との間に、たとえば、銅などの金属からなる扁平な円柱状のポスト33が貫通して設けられており、このポスト33によって、再配線3と金属ボール5とが接続されている。
金属ボール5は、図示しない配線基板などとの接続(外部接続)のための外部接続端子であり、たとえば、半田などの金属材料を用いてボール状に形成されている。
金属ボール5は、図示しない配線基板などとの接続(外部接続)のための外部接続端子であり、たとえば、半田などの金属材料を用いてボール状に形成されている。
以上のように、半導体チップ1の表面の周縁部に溝31が形成され、この溝31に封止樹脂層4が入り込んでいる。これにより、半導体チップ1の表層部の側面、つまり第1層間膜13、第2層間膜15、第3層間膜17およびパッシベーション膜22の各側面は、その溝31に入り込んだ封止樹脂層4によって覆われる。そのため、第1層間膜13、第2層間膜15、第3層間膜17およびパッシベーション膜22とそれら各膜の下層との間でのひび割れの発生を防止することができる。
図2は、図1に示す半導体装置の製造工程を工程順に示す断面図である。
まず、複数の半導体チップ1が作り込まれ、その表面全域がパッシベーション膜22で覆われたウエハWが用意される。そして、図2(a)に示すように、パッシベーション膜22に、パッド23を露出させるための開口が形成された後、そのパッシベーション膜22上に、応力緩和層2および再配線3が順に形成される。さらに、再配線3上の所定位置(金属ボール5の形成位置)に、たとえば、電解めっきにより、複数のポスト33が形成される。
まず、複数の半導体チップ1が作り込まれ、その表面全域がパッシベーション膜22で覆われたウエハWが用意される。そして、図2(a)に示すように、パッシベーション膜22に、パッド23を露出させるための開口が形成された後、そのパッシベーション膜22上に、応力緩和層2および再配線3が順に形成される。さらに、再配線3上の所定位置(金属ボール5の形成位置)に、たとえば、電解めっきにより、複数のポスト33が形成される。
次に、図2(b)に示すように、ダイシングラインLに沿って、ウエハWの裏面に向けて先細りとなる断面逆台形状の凹部41が応力緩和層2の表面から第1配線層12の下方まで窪むように形成される。この凹部41は、たとえば、レーザ加工によって形成されてもよいし、周面の断面形状が凹部41の形状に対応した断面台形状に形成されたブレード(図示せず)を用いて、ハーフカットの手法により形成されてもよい。
その後、図2(c)に示すように、ウエハWの表面全域上に封止樹脂層4が形成される。この封止樹脂層4は、ウエハWの表面全域に未硬化の液状エポキシ樹脂を塗布し、これを硬化させた後、その表面をポスト33が露出するまで研削することにより形成することができる。封止樹脂層4の材料として液状エポキシ樹脂が用いられることにより、その液状エポキシ樹脂を複数のポスト33の各間や凹部41へ良好に進入させることができ、複数のポスト33の各間や凹部41を封止樹脂層4で確実に埋め尽くすことができる。
つづいて、各ポスト33上に金属ボール5が形成された後、図2(d)に示すように、図示しないダイシングブレードを用いて、ダイシングラインLに沿って、ウエハWが切断(ダイシング)される。これにより、ウエハWが半導体チップ1の個片に切り分けられ、凹部41がダイシングラインLの両側の半導体チップ1の溝31として分断されて、図1に示す構成の半導体装置が得られる。
以上、この発明の一実施形態を説明したが、この発明は他の形態で実施することもできる。たとえば、上述の実施形態では、WL−CSP技術が適用された半導体装置を例に取り上げたが、この発明は、WL−CSP技術が適用された半導体装置以外にも、たとえば、実装基板に対して、半導体チップの表面を対向させて、半導体チップの裏面が露出した状態で実装(ベアチップ実装)される、半導体装置に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1 半導体チップ
4 封止樹脂層
5 金属ボール(外部接続端子)
11 半導体基板
12 第1配線層
13 第1層間膜
14 第2配線層
15 第2層間膜
16 第3配線層
17 第3層間膜
18 第4配線層
22 パッシベーション膜
31 溝
33 ポスト
4 封止樹脂層
5 金属ボール(外部接続端子)
11 半導体基板
12 第1配線層
13 第1層間膜
14 第2配線層
15 第2層間膜
16 第3配線層
17 第3層間膜
18 第4配線層
22 パッシベーション膜
31 溝
33 ポスト
Claims (2)
- 表面の周縁部に表面側および側面側に開放された溝を有する半導体チップと、
この半導体チップ上に積層されて、前記溝に入り込んでおり、前記半導体チップの表面側を封止するための封止樹脂層とを含み、
前記半導体チップは、当該半導体チップの基体をなす半導体基板と、この半導体基板上に上下に積層された複数の配線層と、各配線層間に介在された層間膜と、最上層の配線層の表面を被覆するパッシベーション膜とを備え、
前記封止樹脂層の前記溝に入り込んだ部分により、各層間膜および各パッシベーション膜の側面が覆われていることを特徴とする、半導体装置。 - 前記封止樹脂層を前記半導体チップと前記封止樹脂層との積層方向に貫通して設けられ、基端部が最上層の前記配線層と電気的に接続された複数のポストと、
各ポストの先端部上に接触して形成され、前記封止樹脂層上に突出する外部接続端子とをさらに含み、
前記封止樹脂層は、前記半導体チップの表面に未硬化の液状樹脂を塗布し、これを硬化させることにより形成されていることを特徴とする、請求項1記載の半導体装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005356651A JP2007165402A (ja) | 2005-12-09 | 2005-12-09 | 半導体装置 |
KR1020087007892A KR20080049807A (ko) | 2005-10-03 | 2006-10-03 | 반도체 장치 |
TW095136825A TW200717743A (en) | 2005-10-03 | 2006-10-03 | Semiconductor device |
US11/992,985 US8063495B2 (en) | 2005-10-03 | 2006-10-03 | Semiconductor device |
CN2006800366350A CN101278394B (zh) | 2005-10-03 | 2006-10-03 | 半导体装置 |
PCT/JP2006/319801 WO2007040229A1 (ja) | 2005-10-03 | 2006-10-03 | 半導体装置 |
US13/274,738 US8432046B2 (en) | 2005-10-03 | 2011-10-17 | Semiconductor device |
US13/851,993 US8659174B2 (en) | 2005-10-03 | 2013-03-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005356651A JP2007165402A (ja) | 2005-12-09 | 2005-12-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007165402A true JP2007165402A (ja) | 2007-06-28 |
Family
ID=38248014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005356651A Pending JP2007165402A (ja) | 2005-10-03 | 2005-12-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007165402A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009146960A (ja) * | 2007-12-12 | 2009-07-02 | Casio Comput Co Ltd | 半導体装置の製造方法 |
WO2009096254A1 (ja) * | 2008-01-28 | 2009-08-06 | Murata Manufacturing Co., Ltd. | 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127206A (ja) * | 1999-08-13 | 2001-05-11 | Citizen Watch Co Ltd | チップスケールパッケージの製造方法及びicチップの製造方法 |
JP2002110951A (ja) * | 2000-10-04 | 2002-04-12 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法、半導体ウエハ及びそれにより製造される半導体装置 |
JP2003204014A (ja) * | 2001-10-25 | 2003-07-18 | Seiko Epson Corp | 半導体ウエハ、バンプ付き半導体ウエハの製造方法、バンプ付き半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器 |
-
2005
- 2005-12-09 JP JP2005356651A patent/JP2007165402A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127206A (ja) * | 1999-08-13 | 2001-05-11 | Citizen Watch Co Ltd | チップスケールパッケージの製造方法及びicチップの製造方法 |
JP2002110951A (ja) * | 2000-10-04 | 2002-04-12 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法、半導体ウエハ及びそれにより製造される半導体装置 |
JP2003204014A (ja) * | 2001-10-25 | 2003-07-18 | Seiko Epson Corp | 半導体ウエハ、バンプ付き半導体ウエハの製造方法、バンプ付き半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009146960A (ja) * | 2007-12-12 | 2009-07-02 | Casio Comput Co Ltd | 半導体装置の製造方法 |
JP4596001B2 (ja) * | 2007-12-12 | 2010-12-08 | カシオ計算機株式会社 | 半導体装置の製造方法 |
KR101053026B1 (ko) | 2007-12-12 | 2011-08-01 | 가시오게산키 가부시키가이샤 | 반도체장치의 제조방법 |
WO2009096254A1 (ja) * | 2008-01-28 | 2009-08-06 | Murata Manufacturing Co., Ltd. | 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法 |
JP4458307B2 (ja) * | 2008-01-28 | 2010-04-28 | 株式会社村田製作所 | 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法 |
JPWO2009096254A1 (ja) * | 2008-01-28 | 2011-05-26 | 株式会社村田製作所 | 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法 |
US8212359B2 (en) | 2008-01-28 | 2012-07-03 | Murata Manufacturing Co., Ltd. | Semiconductor integrated circuit device, mounting structure of semiconductor integrated circuit device, and method for manufacturing semiconductor integrated circuit device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8063495B2 (en) | Semiconductor device | |
TWI389183B (zh) | 堆疊半導體晶片之方法與裝置 | |
JP5183708B2 (ja) | 半導体装置およびその製造方法 | |
EP2978020A1 (en) | Package substrate | |
WO2006054606A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009181981A (ja) | 半導体装置の製造方法および半導体装置 | |
KR102351676B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
TWI556379B (zh) | 半導體封裝件及其製法 | |
JP2008021936A (ja) | 半導体装置及びその製造方法 | |
TWI594382B (zh) | 電子封裝件及其製法 | |
JP5473959B2 (ja) | 半導体装置 | |
KR20170052466A (ko) | 캐비티를 갖는 폴리머-기반 반도체 구조체 | |
US9548280B2 (en) | Solder pad for semiconductor device package | |
TWI567894B (zh) | 晶片封裝 | |
US9805979B2 (en) | Electronic package and fabrication method thereof | |
JP2006173548A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005310954A (ja) | 半導体パッケージとその製造方法 | |
TWI552304B (zh) | 堆疊式封裝件及其製法 | |
US11682619B2 (en) | Package component, semiconductor package and manufacturing method thereof | |
JP2007165402A (ja) | 半導体装置 | |
JP4986417B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR101059625B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
WO2011086611A1 (ja) | 半導体装置及びその製造方法 | |
JP5006026B2 (ja) | 半導体装置 | |
JP5394418B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081126 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120105 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120302 |
|
A02 | Decision of refusal |
Effective date: 20120621 Free format text: JAPANESE INTERMEDIATE CODE: A02 |