JP4458307B2 - 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP4458307B2
JP4458307B2 JP2009530683A JP2009530683A JP4458307B2 JP 4458307 B2 JP4458307 B2 JP 4458307B2 JP 2009530683 A JP2009530683 A JP 2009530683A JP 2009530683 A JP2009530683 A JP 2009530683A JP 4458307 B2 JP4458307 B2 JP 4458307B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
passivation film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009530683A
Other languages
English (en)
Other versions
JPWO2009096254A1 (ja
Inventor
優輝 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP4458307B2 publication Critical patent/JP4458307B2/ja
Publication of JPWO2009096254A1 publication Critical patent/JPWO2009096254A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体集積回路装置に関し、詳しくは、バンプを用いずに非接触にて信号を伝送することができる半導体集積回路装置の構造に関する。
従来、半導体集積回路装置の実装方法としてはフリップチップ実装やワイヤボンディングといった方法が一般的である。これらの方法は、半導体集積回路装置を回路基板に接続するためのバンプやワイヤなどの導電性の接合部材を、半導体基板の電極に物理的に接合することによって、導通状態で電気信号を伝送している。
例えば半導体集積回路装置の要部断面図である図５に示すように、半導体基板の基板本体１２９を覆うパッシベーション膜１０５に開口１０４を形成し、この開口１０４から露出する最上層配線１０３上と開口１０４の周囲とに導電材料で下地層１３０を形成し、この下地層１３０にはんだバンプ１０２を接合する。パッシベーション膜１０５は、半導体基板の主面上に積層された絶縁層（図示せず）が吸湿したり、最上層配線１０３間でショートが発生したりすることを防止する。（特許文献１参照）
しかしながら、半導体集積回路装置が小型化した場合、隣接する接合部材（バンプなど）同士が互いに接触し、ショートが発生する可能性があるため、半導体集積回路装置の小型化には限界がある。
一方、容量結合を利用して非導通で信号を伝送する方法も提案されている。例えば図６の断面図に示すモジュラーエレクトロニックシステム２０１では、サブストレート２１０とダイ２１１との間に、容量性信号経路を提供する容量的に信号する手段２１３として、例えば"半キャパシタ"２１４と２１５との間の間隙に誘電体２１７が充填されている（例えば、特許文献２参照）。
特開平１１−２４３１０９号公報 特開２００４−２５３８１６号公報
容量結合を用いた場合には、導電部材による接合が不要となるので、ショート発生を防止することは容易である。
しかし、半導体集積回路装置の小型化に伴って半導体基板側のパッドが小面積化すると、回路基板上に形成された電極と間の容量性領域が小さくなり、所望とする容量が得られないという問題がある。
本発明は、かかる実情に鑑み、小型化しても容量結合により回路基板に実装することができる半導体集積回路装置を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した半導体集積回路装置を提供する。
半導体集積回路装置は、（ａ）半導体基板本体上に絶縁膜を介して複数の配線が順次積層されている、半導体基板と、（ｂ）前記半導体基板の前記配線が積層されている主面に形成され、前記配線のうち最上層配線の少なくとも一部が露出する開口を有する、パッシベーション膜と、（ｃ）前記パッシベーション膜の前記開口に露出する前記最上層配線及び前記パッシベーション膜の前記開口の周囲を被覆し、前記パッシベーション膜の表面のうち前記開口の周囲の部分に形成された延出部を含む、電極と、（ｄ）少なくとも前記電極を被覆するように形成された誘電体層とを備える。
上記構成において、半導体集積回路装置を回路基板に実装する際、半導体集積回路装置の電極の延出部が半導体集積回路装置の誘電体層を介して回路基板の電極と対向する状態となるように実装することで、半導体集積回路基板の電極と回路基板の電極との間を、容量結合により電気的に接続することができる。
上記構成によれば、半導体集積回路基板と回路基板との間では、電極間の容量結合を利用して、直流電流が流れない非導通状態（非接触状態）で信号伝送することができるため、隣接する電極間のショート発生を防止できる。
また、最上層配線の面積に関わらず、延出部の大きさを調整することによって、あるいは誘電体層の材料や厚さを適宜に選択することによって、所望とする結合容量が得られるため、半導体集積回路装置を小型化しても大容量の信号伝送が可能である。
さらに、半導体基板の一方主面はパッシベーション膜によって被覆されているので、半導体基板の絶縁膜が吸湿することを防止できる。
好ましくは、前記パッシベーション膜の表面のうち、前記電極の前記延出部と接する領域は平坦である。
上記構成によれば、電極の延出部全体が誘電体層を介して回路基板の電極と対向する状態となるので、延出部の面積を有効に活用して容量結合を形成することができる。
さらに好ましくは、前記パッシベーション膜の表面に、前記パッシベーション膜の前記開口の少なくとも一部が露出するように形成されるとともに、その表面が平坦である補助層をさらに備え、前記電極の前記延出部は前記補助層の表面に形成されている。
上記構成によれば、延出部は表面が平坦である補助層の上に形成されるため、電極の延出部全体が誘電体層を介して回路基板の電極と対向する状態となる。したがって、パッシベーション膜が凹凸を有している場合にも、延出部の面積を有効に活用して、回路基板の電極との間で容量結合を形成することができる。
半導体集積回路装置は、前記パッシベーション膜の表面側の凹部に接着樹脂が充填され、前記誘電体層及び前記接着樹脂の表面が同一平面内に含まれる。
上記構成によれば、パッシベーション膜の表面に凹凸があっても、パッシベーション膜の表面側の凹部に接着樹脂を充填して、誘電体層及び接着樹脂の表面を平坦にした上、接着樹脂の表面を回路基板に接着することにより、半導体集積回路装置を安定して実装することができる。
また、本発明は、半導体集積回路装置の実装構造を提供する。
半導体集積回路装置の実装構造は、回路基板に、上記いずれかの構成の半導体集積回路装置を実装した構造である。前記半導体集積回路装置の前記電極の前記延出部が、前記半導体集積回路装置の前記誘電体層を介して、前記回路基板の電極の表面に対向している。
上記構成により、半導体集積回路装置の電極の延出部と回路基板の電極との間を、容量結合することができる。電極の延出部の大きさや形状、誘電体層の材料や厚さを適宜に選択することで、半導体集積回路装置を小型化しても回路基板に実装することができる。
また、本発明は、以下のように構成した半導体集積回路装置の製造方法を提供する。
半導体集積回路装置の製造方法は、（１）半導体基板本体上に絶縁膜を介して順次積層された複数の配線を有する半導体基板を形成する第１の工程と、（２）前記半導体基板の前記配線が積層されている主面に、前記配線のうち最上層配線の少なくとも一部が露出する開口を有するパッシベージョン膜を形成する、第２の工程と、（３）前記パッシベーション膜の前記開口及び前記開口の周囲を被覆し、前記パッシベーション膜の表面のうち前記開口の周囲の部分に形成された延出部を含む電極を形成する、第３の工程と、（４）少なくとも前記電極を被覆するように誘電体層を形成する、第４の工程とを備える。
上記方法で製造した半導体集積回路装置は、半導体集積回路基板と回路基板との間では、電極間の容量結合を利用して、直流電流が流れない非導通状態（非接触状態）で信号伝送することができるため、隣接する電極間のショート発生を防止できる。
また、最上層配線の面積に関わらず、延出部の大きさを調整することによって、あるいは誘電体層の材料や厚さを適宜に選択することによって、所望とする結合容量が得られるため、半導体集積回路装置を小型化しても大容量の信号伝送が可能である。
さらに、半導体基板の一方主面はパッシベーション膜によって被覆されているので、半導体基板の絶縁膜が吸湿することを防止できる。
好ましくは、前記第２の工程の後に、前記パッシベーション膜の表面に、前記パッシベーション膜の前記開口の少なくとも一部が露出するように、表面が平坦である補助層を形成する工程をさらに備える。
この場合、パッシベーション膜が凹凸を有している場合にも、補助層によって電極の延出部を平坦な面に形成することができる。
好ましくは、前記第３の工程において、前記パッシベーション膜に沿うように導電材料を成膜することにより、前記電極を形成する。
この場合、蒸着やスパッタリングなどの方法で導電材料を成膜することで、電極を容易に形成することができる。
半導体集積回路装置の製造方法は、前記第４の工程の後に、前記誘電体層の表面側の凹凸を平坦にするように、前記誘電体層の表面側の凹部に接着樹脂を配置する、第５の工程をさらに備える。
この場合、誘電体の表面に凹凸があっても、接着樹脂で表面を平坦にした上、接着樹脂の表面を回路基板に接着することにより、半導体集積回路装置を安定して実装することができる。
好ましくは、前記第５の工程において、前記パッシベーション膜の表面側に接着樹脂を配置した後、前記誘電体層のうち少なくとも前記電極の前記延長出部を被覆する部分が露出するまで、前記接着樹脂を研磨する。
この場合、半導体集積回路装置を回路基板に実装する際、半導体集積回路装置側の電極と回路基板側の電極との間に半導体集積回路装置の誘電体層のみが配置されるようにして、良好な容量結合状態を実現することができる。
好ましくは、前記第５の工程において、未硬化状態の前記接着樹脂を前記誘電体層上に圧着する。
この場合、誘電体層の表面側に接着樹脂を容易に配置することができる。
好ましくは、前記第５の工程において、未硬化状態の前記接着樹脂を前記誘電体層上に塗布する。
この場合、誘電体層の表面側に接着樹脂を容易に配置することができる。
本発明によれば、半導体集積回路装置は、小型化しても容量結合により回路基板に実装することができる。
半導体集積回路装置を実装した状態を示す要部断面図である。（実施例１） 半導体集積回路装置の製造工程を示す要部断面である。（実施例１） 半導体集積回路装置の製造工程を示す要部断面である。（実施例１） 半導体集積回路装置の製造工程を示す要部断面である。（実施例２） 半導体集積回路装置を実装した状態を示す要部断面図である。（従来例１） 半導体集積回路装置を実装した状態を示す要部断面図である。（従来例２）
符号の説明
１０ 半導体集積回路装置
１１ 半導体基板
１２，１２ｘ 最上層配線
１３ パッド
１４ パッシベーション膜
１５ 開口
１９ 電極
１９ａ 延出部
２０ 誘電体層
３０ 接着樹脂
以下、本発明の実施の形態として実施例を、図１〜図４を参照しながら説明する。
＜実施例１＞ 実施例１の半導体集積回路装置について、図１〜図３を参照しながら説明する。
図１は、半導体集積回路装置１０を回路基板２に実装した状態を示す要部断面図である。
半導体集積回路装置１０は、半導体基板１１の一方主面（図では下面）１１ａ及び最上層配線１２の上にパッシベーション膜１４が形成されている。パッシベーション膜１４には開口１５が形成され、最上層配線１２のうち、パッシベーション膜１４の開口１５から露出する部分によってパッド１３が形成されている。
パッド１３上及びパッシベーション膜１４の開口１５付近の側面１４ｂ及び表面１４ａに、電極１９が形成されている。電極１９のうち、パッシベーション膜１４の表面１４ａに形成された延出部１９ａは、半導体基板１１の下面１１ａと平行に延在している。すなわち、パッシベーション膜１４の表面の延出部１９ａと接する領域は、平坦であるとともに半導体基板１１の下面１１ａと平行に形成されている。
パッシベーション膜１４及び電極１９は、誘電体層２０で覆われている。誘電体２０はパッシベーション膜１４及び電極１９に沿って形成されるため、最上層配線１２や電極１９が形成された箇所が凹部となって、誘電体層２０の表面には凹凸が形成される。そして、凹部には接着樹脂３０が埋め込まれ、誘電体層２０の表面２１と接着樹脂３０の表面３１，３３とは、同一平面内に含まれている。
半導体集積回路装置１０は、接着樹脂３０の表面３１，３３が回路基板２の電極４に接着され、半導体集積回路装置１０の電極１９が回路基板２の電極４に対向した状態で、回路基板２に実装される。半導体集積回路装置１０の電極１９の延出部１９ａと回路基板２の電極４との間には誘電体層２０が配置され、半導体集積回路装置１０の電極１９の延出部１９ａと回路基板２の電極４との間は容量結合している。
次に、半導体集積回路装置の製造工程について、図２及び図３を参照しながら説明する。図２及び図３の左側の（ａ−１）〜（ｆ−１）は、半導体集積回路装置１０の要部断面図である。図２及び図３の右側の（ａ−２）〜（ｆ−２）は、図２及び図３の左側の（ａ−１）〜（ｆ−１）中の矢印に沿って見た半導体集積回路装置の要部平面図である。
まず、図２（ａ−１）及び（ａ−２）に示すように、主面１１ａにパッシベーション膜１４が形成された半導体基板１１を準備する。半導体基板１１は、図示を省略しているが、基板本体上に絶縁膜を介して複数の配線が順次積層されている。パッシベーション膜１４には開口１５が形成され、この開口１５から露出する最上層配線１２によって、パッド１３が形成されている。パッシベーション膜１４は、ＰＳＧ（Phospho-Silicate-Glass）、ＢＰＳＧ（ホウ素Ｂ含有ＰＳＧ）、ＳｉＮＸ、ＳｉＯ２などを用いて形成する。最上層配線１２は、ＡｌやＣｕ等で形成する。
次いで、図２（ｂ−１）及び（ｂ−２）に示すように、パッド１３とパッシベーション膜１４の上に、スパッタリングや蒸着、めっきなどの方法により、金属の導電膜１８を形成する。導電膜１８は、例えばＴｉＷ、Ｎｉ、Ｍｏ、Ｗ、Ｔｉを用いて、厚さが３０〜２０００ｎｍ、好ましくは１００〜１０００ｎｍとなるように形成する。導電膜１８は、２層以上を積層してもよい。
次いで、図２（ｃ−１）及び（ｃ−２）に示すように、導電膜１８をエッチングなどの方法でパターニングする。このとき、導電膜１８は、パッド１３上及びその周囲の部分を残して、他の部分を除去し、パッド１３よりも大きい電極１９を形成する。すなわち、電極１９は、パッド１３の上からパッシベーション膜１４の側面１４ｂ及び表面１４ａに拡大して形成されている。電極１９の表面は研磨してもよい。
次いで、図２（ｄ−１）及び（ｄ−２）に示すように、パッシベーション膜１４及び電極１９の表面全体に、スパッタリングや蒸着などの方法により、誘電体層２０を形成する。誘電体層２０は、ＳｉＮＸ、Ｔａ２Ｏ５、ＴｉＯ２、ＢａＴｉＯ３などの誘電材料を用いて、５０ｎｍ程度以上の厚みとなるように形成する。なお、絶縁性を確保するため、誘電体層２０の厚みは１００ｎｍ以上であることがさらに好ましい。
次いで、図３（ｅ−１）及び（ｅ−２）に示すように、誘電体層２０表面全体に、未硬化状態の接着樹脂３０を配置する。例えば、液状のポリイミド系樹脂などの熱可塑性接着剤をスピンコートにより塗布する。あるいは、誘電体層２０表面全体に、未硬化状態の接着樹脂３０のシートを圧着してもよい。
次いで、図３（ｆ−１）及び（ｆ−２）に示すように、誘電体層２０のうち少なくとも電極１９の延出部１９ａを被覆する部分が露出するまで、接着樹脂３０を研磨する。例えば、熱可塑性接着剤の接着樹脂３０をＣＭＰ（chemical mechanical polishing）法により研磨する。これにより、表面に露出する誘電体層２０と接着樹脂３０の両方の平面２１，３１，３３が平坦になり、半導体集積回路装置１０が完成する。
次いで、図１の断面図に示すように、半導体集積回路装置１０を回路基板２に実装する。詳しくは、半導体集積回路装置１０のパッド１３と回路基板２の電極４とを対向させた状態で、半導体集積回路装置１０の接着樹脂３０の表面３１，３３を回路基板２の電極４の表面に接着する。すなわち、接着樹脂３０の表面３１，３３が回路基板２の電極４の表面に接した状態で、接着樹脂３０を硬化させる。半導体集積回路装置１０は、パッシベーション膜１４、最上層配線１２、誘電体層２０によって形成される凹凸を平坦にするように充填されている接着樹脂３０によって、安定して回路基板２に実装することができる。
回路基板２の電極４は、例えば無線ＩＣデバイス（ＲＦ−IＤ）の放射板の外部電極であり、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｗ、Ｍｏ、Ｔｉ、Ｎｉ等を用いて形成する。
実施例１の半導体集積回路装置１０は、電極１９の延出部１９ａを、パッド１３の外側に任意の形状で形成することにより、回路基板２の電極４と容量結合する半導体集積回路装置１０側の電極面積を拡大することができる。そのため、半導体集積回路装置１０のパッド１３と回路基板２の電極４とを単純に対向するように配置して容量結合する一般の容量結合方法に比べて、半導体基板１１の表面積を利用して電極１９の延出部１９ａを拡大し、比誘電率が低い材料でも絶縁性を確保可能な厚みの誘電体層２０を形成することで、信号の伝達が可能な容量を形成できる。また、誘電体層２０が確実に回路基板２の電極４の表面に接することができるので、低損失で容量結合が可能となる。
例えば、ＵＨＦ帯（８５０〜９６０ＭＨｚ）で動作するＲＦ−ＩＤのＩＣチップと放射板とを容量結合する場合、ＩＣチップのパッシベーション膜に６０μｍ×６０μｍの開口を設け、開口よりも大きい１００μｍ×１００μｍの電極を形成し、幅２０μｍの矩形枠状の電極を、２３０ｎｍ厚のＴａ２Ｏ５（εｒ＝２５）の誘電体層を介して放射板と容量結合させ、６ｐＦの容量を形成した状態で、ＩＣチップを動作させることができた。
半導体集積回路装置１０を容量結合により回路基板２の電極４に実装すると、一般的な導通接続方法で実装する場合に比べて、電極同士の狭ギャップ化が可能であり、耐ＥＳＤ特性が良好である。一般的な導通接続方法で実装する場合には、例えばＡｕなどを材料とする厚みがあるバンプを用いるが、容量結合により実装する場合にはバンプが不要となる。そのため、バンプの材料・加工費の分、低コスト化が可能であり、バンプ高さ分の低背化が可能である。なお、本実施例においてはパッシベーション膜１４の表面全体を覆うように誘電体層２０を形成したが、誘電体層２０は少なくとも電極１９を覆っていればよい。
＜実施例２＞ 実施例２の半導体集積回路装置について、図４を参照しながら説明する。
実施例２の半導体集積回路装置は、実施例１の半導体集積回路装置１０と略同様に構成されている。以下では、実施例１との相違点を中心に説明し、実施例１と同様の構成部分には同じ符号を用いる。
実施例２の半導体集積回路装置の製造工程について、図４の断面図を参照しながら説明する。
まず、実施例１と同様に、図４（ａ）に示すように、主面１１ａにパッシベーション膜１４が形成された半導体基板１１を準備する。半導体基板１１の基板本体は、図示を省略しているが、絶縁膜を介して複数の配線が順次積層されている。パッシベーション膜１４には開口１５が形成され、この開口１５から露出する最上層配線１２によって、パッド１３が形成されている。Ａｌなどで形成される最上層配線１２，１２ｘは、パッド１３以外の部分がパッシベーション膜１４で覆われている。パッシベーション膜１４の表面は、最上層配線１２，１２ｘの有無などにより、平坦ではなく凹凸が形成されている。
次いで、実施例１と異なり、図４（ｂ）に示すように、パッド１３とパッシベーション膜１４の上に、感光性樹脂をスピンコートにより塗布して、補助層１６を形成する。
次いで、図４（ｃ）に示すように、フォトリソグラフィ技術を用いて感光性樹脂の補助層１６をパターニングし、パッド１３が露出する開口１７を形成する。
以下、実施例１と同様に、半導体集積回路装置を製造する。すなわち、図４（ｄ）に示すように、補助層１６及びパッド１３の外表面全体に、スパッタリングや蒸着、めっきなどの方法により、金属の導電膜１８を形成する。例えば、Ｔｉ／ＴｉＣｕを成膜する。次いで、図４（ｅ）に示すように、導電膜１８をエッチングなどの方法でパターニングし、パッド１３よりも大きい電極１９を形成する。次いで、図４（ｆ）に示すように、例えばスパッタリング法によりＴａ２Ｏ５を成膜することにより、誘電体層２０を形成し、半導体集積回路装置が完成する。
完成した半導体集積回路装置は、電極の延出部が回路基板の電極に対向するように配置された状態で樹脂モールドされることにより、回路基板に実装される。
実施例２の半導体集積回路装置は、パッシベーション膜１４の凹凸がある表面が補助層１６で覆われ、電極１９と誘電体層２０とは、補助層１６の平坦な表面１６ａ上に形成されている。したがって、電極１９の延出部１９ａと回路基板２の電極４と平行に対向させることができ、こられの間で十分な容量結合を形成することができる。
＜まとめ＞ 以上に説明した半導体集積回路装置１０は、小型化しても、パッド１３の外側の隆起した部分（パッシベーション膜１４の表面１４ａ）に形成した電極１９の延出部１９ａが誘電体層２０を介して回路基板２の電極４に容量結合するように実装することできる。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。

Claims (10)

  1. 半導体基板本体上に絶縁膜を介して複数の配線が順次積層されている、半導体基板と、
    前記半導体基板の前記配線が積層されている主面に形成され、前記配線のうち最上層配線の少なくとも一部が露出する開口を有する、パッシベーション膜と、
    前記パッシベーション膜の前記開口に露出する前記最上層配線及び前記パッシベーション膜の前記開口の周囲を被覆し、前記パッシベーション膜の表面のうち前記開口の周囲の部分に形成された延出部を含む、電極と、
    少なくとも前記電極を被覆するように形成された誘電体層と、
    を備え、
    前記パッシベーション膜の表面側の凹部に接着樹脂が充填され、
    前記誘電体層及び前記接着樹脂の表面が同一平面内に含まれることを特徴とする半導体集積回路装置。
  2. 前記パッシベーション膜の表面のうち、前記電極の前記延出部と接する領域は、平坦であることを特徴とする、請求項１に記載の半導体集積回路装置。
  3. 前記パッシベーション膜の表面に、前記パッシベーション膜の前記開口の少なくとも一部が露出するように形成された補助層をさらに備え、
    前記電極の前記延出部は前記補助層の表面に形成されていることを特徴とする、請求項１又は２に記載の半導体集積回路装置。
  4. 回路基板に、請求項１乃至３のいずれか一つに記載の半導体集積回路装置を実装した構造において、
    前記半導体集積回路装置の前記電極の前記延出部が、前記半導体集積回路装置の前記誘電体層を介して、前記回路基板の電極の表面に対向していることを特徴とする、半導体集積回路装置の実装構造。
  5. 半導体基板本体上に絶縁膜を介して順次積層された複数の配線を有する半導体基板を形成する第１の工程と、
    前記半導体基板の前記配線が積層されている主面に、前記配線のうち最上層配線の少なくとも一部が露出する開口を有するパッシベーション膜を形成する、第２の工程と、
    前記パッシベーション膜の前記開口及び前記開口の周囲を被覆し、前記パッシベーション膜の表面のうち前記開口の周囲の部分に形成された延出部を含む電極を形成する、第３の工程と、
    少なくとも前記電極を被覆するように誘電体層を形成する、第４の工程と、
    前記第４の工程の後に、前記誘電体層の表面側の凹凸を平坦にするように、前記誘電体層の表面側の凹部に接着樹脂を配置する、第５の工程と、
    を備えたことを特徴とする、半導体集積回路装置の製造方法。
  6. 前記第２の工程の後に、前記パッシベーション膜の表面に、前記パッシベーション膜の前記開口の少なくとも一部が露出するように、表面が平坦である補助層を形成する工程をさらに備えることを特徴とする、請求項５に記載の半導体集積回路装置の製造方法。
  7. 前記第３の工程において、前記パッシベーション膜に沿うように導電材料を成膜することにより、前記電極を形成することを特徴とする、請求項５又は６に記載の半導体集積回路装置の製造方法。
  8. 前記第５の工程において、前記パッシベーション膜の表面側に接着樹脂を配置した後、前記誘電体層のうち少なくとも前記電極の前記延出部を被覆する部分が露出するまで、前記接着樹脂を研磨することを特徴とする、請求項５乃至７のいずれか一つに記載の半導体集積回路装置の製造方法。
  9. 前記第５の工程において、未硬化状態の前記接着樹脂を前記誘電体層上に圧着することを特徴とする請求項５乃至８のいずれか一つに記載の半導体集積回路装置の製造方法。
  10. 前記第５の工程において、未硬化状態の前記接着樹脂を前記誘電体層上に塗布することを特徴とする請求項５乃至８のいずれか一つに記載の半導体集積回路装置の製造方法。
JP2009530683A 2008-01-28 2009-01-19 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法 Active JP4458307B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008016977 2008-01-28
JP2008016977 2008-01-28
PCT/JP2009/050664 WO2009096254A1 (ja) 2008-01-28 2009-01-19 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP4458307B2 true JP4458307B2 (ja) 2010-04-28
JPWO2009096254A1 JPWO2009096254A1 (ja) 2011-05-26

Family

ID=40912607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009530683A Active JP4458307B2 (ja) 2008-01-28 2009-01-19 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (1) US8212359B2 (ja)
JP (1) JP4458307B2 (ja)
CN (1) CN101681893B (ja)
WO (1) WO2009096254A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011152255A1 (ja) * 2010-06-02 2011-12-08 株式会社村田製作所 Ｅｓｄ保護デバイス
US9153490B2 (en) * 2011-07-19 2015-10-06 Sony Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, manufacturing method of semiconductor device, semiconductor device, and electronic device
CN102306632B (zh) * 2011-09-07 2012-10-31 中国航天科技集团公司第九研究院第七七一研究所 一种适用于光刻工艺的平坦化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046038A (ja) * 1983-08-23 1985-03-12 Nec Corp 集積回路装置
JP2006173476A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2007043172A (ja) * 2005-08-02 2007-02-15 Internatl Business Mach Corp <Ibm> 高速・高周波数デバイスのためのチップ間ｅｓｄ保護構造体
JP2007165402A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812885A (en) * 1987-08-04 1989-03-14 Texas Instruments Incorporated Capacitive coupling
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
JP3101252B2 (ja) 1998-11-30 2000-10-23 株式会社日立製作所 半導体集積回路装置
US6559531B1 (en) * 1999-10-14 2003-05-06 Sun Microsystems, Inc. Face to face chips
JP3526548B2 (ja) * 2000-11-29 2004-05-17 松下電器産業株式会社 半導体装置及びその製造方法
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
JP3750532B2 (ja) * 2001-01-29 2006-03-01 株式会社村田製作所 薄膜回路基板及びその製造方法
US7319341B1 (en) * 2003-08-28 2008-01-15 Altera Corporation Method of maintaining signal integrity across a capacitive coupled solder bump
JP2007042977A (ja) * 2005-08-05 2007-02-15 Shinko Electric Ind Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046038A (ja) * 1983-08-23 1985-03-12 Nec Corp 集積回路装置
JP2006173476A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2007043172A (ja) * 2005-08-02 2007-02-15 Internatl Business Mach Corp <Ibm> 高速・高周波数デバイスのためのチップ間ｅｓｄ保護構造体
JP2007165402A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20100038799A1 (en) 2010-02-18
US8212359B2 (en) 2012-07-03
CN101681893B (zh) 2011-11-30
JPWO2009096254A1 (ja) 2011-05-26
WO2009096254A1 (ja) 2009-08-06
CN101681893A (zh) 2010-03-24

Similar Documents

Publication Publication Date Title
US9257404B2 (en) Semiconductor device, having through electrodes, a manufacturing method thereof, and an electronic apparatus
JP5183708B2 (ja) 半導体装置およびその製造方法
TWI652780B (zh) 封裝結構及其製造方法
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2006310530A (ja) 回路装置およびその製造方法
JP2010103300A (ja) 半導体装置及びその製造方法
US6383840B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP4458307B2 (ja) 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法
JP4061506B2 (ja) 半導体装置の製造方法
JP4380551B2 (ja) 半導体装置およびその製造方法
TWI420610B (zh) 半導體裝置及其製造方法
JP4750586B2 (ja) 半導体装置および電子装置並びにその製造方法
TWI470708B (zh) 電子元件封裝體及其製作方法
JP2009266964A (ja) 半導体装置
JP4591100B2 (ja) 半導体装置およびその製造方法
US7538020B2 (en) Chip packaging process
JP2012023409A (ja) 回路装置およびその製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
US6734042B2 (en) Semiconductor device and method for fabricating the same
US7514296B2 (en) Method for manufacturing semiconductor device
JP4888650B2 (ja) 半導体装置及び電子デバイスの製造方法
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
JP4442181B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4458307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3