TWI652780B - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TWI652780B
TWI652780B TW106129895A TW106129895A TWI652780B TW I652780 B TWI652780 B TW I652780B TW 106129895 A TW106129895 A TW 106129895A TW 106129895 A TW106129895 A TW 106129895A TW I652780 B TWI652780 B TW I652780B
Authority
TW
Taiwan
Prior art keywords
layer
wafer
wiring layer
conductive
sealing body
Prior art date
Application number
TW106129895A
Other languages
English (en)
Other versions
TW201826473A (zh
Inventor
徐宏欣
林南君
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Publication of TW201826473A publication Critical patent/TW201826473A/zh
Application granted granted Critical
Publication of TWI652780B publication Critical patent/TWI652780B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2105—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers

Abstract

一種封裝結構的製造方法。本方法至少包括以下步驟。在線路層上形成多個導電連接件。線路層包括中央區以及電性連接至中央區的外圍區。在線路層的中央區配置晶片。晶片包括主動面以及位於主動面上的感測區，主動面與線路層之間具有距離。在線路層上形成密封體，以密封晶片以及導電連接件。在密封體上形成重佈線路層，以電性連接晶片以及導電連接件。重佈線路層部分覆蓋晶片，且重佈線路層包括對應於晶片的感測區的窗口。一種封裝結構亦被提出。

Description

封裝結構及其製造方法
本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種具有感測區的晶片的封裝結構及其製造方法。
近年來，電子設備對於人類的生活越來越重要。為了安全的考慮，在現今的電子設備中常使用指紋識別。此外，為了使得電子設備能達到輕薄短小的設計，半導體封裝技術亦跟著日益進展，以發展出符合小體積、重量輕、高密度以及在市場上具有高競爭力等要求的產品。因此，如何在封裝結構微型化的同時還能夠提升指紋辨識的感測能力，已成為本領域的技術人員的一大挑戰。
本發明提供一種封裝結構及其製造方法， 其可以減小封裝結構的尺寸且可以提升其感測能力。
本發明提供一種封裝結構的製造方法。本方法包括至少以下步驟。在線路層上形成多個導電連接件。線路層包括中央區以及電性連接至中央區的外圍區。在線路層的中央區配置晶片。晶片包括主動面以及位於主動面上的感測區，主動面與線路層之間具有距離。在線路層上形成密封體，以密封晶片以及導電連接件。在密封體上形成重佈線路層，以電性連接至晶片以及導電連接件。重佈線路層部分覆蓋晶片，且重佈線路層包括對應於晶片的感測區的窗口。
在本發明的一實施例中，線路層包括圖案化導電層，多個導電連接件形成在線路層的外圍區中且電性連接至圖案化導電層。
在本發明的一實施例中，線路層包括圖案化介電層以及形成於圖案化介電層中的導電層，且在線路層上形成多個導電連接件之後，多個導電連接件電性連接至導電層。
在本發明的一實施例中，晶片包括位於主動面上且圍繞感測區的圖案化接合層，在線路層的中央區上配置晶片之後，晶片藉由圖案化接合層接合至線路層，其中圖案化接合層具有多個開口，在密封體上形成重佈線路層之後，部分的重佈線路層形成在圖案化接合層上且填充於圖案化接合層的多個開口，以部分覆蓋晶片。
本發明提供一種封裝結構的製造方法。本方法包括至少以下步驟。將晶片以密封體封裝。晶片包括暴露於密封體的主動面以及位於主動面上的感測區。在密封體上形成第一重佈線路層以電性連接至晶片的主動面。第一重佈線路層包括對應於晶片的感測區的窗口。在密封體上形成多個通孔，以暴露出至少部分的第一重佈線路層。在密封體上形成多個導電結構。導電結構電性連接至第一重佈線路層。
在本發明的一實施例中，密封體封裝晶片的步驟包括以下步驟。配置晶片於載板上。在載板上形成密封體。從密封體移除載板以暴露出晶片的主動面。
在本發明的一實施例中，封裝結構的製造方法更包括以下步驟。在密封體上形成第一重佈線路層之前，將載板接合至密封體的表面，且密封體的表面相對於晶片的主動面。在密封體上形成多個通孔之前，從密封體移除載板。在第一重佈線路層上形成遮蓋層，其中遮蓋層共形覆蓋於第一重佈線路層的窗口。
在本發明的一實施例中，封裝結構的製造方法更包括以下步驟。在密封體上形成多個導電結構之前，在密封體上形成第二重佈線路層，且重佈線路層沿著多個通孔的內表面共形形成，其中第二重佈線路層電性連接至第一重佈線路層，多個導電結構形成在多個通孔外部的第二重佈線路層上。
本發明提供一種封裝結構，其包括晶片、重佈線路層、多個導電連接件以及密封體。晶片包括主動面以及位於主動面上的感測區。重佈線路層位於晶片上且電性連接至晶片。重佈線路層部分覆蓋晶片，且重佈線路層包括對應於晶片的感測區的窗口。導電連接件圍繞晶片且電性連接至重佈線路層。密封體密封晶片以及導電連接件。
在本發明的一實施例中，封裝結構更包括多個導電結構，位於相對於重佈線路層的密封體上，其中多個導電結構藉由多個導電連接件電性連接至重佈線路層。
在本發明的一實施例中，封裝結構更包括線路層，位於密封體上，且線路層包括中央區以及電性連接至中央區的外圍區，其中線路層以及重佈線路層位於晶片的兩相對側，線路層包括圖案化導電層，多個導電連接件位於線路層的外圍區且電性連接至圖案化導電層，晶片位於線路層的中央區。
在本發明的一實施例中，線路層包括圖案化介電層以及嵌入於圖案化介電層中的導電層，多個導電連接件電性連接至導電層。
在本發明的一實施例中，封裝結構更包括圖案化線路層，位於密封體上且電性連接至多個導電連接件，其中多個導電連接件連接於線路層以及圖案化線路層之間。
基於上述，晶片配置於線路層以及第一重佈線路層之間，且藉由導電連接件將線路層以及第一重佈線路層彼此電性連接。因此，封裝結構的厚度能夠被減薄，藉此達到封裝結構的微型化。除此之外，晶片的主動面上的感測區對應於線路層的窗口。如此一來，封裝結構的頂面與晶片與感測區之間的距離可以減少，而可以提升封裝結構的感測能力。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1E是依據本發明第一實施例的封裝結構的製造方法的剖面示意圖。請參照圖1A，在線路層120上形成多個導電連接件110。舉例而言，線路層120可以形成於載板50上。載板50可以是玻璃基板或玻璃支撐板。在一些實施例中，其他適宜的基板材料也可以作為載板50，只要前述的材料能夠在後續的製程中提供承載，且能構承載在後續的製程中形成於其上的封裝結構即可。線路層120可以包括彼此相對的第一表面120a以及第二表面120b，且第一表面120a面向載板50。在一些實施例中，線路層120的第一表面120a可以與載板50直接接觸。在一些其他實施例中，去黏合層52可以位於線路層120的第一表面120a以及載板50之間，以於之後的製程中提升線路層120與載板50的離型性（releasability）。舉例而言，去黏合層52可以光熱轉換（light to heat conversion；LTHC）離型層或是其他適宜的離型層，但本發明不限於此。
在一些實施例中，線路層120可以藉由沉積（deposition）、微影（photolithography）及蝕刻（etching）等製程而形成於載板50上。舉例而言，線路層120可以包括介電層122以及部分嵌入於介電層122中的圖案化導電層124。在一些其他實施例中，線路層120可以包括中央區CR以及電性連接至中央區CR的外圍區PR。圖案化導電層124可以形成在外圍區PR及/或中央區CR，以作為進一步地電性連接。在一些實施例中，例如可以將銅、鋁或鎳等導電材料藉由濺鍍（sputtering）、蒸鍍（evaporation）或電鍍（electroplating）製程形成於介電層122上，然後藉由微影及蝕刻製程對導電材料進行圖案化，以形成圖案化導電層124。在一些其他實施例中，圖案化導電層124可以形成於介電層122之前。介電層122以及圖案化導電層124的形成順序可以視設計需求而進行調整。介電層122的材質可以包括無機材料或有機材料，無機材料例如可以是氧化矽、氮化矽、碳化矽、氮氧化矽或類似的無機介電材料，有機材料例如可以是聚醯亞胺（polyimide；PI）、丁基環丁烯（butylcyclobutene；BCB）或類似的有機介電材料，於本發明中並不加以限制。
此外，介電層122可以暴露出第一表面120a上的部分圖案化導電層124，以作為後續進一步的電性連接。在一些實施例中，上述形成圖案化導電層124以及介電層122的製程可以重覆多次，以形成電路設計所需，具有多層結構的線路層120。最上面的介電層122可以具有開口，且開口至少暴露出部分的最上面的圖案化導電層124。在一些實施例中，由介電層122所暴露出的圖案化導電層124可以作為連接墊，以可以作為進一步地電性連接。此外，由於線路層120所包括的圖案化導電層124可以對用於晶片封裝的信號傳輸的導線進行重新配置，因此線路層120可以被稱為重佈線路層（redistribution layer；RDL）。
此外，導電連接件110可以形成在線路層120的第二表面120b以及外圍區PR上，以電性連接至圖案化導電層124。舉例而言，導電連接件110可以為導電柱（conductive pillar）、焊球（solder ball）、導電凸塊（conductive bump）或具有其他形式或形狀的導電結構，且導電連接件110可以藉由電鍍、沉積、置球（ball placement）、迴焊（reflow）及/或其他適宜的製程來形成。導電連接件110的材質可以與圖案化導電層124的材質相同或相似。然而，導電連接件110的材質以及形成方式於本發明中並不加以限制。
請參照圖1B，可以將晶片130配置於線路層120的第二表面120b以及中央區CR上。晶片130可以包括主動面130a以及相對於主動面130a的背面130b，且晶片130的主動面130a離線路層120具有一段距離。晶片130可以包括位於主動面130a上的感測區132，且感測區132用於容納感測器。舉例而言，晶片130例如可以包括設置於感測區132中的指紋識別感測器或其他生物識別感測器。在一些實施例中，晶片130可以包括物理感測器，其可以根據設計要求來測量物理量的變化（例如：熱、光、電容、壓力等）或其他適宜的感測器。在一些實施例中，晶片130可以包括位於主動面130a上的多個導電凸塊134，並多個導電凸塊134圍繞感測區132。舉例而言，導電凸塊134可以是回焊焊料凸塊（reflowed solder bump）、金凸塊或銅凸塊等，但本發明不限於此。
此外，晶片130的背面130b以及線路層120可以藉由黏著層136而彼此黏合。舉例而言，黏著層136可以包括環氧樹脂（epoxy resin）、無機材料、有機聚合物材料或其他適宜的黏著材料，但本發明不限於此。在一些實施例中，黏著層136可以在將晶片130配置於線路層120上之前，先形成於晶片130的背面130b上。在一些其他實施例中，黏著層136可以形成於線路層120的中央區CR中，以於之後與晶片130的背面130b黏合。
請參照圖1C，形成密封體140於線路層120上以密封晶片130以及導電連接件110。密封體140可以是藉由模塑製程（molding process）所形成的模塑化合物（molding compound）。在一些實施例中，密封體140例如可以由環氧樹脂或其他適宜的樹脂等絕緣材料所形成的，但本發明不限於此。在一些其他實施例中，密封體140的厚度可以大於各個導電連接件110的高度。在這種情況下，可以將密封體140的厚度進一步地減少，以暴露出部分的導電連接件110以及晶片130的導電凸塊134，以用於後續的電性連接。舉例而言，可以藉由研磨製程（grinding process）、蝕刻製程、銑削製程（milling process）或拋光製程（polishing process）來減少密封體140的厚度，但本發明不限於此。在一些實施例中，在減少密封體140的厚度之後，至少一部分的密封體140仍可以保留於主動面130a上且覆蓋晶片130的感測區132，以作為保護。在這種情況下，密封體140例如可以包括透明材料，以避免降低設置於晶片130的感測區132上的感測器的靈敏度。在一些其他實施例中，在減少密封體140的厚度之後，由密封體140所暴露出的導電連接件110的表面以及由密封體140所暴露出的導電凸塊134的表面可以是共面（coplanar）。
請參照圖1D，重佈線路層150可以形成於密封體140上，以藉由導電凸塊134與晶片130電性連接，且藉由導電連接件110與圖案化導電層124電性連接。此外，重佈線路層150可以包括對應於晶片130的感測區132的窗口150a。換句話說，重佈線路層150可以覆蓋於具有形成導電凸塊134的部分晶片130上，且重佈線路層150的窗口150a可以暴露出位於晶片130的感測區132上的密封體140。舉例而言，重佈線路層150可以包括介電層152以及圖案化導電層154。介電層152的材質與形成方式可以相同或相似於介電層122的材質與形成方式，並且圖案化導電層154的材質與形成方式可以相同或相似於圖案化導電層124的材質與形成方式。於此不加以贅述。在一些實施例中，重佈線路層150的窗口150a可以藉由微影以及蝕刻製程及/或其他適宜的製程形成，但本發明不限於此。因此，重佈線路層150以及線路層120可以相對應地形成於晶片130的主動面130a以及背面130b上。換句話說，線路層120以及重佈線路層150可以位於晶片130的兩相對側上。
請參照圖1E，當載板50接合於線路層120上時，可以在密封體140上形成遮蓋層170。舉例而言，可以藉由沉積製程、旋轉塗佈（spin coating）製程、狹縫式塗佈（slit coating）或其他適宜的製程，以將遮蓋層170共形（conformal）覆蓋於重佈線路層150的窗口150a，但本發明不限於此。在一些實施例中，遮蓋層170可以形成在重佈線路層150的頂面上，且遮蓋層170相對於晶片130的導電凸塊134，以覆蓋介電層152，且遮蓋層170還可以沿著重佈線路層150的窗口150a的內表面共形設置，以提供足夠的保護和結構強度。換句話說，形成於重佈線路層150以及密封體140上的遮蓋層170可以具有對應於晶片130的感測區132的凹陷區。舉例而言，遮蓋層170可以是由聚合物、可固化樹脂或其他適宜的保護材料所形成的硬塗層，但本發明不限於此。在一些實施例中，遮蓋層170可以依據設計上的需求而為透明的。在形成遮蓋層170之後，可以藉由使用紫外光雷射、可見光、熱等外部能量或其他適宜的技術，以將去黏合層52剝離，而使載板50從線路層120上移除，以暴露出圖案化導電層124，但本發明不限於此。在一些實施例中，在載板50以及線路層120之間不具有去黏合層52的情況下，可以藉由物理製程（例如：雷射剝離製程）或化學製程（例如：化學蝕刻）來將載板50從線路層120上移除。
在一些實施例中，在將載板50從線路層120上移除之後，可以在線路層120的第一表面120a上形成多個導電結構160，以形成封裝結構10。換句話說，線路層120可以位於導電連接件110以及導電結構160之間。在一些實施例中，導電結構160可以位於與重佈線路層150相對的密封體140上。導電結構160可以藉由導電連接件110電性連接至重佈線路層150。舉例而言，導電結構160的材料包括銅、錫、金、鎳或其他適宜的導電材料，但本發明不限於此。導電結構160可以是藉由植球製程以及回焊製程所形成的導電凸塊、導電柱或焊球。值得注意的是，導電結構160可以為其他可能的形式和形狀以用於電性連接，但本發明不限於此。在一些其他實施例中，從載板50所暴露出的最頂層的圖案化導電層124有時可以稱為球下金屬圖案（Under bump metallurgy；UBM），以用於焊球的配置。
在一些實施例中，導電結構160可以在線路層120的第一表面120a上形成具有細間距（fine pitch）的陣列，以用於後續製程中的需求。在剖面圖上，由於重佈線路層150的窗口150a以及遮蓋層170的凹陷區，因此封裝結構10的高度可能不一致。換句話說，相較於封裝結構10對應於外圍區PR的高度，封裝結構10對應於晶片130的感測區132具有較小的高度。如此一來，封裝結構10對應於晶片130的感測區132的厚度被減小，而可以提升感測器的靈敏度。以在晶片130的感測區132中設置指紋識別感測器為例，當將手指（未繪示）放置於對應於感測區132的遮蓋層170上時，由於手指與感測區132之間的距離減少，因此可以提升指紋的辨識率。
圖2A至圖2C是依據本發明第二實施例的封裝結構的製造方法的剖面示意圖。請參照圖2A，在線路層120上形成導電連接件110。導電連接件110以及線路層120的形成方式可以類似於圖1A中所提及的形成方式，故於此不加以贅述。此外，與圖1B類似，晶片130可以被配置於中央區CR且包括導電凸塊134。然而，圖1B所示的實施例與本實施例的差異在於：遮蓋層270可以形成於晶片130的主動面130a上，以保護晶片130的感測區132。在一些實施例中，遮蓋層270可以覆蓋導電凸塊134的側壁並暴露出導電凸塊134的至少一部分頂表面，以作為進一步地電性連接。
請參照圖2B，密封體140可以形成於線路層120上以密封晶片130以及導電連接件110。在一些實施例中，密封體140可以暴露出遮蓋層270，以減小對應於晶片130的感測區132的厚度。除此之外，重佈線路層150可以形成於密封體140上，以藉由導電凸塊134與晶片130電性連接，且藉由導電連接件110與圖案化導電層124電性連接。重佈線路層150的窗口150a可以對應於晶片130的感測區132而形成。在一些實施例中，重佈線路層150可以部分地覆蓋遮蓋層270，且窗口150a可以暴露出位於在晶片130的感測區132之上的部分遮蓋層270。密封體140以及重佈線路層150的形成方式可以類似於圖1C以及圖1D中所提及的形成方式，故於此不加以贅述。
請參照圖2C，可以將載板50從線路層120移除，以暴露出圖案化導電層124。導電結構160隨後可以形成在線路層120的第一表面120a上，以電性連接至圖案化導電層124，而形成封裝結構20。載板50的移除方式與導電結構160的形成方式可以類似於圖1E中所提及的方式，故於此不加以贅述。在封裝結構20中，晶片130的主動面130a是由遮蓋層270所覆蓋，而密封體140不位於晶片130的主動面130a上，且重佈線路層150的窗口150a對應於晶片130的感測區132，因此可以降低感測區132的靈敏度受到較厚的密封體140所影響。此外，由於導電連接件110可以作為線路層120以及重佈線路層150之間的垂直內連接件，因此可以減少封裝結構20的整體厚度而可以提升減少封裝結構20的感測能力。
圖3A至圖3F是依據本發明第三實施例的封裝結構的製造方法的剖面示意圖。請參照圖3A，線路層320可以藉由沉積、微影及蝕刻等製程而形成於載板50上，但本發明不限於此。舉例而言，線路層320可以包括面向載板50的第一表面320a以及與第一表面320a相對的第二表面320b。此外，線路層320可以包括中央區CR以及圍繞中央區CR的外圍區PR。導電連接件110可以形成在線路層320的第二表面320b以及外圍區PR上。在一些實施例中，線路層320可以包括圖案化介電層322以及形成於圖案化介電層322中的導電層324。換句話說，導電層324可以嵌入於圖案化介電層322中。
舉例而言，介電層可以形成於載板50上。接著，例如可以藉由微影以及蝕刻製程將前述的介電層圖案化，以在中央區CR以及外圍區PR中形成多個開口322a，而形成圖案化介電層322。舉例而言，多個開口322a可以包括對應於感測區332的第一開口322a'、位於中央區CR且圍繞第一開口322a'的多個第二開口322a''，以及形成於外圍區PR的多個第三開口322a'''。接下來，可以在對應於外圍區PR的開口322a中形成導電層324。接下來，可以形成導電連接件110以電性連接至導電層324。導電連接件110的形成方式可以類似於圖1A中所提及的形成方式，故於此不加以贅述。在一些實施例中，去黏合層52可以位於線路層320的第一表面320a以及載板50之間，以於之後的製程中提升線路層320與載板50的離型性。
請參照圖3B，可以將晶片330配置於載板50以及線路層120的中央區CR上。晶片330的主動面330a可面向線路層320的第二表面320b。舉例而言，晶片330可以包括位於主動面330a上的感測區332。值得注意的是，晶片330類似於前述實施例中的晶片130，故於此不加以贅述。在一些實施例中，晶片330的感測區332可以對應於圖案化介電層322的第一開口322a'，且圖案化介電層322的第一開口322a'位於線路層320的中央區CR上。換句話說，在將晶片330配置於線路層320上之後，晶片330的感測區332和線路層320的第二表面320b之間具有間隙。值得注意的是，位於中央區CR中的多個開口322a可以具有不同的尺寸。舉例而言，相較對應於中央區CR中的晶片330的主動面330a中的接墊的第二開口322a’’的尺寸，對應於感測區332的第一開口322a'可以具有較大的尺寸。
在一些實施例中，可以藉由塗佈、微影、蝕刻及/或其他適宜的製程，以於晶片330的主動面330a上形成圍繞感測區332的圖案化接合層334。舉例而言，圖案化接合層334可以包括多個開口334a，且開口334a對應於位於中央區CR中的圖案化介電層322的第二開口322a’’。圖案化接合層334的開口334a的面積可以大於或等於位於中央區CR中的圖案化介電層322的第二開口322a’’的面積。在將晶片330配置於線路層320的中央區CR之後，晶片330可以藉由圖案化接合層334與線路層320接合。如此一來，圖案化接合層334可以作為黏合物及/或作為可使線路層320的第二表面320b與主動面330a之間可相分隔的間隔物。在一些實施例中，圖案化接合層334還可以作為阻障，以圍繞晶片330的感測區332，以作為保護用途。在一些其他實施例中，圖案化接合層334可以包括半固化或B階（B-stage）黏合劑，但本發明不限於此。舉例而言，可以藉由對晶片330加熱或紫外線照射而預固化（pre-cured），以使具有二階性質的圖案化接合層334成為具有B階性質的黏合膜，而使晶片330以及線路層320可以被彼此相黏貼。
請參照圖3C，密封體140可以形成於線路層320的第二表面320b上，以密封晶片330以及導電連接件110。除此之外，在形成密封體140之後，可以將密封體140的厚度減少，以暴露出部分的導電連接件110。密封體140的形成方式可以類似於圖1C中所提及的形成方式，故於此不加以贅述。在一些實施例中，在形成密封體140之後，密封體140的厚度可以藉由例如研磨製程或其他適宜的製程來降低，以暴露出至少一部分的導電連接件110及/或晶片330。在一些其他實施例中，可以依據設計上的需求在降低密封體140的厚度時移除晶片330的一部分。換句話說，相對於主動面330a的晶片330背面（晶背）可以被密封體140暴露，以使晶片330的整體厚度可以被減小。在圖1C所示的實施例中，密封體140厚度的降低程度可以至少取決於導電凸塊134的高度；在本實施例中，密封體140厚度的降低程度可以至少取決於可暴露出晶片330背面的距離。在一些實施例中，由於圖案化接合層334可以作為阻障，因此密封體140可以不形成在對應於晶片330的主動面330a的中央區CR中。
請參照圖3D，在密封體140上形成圖案化線路層380，以電性連接至由密封體140所暴露出的導電連接件110。如此一來，導電連接件110可以電性連接於線路層320以及圖案化線路層380之間。在一些實施例中，圖案化線路層380可以包括介電層382以及部分嵌入於介電層382中的圖案化導電層384。在一些其他實施例中，圖案化導電層384可以形成在外圍區PR及/或中央區CR，以作為進一步地電性連接。介電層382以及圖案化導電層384可以分別類似於介電層122以及圖案化導電層。於此不加以贅述。在形成圖案化線路層380之後，可以將載板50從線路層320移除，以暴露出線路層320以及晶片330的感測區332。載板50的移除方式可以類似於前述實施例中的移除方式類似，故於此不加以贅述。
請參照圖3E，在移除載板50之後，可以將晶片330上下翻轉（flipped upside down）以於密封體140上形成重佈線路層150。在一些實施例中，重佈線路層150可以包括形成於密封體140上的介電層152以及圖案化導電層154。除此之外，圖案化導電層154可以電性連接至位於外圍區PR中的導電連接件110。
在一些實施例中，部分的重佈線路層150可以形成在圖案化接合層334上，且填充於圖案化接合層334的開口334a以及圖案化介電層322的第二開口322a''，以部分覆蓋晶片330的中央區CR，而使窗口150a暴露出晶片330的感測區332。舉例而言，重佈線路層150可以形成在圖案化接合層334上，其中圖案化導電層154填充於開口334a中以及對應於開口334a的第二開口322a''。如此一來，填充於圖案化接合層334的開口334a中以及填充於對應於開口334a的第二開口322a''中的部分圖案化導電層154可以作為晶片330的導電凸塊，而可以簡化製造流程。
在一些實施例中，在形成重佈線路層150之前，可以將晶片330可以上下翻轉，以將圖案化線路層380置於載板50'上，以使在移除載板50之後可具有支撐。在一些實施例中，去黏合層52'可以位於載板50'以及圖案化線路層380之間，以提升載板50'以及圖案化線路層380之間的離型性。載板50'以及去黏合層52'可以分別與載板50以及去黏合層52相似，故於此不加以贅述。
請參照圖3F，當載板50'接合於圖案化線路層380上時，可以在密封體140上形成遮蓋層170。舉例而言，遮蓋層170可以共形覆蓋於重佈線路層150的窗口150a。如此一來，部分的遮蓋層170可以形成在對應於感測區332的圖案化介電層322的第一開口322a'中。在一些實施例中，部分的遮蓋層170可以形成在晶片330的主動面330a上，且可以與圖案化接合層334面向晶片330主動面330a的表面共面。遮蓋層170的形成方式可以類似於圖1E中所提及的形成方式，故於此不加以贅述。
在一些其他實施例中，在形成遮蓋層170之後，可以移除載板50'以及去黏合層52'，以暴露出圖案化線路層380的圖案化導電層384，以作為之後進一步地電性連接。載板50'以及去黏合層52'的移除方式可以分別與載板50以及去黏合層52的移除方式相似，故於此不加以贅述。除此之外，可以在圖案化線路層380的圖案化導電層384上形成導電結構160，以形成封裝結構30。導電結構160的形成方式可以類似於圖1E中所提及的形成方式，故於此不加以贅述。
圖4A至圖4F是依據本發明第四實施例的封裝結構的製造方法的剖面示意圖。請參照圖4A，可以將晶片430配置於載板50上。舉例而言，晶片430可以包括面向載板50的主動面430a以及相對於主動面430a的背面430b。類似於晶片130，晶片430可以包括位於主動面430a上的感測區432，故於此不加以贅述。在一些其他實施例中，晶片430的主動面430a可以藉由去黏合層52黏著至載板50。本實施例中的晶片430的接合製程可以與圖1A所示的實施例相似，差異在於：在圖1A所示的實施例中，晶片130是以背面接合；而在本實施例中，晶片430是以主動面430a與載板50接合。
請參照圖4B，可以將晶片430以密封體140密封。舉例而言，密封體140可以形成在載板50上，以覆蓋晶片430的背面430b。密封體140的材質與形成方式可以類似於圖1C中所提及的材質與形成方式，故於此不加以贅述。在一些實施例中，依據設計上的需求，可以在密封之後對密封體140進行研磨製程。
請參照圖4C，可以將載板50以及去黏合層52從密封體140移除，以暴露出晶片430的感測區432以及晶片430的連接墊（未繪示），以用於後續的電性連接。載板50的移除方式可以類似於圖1E所示的移除方式，故於此不加以贅述。接著，將晶片430上下翻轉並置於載板50'上，以於製程中作為支撐。舉例而言，密封體140可以具有表面140a，且表面140a相對於晶片430的主動面430a。如先前所述，密封體140的表面140a可以藉由去黏合層52'接合至載板50'，故於此不加以贅述。接著，可以在密封體140上形成第一重佈線路層450以電性連接至晶片430的主動面430a。
舉例而言，第一重佈線路層450可以包括對應於晶片430的感測區432的窗口450a。換句話說，第一重佈線路層450可以覆蓋密封體140且部分地覆蓋晶片430，其中第一重佈線路層450暴露出晶片430的感測區432。第一重佈線路層450可以類似於重佈線路層150。在一些實施例中，第一重佈線路層450可以包括介電層452以及圖案化導電層454，且圖案化導電層454電性連接至晶片430。第一重佈線路層450的材質與形成方式可以相同或類似於重佈線路層150的材質與形成方式，故於此不加以贅述。在一些實施例中，第一重佈線路層450的窗口450a可以藉由微影以及蝕刻製程或其他適宜的製程形成，但本發明不限於此。值得注意的是，第一重佈線路層450的圖案化導電層454可以電性連接至晶片430，且圍繞晶片430的感測區432，而可以作為晶片430的導電凸塊。
請參照圖4D，當載板50'接合於密封體140的表面140a上以作為支撐時，可以在第一重佈線路層450上形成遮蓋層170。在一些實施例中，遮蓋層170可以共形覆蓋第一重佈線路層450的窗口450a，以使遮蓋層170可以保護晶片430的感測區432。換句話說，形成在第一重佈線路層450以及晶片430上的遮蓋層170可以具有凹陷區，且凹陷區對應於晶片430的感測區432。遮蓋層170的材質與形成方式可以類似於圖1E中所提及的材質與形成方式，故於此不加以贅述。在一些實施例中，以在晶片430的感測區432中設置指紋識別感測器為例，當使用者將其手指（未繪示）放置於遮蓋層170對應於感測區432的凹陷區上時，由於手指與感測區432之間的距離減少，因此可以提升指紋的辨識率。值得注意的是，對於其他類型的感測器，也可以藉由上述的配置方式而提升感測器的靈敏度。
請參照圖4E，在形成遮蓋層170之後，可以將載板50'以及去黏合層52'從密封體140移除，以暴露出密封體140的表面140a。載板50'的移除方式可以類似於圖3E所示的移除方式，故於此不加以贅述。在移除載板50'之後，可以在密封體140上形成多個通孔490，以暴露出至少部分的第一重佈線路層450。換句話說，密封體140可以被通孔490貫穿。舉例而言，第一重佈線路層450可以包括中央區CR以及圍繞中央區CR的外圍區PR。晶片430可以配置於中央區CR中，且通孔490可以形成於外圍區PR中，以使所形成的通孔490可以圍繞晶片430。在一些實施例中，例如可以藉由雷射鑽孔、機械鑽孔、蝕刻或其他適宜的技術以暴露出至少部分的圖案化導電層454，以使所形成的通孔490可以從密封體140的表面140a延伸至第一重佈線路層450，但本發明不限於此。如此一來，由通孔490所暴露出的至少部分的圖案化導電層454的可以作為連接墊，以作為進一步地電性連接。
請參照圖4F，多個導電結構492可以形成在密封體140上，且多個導電結構492電性連接至第一重佈線路層450，以形成封裝結構40。在一些實施例中，導電結構492可以對應於通孔490形成。換句話說，導電結構492可以形成在對應於通孔490的密封體140的表面140a上，其中部分的導電結構492填充於通孔490中。舉例而言，可以將例如焊球、凸塊、導電柱等導電結構492對應於通孔490形成，以直接接觸由通孔490所暴露出的圖案化導電層454。在一些其他實施例中，可以藉由電鍍製程、網印製程（screen printing process）或其他適宜的製程來形成對應於通孔490的焊料。然後可以藉由迴焊製程（reflow process）以形成導電結構492。舉例而言，導電結構492的材質可以包括錫、鉛、銅、金、鎳、上述的組合或其他適宜的導電材料，但本發明不限於此。值得注意的是，導電結構160可以為其他可能的材質、形式和形狀。在一些實施例中，導電結構492可提供更精細的內連結間距（interconnect pitch）並提升輸出/輸入端的密度（I/O density）。如此一來，由於導電結構492可以作為外部電性連接的導電路徑，且也可以作為封裝結構40中的垂直內連結，因此可以藉由簡化的製造過程來減小封裝結構40的整體厚度。值得注意的是，在剖面圖上，由於第一重佈線路層450的窗口450a以及遮蓋層170的凹陷區，因此封裝結構40的高度可能不一致。換句話說，相較於封裝結構40對應於外圍區PR的高度，封裝結構40對應於晶片430的感測區432具有較小的高度。如此一來，封裝結構40對應於晶片430的感測區432具有較小的厚度，而可以提升感測器的靈敏度。
圖5A至圖5B是依據本發明第五實施例的封裝結構的製造方法的剖面示意圖。圖5A所繪示的實施例與圖4E所繪示的實施例類似，差別在於：在本實施例中，在形成通孔490之後，可以在密封體140上以及在通孔490中形成第二重佈線路層550。換句話說，第二重佈線路層550可以藉由沉積製程而沿通孔490的內表面（未繪示）共形地形成。第二重佈線路層550可以包括介電層552以及圖案化導電層554。舉例而言，在形成通孔490之後，可以藉由沉積製程或其他適宜的製程，在密封體140的表面140a上共形地形成第一金屬層，以電性連接暴露出的圖案化導電層454，但本發明不限於此。接著，介電層552可以共形地形成在第一金屬層上，且介電層552暴露出至少部分的第一金屬層。舉例而言，位於通孔490外部的部分介電層552可以藉由微影以及蝕刻製程移除，以形成多個凹槽。接著，可以在對應於介質層552的凹槽的第一金屬層上形成第二金屬層，以形成圖案化導電層554。圖案化導電層554的材質可以包括錫、鉛、銅、金、鎳、上述的組合或其他適宜的導電材料，但本發明不限於此。介電層552的材質可以與介電層122的材質相似，故於此不加以贅述。在一些實施例中，上述形成介電層552以及圖案化導電層554的製程可以重覆多次，以形成電路設計所要需，具有多層結構的第二重佈線路層550。在一些其他實施例中，形成在密封體140的表面140a上且位於通孔490外部的最頂層的圖案化導電層554有時可稱為球下金屬圖案，以用於焊球的配置。
請參照圖5B，導電結構492可以形成在通孔490外的第二重佈線路層550上，以電性連接至第二重佈線路層550，而形成封裝結構51。在一些實施例中，與前述實施例的導電連接件類似，第二重佈線路層550可以使第一重佈線路層450電性連接至導電結構492。在一些實施例中，可以依據設計上的需求，將部分的導電結構492對應於晶片430及/或圍繞晶片430配置。在一些其他實施例中，可以依據設計上的需求，將導電結構492如圖4F所繪示般地對應於通孔490形成。因此，封裝結構可以具有多種可能。
綜上所述，本發明的重佈線路層包括對應於晶片的感測區的窗口，遮蓋層覆蓋重佈線路層，且遮蓋層還可以包括對應於重佈線路層的窗口的凹陷區。如此一來，晶片與感測區之間的距離可以減少，而可以提升封裝結構的感測能力。除此之外，部分覆蓋於晶片的重佈線路層的一部分可以作為晶片的主動面上的導電凸塊，而可以簡化製造流程。此外，由於重佈線路層形成於晶片的主動面以及背面上，且藉由導電連接件使位於晶片兩側的重佈線路層彼此之間垂直連接，所以可以簡單封裝結構的製造流程，從而降低整體的製造成本。此外，導電結構可以作為外部電性連接的導電路徑及/或作為封裝結構中的垂直內連結。如此一來，可以藉由簡化的製程而減少封裝結構的總體厚度，並且可提供更精細的內連結間距且提升輸出/輸入端的密度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30、40、51‧‧‧封裝結構
110‧‧‧導電連接件
120、320‧‧‧線路層
120a、320a‧‧‧第一表面
120b、320b‧‧‧第二表面
122、152、452、382、552、552‧‧‧介電層
124、154、384、454、554‧‧‧圖案化導電層
130、330、430‧‧‧晶片
130a、330a、430a‧‧‧主動面
130b、430b‧‧‧背面
132、332、432‧‧‧感測區
134‧‧‧導電凸塊
136‧‧‧黏著層
140‧‧‧密封體
140a‧‧‧表面
150‧‧‧重佈線路層
150a、450a‧‧‧窗口
160、492‧‧‧導電結構
170、270‧‧‧遮蓋層
322‧‧‧圖案化介電層
322a‧‧‧開口
322a'‧‧‧第一開口
322a''‧‧‧第二開口
322a'''‧‧‧第三開口
324‧‧‧導電層
334‧‧‧圖案化接合層
334a‧‧‧開口
380‧‧‧圖案化線路層
450‧‧‧第一重佈線路層
490‧‧‧通孔
550‧‧‧第二重佈線路層
50、50'‧‧‧載板
52、52'‧‧‧去黏合層
CR‧‧‧中央區
PR‧‧‧外圍區
圖1A至圖1E是依據本發明第一實施例的封裝結構的製造方法的剖面示意圖。 圖2A至圖2C是依據本發明第二實施例的封裝結構的製造方法的剖面示意圖。 圖3A至圖3F是依據本發明第三實施例的封裝結構的製造方法的剖面示意圖。 圖4A至圖4F是依據本發明第四實施例的封裝結構的製造方法的剖面示意圖。 圖5A至圖5B是依據本發明第五實施例的封裝結構的製造方法的剖面示意圖。

Claims (6)

  1. 一種封裝結構的製造方法，包括：在線路層上形成多個導電連接件，其中所述線路層包括中央區以及電性連接至所述中央區的外圍區；在所述線路層的所述中央區上配置晶片，其中所述晶片包括主動面以及位於所述主動面上的感測區，所述主動面與所述線路層之間具有距離；在所述線路層上形成密封體，以密封所述晶片以及所述多個導電連接件；減小所述密封體的厚度以暴露出至少部分的所述導電連接件，其中在減小所述密封體的所述厚度之後，至少部分的所述密封體位於所述晶片的所述主動面上；以及在減小所述密封體的所述厚度之後，在所述密封體上形成重佈線路層，以電性連接至所述晶片以及所述多個導電連接件，其中所述重佈線路層部分覆蓋所述晶片，且所述重佈線路層包括介電層、圖案化導電層以及對應於所述晶片的所述感測區的窗口，所述窗口貫穿所述介電層以及所述圖案化導電層。
  2. 一種封裝結構的製造方法，包括：在線路層上形成多個導電連接件，其中所述線路層包括中央區以及電性連接至所述中央區的外圍區；在晶片的主動面上形成遮蓋層，其中所述晶片包括所述主動 面以及位於所述主動面上的感測區；在所述晶片的所述主動面上形成所述遮蓋層之後，在所述線路層的所述中央區上配置所述晶片，其中所述晶片的所述主動面與所述線路層之間具有距離；在所述線路層上形成密封體，以密封所述晶片以及所述多個導電連接件；在所述密封體上形成重佈線路層，以電性連接至所述晶片以及所述多個導電連接件，其中所述重佈線路層部分覆蓋所述晶片，且所述重佈線路層包括介電層、圖案化導電層以及對應於所述晶片的所述感測區的窗口，所述窗口貫穿所述介電層以及所述圖案化導電層。
  3. 一種封裝結構的製造方法，包括：以密封體封裝晶片，其中所述晶片包括暴露於所述密封體的主動面以及位於所述主動面上的感測區；在所述密封體上形成第一重佈線路層，以電性連接至所述晶片的所述主動面，其中所述第一重佈線路層包括介電層、圖案化導電層以及對應於所述晶片的所述感測區的窗口，所述窗口貫穿所述介電層以及所述圖案化導電層；在所述第一重佈線路層上形成遮蓋層，其中所述遮蓋層共形覆蓋於所述第一重佈線路層的窗口；在所述密封體上形成多個通孔，以暴露出至少部分的所述第一重佈線路層；以及 在所述密封體上形成多個導電結構，其中所述多個導電結構電性連接至所述第一重佈線路層。
  4. 一種封裝結構，包括：晶片，包括主動面以及感測區，其中所述感測區位於所述主動面上；重佈線路層，位於所述晶片上且電性連接至所述晶片，其中所述重佈線路層部分覆蓋所述晶片，且所述重佈線路層包括對應於所述晶片的所述感測區的窗口；遮蓋層，位於所述重佈線路層上，其中所述遮蓋層共形覆蓋於所述重佈線路層的所述窗口；多個導電連接件，圍繞所述晶片且電性連接至所述重佈線路層；以及密封體，密封所述晶片以及所述多個導電連接件，其中部分的所述密封體位於所述晶片的所述主動面上。
  5. 如申請專利範圍第4項所述的封裝結構，其中所述晶片包括位於所述主動面上且圍繞所述感測區的圖案化接合層，所述晶片藉由所述圖案化接合層與所述線路層連接，所述圖案化接合層具有多個開口，部分的所述重佈線路層位於所述圖案化接合層上且填充於所述圖案化接合層的所述多個開口，以使部分的所述重佈線路層部分覆蓋所述晶片。
  6. 如申請專利範圍第4項所述的封裝結構，更包括：多個通孔，貫穿所述密封體且連接至所述重佈線路層，其中 所述導電連接件位於所述多個通孔中且電性連接至所述重佈線路層；以及多個導電結構，位於密封體上以及所述多個通孔的外部，其中所述多個導電結構電性連接至所述重佈線路層。
TW106129895A 2017-01-03 2017-09-01 封裝結構及其製造方法 TWI652780B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762441926P 2017-01-03 2017-01-03
US62/441,926 2017-01-03
US15/647,206 2017-07-11
US15/647,206 US10269671B2 (en) 2017-01-03 2017-07-11 Package structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201826473A TW201826473A (zh) 2018-07-16
TWI652780B true TWI652780B (zh) 2019-03-01

Family

ID=62711204

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106129895A TWI652780B (zh) 2017-01-03 2017-09-01 封裝結構及其製造方法

Country Status (2)

Country Link
US (1) US10269671B2 (zh)
TW (1) TWI652780B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522505B2 (en) * 2017-04-06 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
KR101901714B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
US10700008B2 (en) * 2018-05-30 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having redistribution layer structures
CN110752225B (zh) * 2018-07-23 2022-07-12 宁波舜宇光电信息有限公司 感光组件及其制作方法
CN111627865B (zh) * 2019-02-27 2022-06-14 恒劲科技股份有限公司 一种半导体封装结构及其制造方法
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
CN110729255A (zh) * 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
CN111029261B (zh) * 2019-11-22 2021-09-24 云南安防科技有限公司 一种生物识别模块及其制备方法
TWI710123B (zh) * 2019-11-27 2020-11-11 恆勁科技股份有限公司 感測裝置之封裝結構以及其製造方法
TWI768294B (zh) * 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
CN115084082B (zh) * 2022-07-19 2022-11-22 甬矽电子(宁波)股份有限公司 扇出型封装结构和扇出型封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120286400A1 (en) 2007-12-27 2012-11-15 Stats Chippac, Ltd. Semiconductor Device with Optical Sensor and Method of Forming Interconnect Structure on Front and Backside of the Device
US20130200528A1 (en) 2008-12-12 2013-08-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Vertical Interconnect Structure for 3-D FO-WLCSP
US20150262984A1 (en) 2014-03-14 2015-09-17 Avago Technologies General Ip (Singapore) Pte. Ltd. METHODS FOR PERFORMING EMBEDDED WAFER-LEVEL PACKAGING (eWLP) AND eWLP DEVICES, PACKAGES AND ASSEMBLIES MADE BY THE METHODS

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US9553162B2 (en) * 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
KR101419600B1 (ko) * 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
TWI578411B (zh) 2014-04-03 2017-04-11 精材科技股份有限公司 晶片封裝體的製造方法
US9520364B2 (en) * 2014-08-26 2016-12-13 Deca Technologies Inc. Front side package-level serialization for packages comprising unique identifiers
CN205384626U (zh) 2015-01-23 2016-07-13 韩国科泰高科株式会社 指纹传感器封装件
US9935148B2 (en) 2015-07-13 2018-04-03 Xintec Inc. Method for forming chip package having chip connected to sensing device with redistribution layer in insulator layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120286400A1 (en) 2007-12-27 2012-11-15 Stats Chippac, Ltd. Semiconductor Device with Optical Sensor and Method of Forming Interconnect Structure on Front and Backside of the Device
US20130200528A1 (en) 2008-12-12 2013-08-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Vertical Interconnect Structure for 3-D FO-WLCSP
US20150262984A1 (en) 2014-03-14 2015-09-17 Avago Technologies General Ip (Singapore) Pte. Ltd. METHODS FOR PERFORMING EMBEDDED WAFER-LEVEL PACKAGING (eWLP) AND eWLP DEVICES, PACKAGES AND ASSEMBLIES MADE BY THE METHODS

Also Published As

Publication number Publication date
US10269671B2 (en) 2019-04-23
US20180190558A1 (en) 2018-07-05
TW201826473A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
TWI652780B (zh) 封裝結構及其製造方法
TWI700753B (zh) 晶片封裝體及其製造方法
US11855018B2 (en) Semiconductor device and method of manufacture
TWI597813B (zh) 晶片封裝體及其製造方法
TWI616767B (zh) 指紋感測器裝置與方法
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
TWI593082B (zh) 半導體元件及製造方法
TWI662667B (zh) 封裝結構及其製造方法
TWI725452B (zh) 電子封裝件及其製法
TWI529892B (zh) 晶片封裝體及其製造方法
JP4105202B2 (ja) 半導体装置の製造方法
TWI690045B (zh) 構裝結構、其接合方法及用於其的線路板
US20200343184A1 (en) Semiconductor package and manufacturing method thereof
TWI595618B (zh) 感測模組及其製造方法
CN109786274B (zh) 半导体器件及其制造方法
US7964493B2 (en) Method of manufacturing semiconductor device
TW201711163A (zh) 晶片封裝體及其製造方法
JP5245209B2 (ja) 半導体装置及びその製造方法
US11784148B2 (en) Semiconductor package
TWI420610B (zh) 半導體裝置及其製造方法
JP4591100B2 (ja) 半導体装置およびその製造方法
TW202412246A (zh) 電子封裝件及其製法
CN117766472A (zh) 电子封装件及其制法
JP2007294742A (ja) 半導体装置及びその製造方法
JP2005123601A (ja) 半導体装置の製造方法、半導体装置、及び電子機器