JP2009266964A - 半導体装置 - Google Patents

Abstract

【課題】基板面積に比較して、ある程度大きなインダクタを有する場合であっても、バンプとインダクタを一つの基板上に共存させることができ、更なる小型化に寄与する半導体装置を提供する。
【解決手段】半導体装置１Ａ（１）は、少なくとも一面に電極３を備えた半導体基板１０と、該半導体基板の一面を覆うように配された第一絶縁樹脂層１１と、第一絶縁樹脂層上に配され、電極と電気的に接続された第一導電層１２と、第一導電層上に順に配された第二絶縁樹脂層１３、第二導電層１４、第三絶縁樹脂層１５、第三導電層１６と、第三導電層と電気的に接続されたバンプ１７と、を備え、第二導電層の一部はインダクタとして機能する部位１４ａを構成し、第二導電層の残部であって一端部は前記第一導電層と、他端部は前記第三導電層とそれぞれ電気的に接続され、前記バンプと前記部位とは、平面視した際に少なくとも一部が重なり合う位置にある。
【選択図】図１

Description

本発明は、誘導素子（インダクタ）を備えた半導体装置に関する。

近年、コスト削減やチップ部品の低減を目的として、インダクタ（誘導素子）等の受動素子を半導体基板上に集積化した半導体装置が用いられている。インダクタ等の受動素子をＣｕめっき等の再配線で形成するウェハレベルパッケージ技術という形態が存在する。図７は、従来の半導体装置の一例を示す断面図（上段）と上方から見た平面図（下段）である（例えば、特許文献１参照）。この半導体装置１００では、受動素子（キャパシタ）を含む素子構造部ＲＡの隣に、バンプを含む電極構造部ＥＬが配されていることが分かる（図７上段）。これらの受動素子は、下地基板が高周波（無線）信号処理用ＩＣであるとき、多くの場合、ＩＣと導通がとられており、実装部もまたＩＣと電気的に接続され、装置全体を実装部を介して基板に実装することで、高周波ＩＣとして使用することができる。

高周波ＩＣに用いる受動素子として、インダクタ、キャパシタ、バラクタ、伝送線路、抵抗等が存在するが、この中で最も大きな面積を占有するのがインダクタである。即ち、半導体装置を構成する半導体基板上の限られたスペースに、面積の大きい素子構造部ＲＡ［図７下段では、インダクタ部と表記］と電極構造部ＥＬ［図７下段では、実装部（バンプ）と表記］とを共存させる必要がある。
高周波ＩＣに用いられる従来のインダクタ１０３としては、例えば図８（ａ）に示すような八角形状のもの、図８（ｂ）に示すように四角形状のもの、図８（ｃ）に示すような円形状のもの、図８（ｄ）に示すような略線対称形状のものなどが挙げられる。

インダクタのサイズが基板サイズに比して比較的小さければ、インダクタとバンプを同居させることが可能である。図９は、インダクタのサイズが基板サイズに比して比較的小さく、バンプ１０２とインダクタ１０３を一つの基板１０１上に共存可能である場合の半導体装置を示す図であり、（ａ）は平面図、（ｂ）は断面図である。バンプ１０２はチップを囲むように配置される。
しかしながら、図１０に示すように、ある程度大きなインダクタになると、バンプ１０２とインダクタ１０３を一つの基板１０１上に共存させるのは難しくなってくる。
特開２００５−１０８９２９号公報

本発明はこのような従来の実情に鑑みて考案されたものであり、基板面積に比較して、ある程度大きなインダクタを有する場合であっても、バンプとインダクタを一つの基板上に共存させることができ、更なる小型化に寄与する半導体装置を提供することを目的とする。

本発明の請求項１に記載の半導体装置は、少なくとも一面に電極を備えた半導体基板と、該半導体基板の一面を覆うように配された第一絶縁樹脂層と、前記第一絶縁樹脂層上に配され、前記電極と電気的に接続された第一導電層と、前記第一導電層上に順に配された第二絶縁樹脂層、第二導電層、第三絶縁樹脂層、第三導電層と、第三導電層と電気的に接続されたバンプと、を備えた半導体装置であって、前記第二導電層の一部はインダクタとして機能する部位を構成し、前記第二導電層の残部であって一端部は前記第一導電層と、他端部は前記第三導電層とそれぞれ電気的に接続され、前記バンプと前記部位とは、平面視した際に少なくとも一部が重なり合う位置にあることを特徴とする。
本発明の請求項１に記載の半導体装置は、前記請求項１において、前記第三絶縁樹脂層上に配され、面状をなす頂部を有する突起状の樹脂ポストを備え、前記バンプは、前記第三導電層を介して該樹脂ポスト上に載置されていることを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項２において、前記第三絶縁樹脂層及び前記樹脂ポストを被覆する封止樹脂層を備えたことを特徴とする。

本発明では、バンプとインダクタとを、第三絶縁樹脂層を介して、平面視した際に少なくとも一部が重なり合う位置に配することで、ある程度基板面積に比較して大きなインダクタを有する場合であっても、バンプとインダクタを一つの基板上に共存させることができる。これにより本発明では更なる小型化に寄与する半導体装置を提供することが可能となる。

以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。

＜第一実施形態＞
図１は、本発明の半導体装置の一例を示す断面図である。
この半導体装置１Ａ（１）は、少なくとも一面に電極３を備えた半導体基板１０と、該半導体基板１０の一面を覆うように配された第一絶縁樹脂層１１と、前記第一絶縁樹脂層１１上に配され、前記電極と電気的に接続された第一導電層１２と、前記第一導電層１２上に順に配された第二絶縁樹脂層１３、第二導電層１４、第三絶縁樹脂層１５、第三導電層１６と、第三導電層１６と電気的に接続されたバンプ１７と、を備える。

そして本発明の半導体装置１は、前記第二導電層１４の一部はインダクタとして機能する部位［以下、「インダクタ（部）、あるいは誘導素子」とも呼ぶ］１４ａを構成し、前記第二導電層１４の残部であって一端部は前記第一導電層１２と、他端部は前記第三導電層１６とそれぞれ電気的に接続され、前記バンプ１７と前記部位１４ａとは、平面視した際に少なくとも一部が重なり合う位置にあることを特徴とする。

本発明では、バンプ１７とインダクタ１４ａとを、第三絶縁樹脂層１５を介して、平面視した際に少なくとも一部が重なり合う位置に配することで、ある程度基板面積に比較して大きなインダクタ１４ａを有する場合であっても、バンプ１７とインダクタ１４ａを一つの基板上に共存させることができる。これにより、本発明の半導体装置１は、更なる小型化に寄与するものとなる。
この半導体装置１においては、集積回路（ＩＣ）２が形成された半導体基板１０の表面に集積回路２の電極３およびパッシベーション膜４が形成されている。

半導体基板１０は、少なくとも表層が絶縁部（図示略）をなす基材１０ａの一面上に、例えば電極３としてＡｌパッドを設け、さらにその上にＳｉＮまたはＳｉＯ_２ 等のパッシベーション膜４（不動態化による絶縁膜）を形成してなるものである。このパッシベーション膜４には、電極３と整合する位置に開口部４ａが設けられており、この開口部４ａを通して電極３が露出されている。パッシベーション膜４は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．１〜０．５μｍである。
ここでは、インダクタ１４ａを有する第二導電層１４と、集積回路２とを電気的に接続するための電極３が、半導体基板１０の表面の２箇所に設けられている。

第一絶縁樹脂層１１は、前記半導体基板１０の一面を覆うように配され、各電極３と整合する位置に形成された開口部１１ａを有する。第一絶縁樹脂層１１は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。
第一絶縁樹脂層１１は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部１１ａは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。

第一導電層１２は、前記第一絶縁樹脂層１１上に配され、電極３とスパイラルインダクタ１４ａとを電気的に接続する再配線層（アンダーパス）である。第一導電層１２の一端部は、開口部１１ａを介して第一絶縁樹脂層１１を貫通し、電極３と電気的に接続されている。また、第一導電層１２の一端部は、第二絶縁樹脂層１３の開口部１３ａと整合する位置まで延びている。
第一導電層１２の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。第一導電層１２は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

第二絶縁樹脂層１３は、前記第一導電層１２上に配され、半導体基板１０の表面に沿う位置が開口部１２ａとは異なる位置に開口した開口部１３ａを有する。この開口部１３ａは、第二導電層１４の一端部に整合する位置に形成されている。
第二絶縁樹脂層１３は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。第二絶縁樹脂層１３は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部１３ａは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。

第二導電層１４は、第二絶縁樹脂層１３上に配され、その一部に誘導素子としてのインダクタ１４ａを有する。第二導電層１４の一端部は、開口部１３ａを介して第二絶縁樹脂層１３を貫通しており、第一導電層１２の端部と接続されている。一方、第二導電層１４の他端部は、開口部１５ａを介して第三絶縁樹脂層１５を貫通しており、第三導電層１６の端部と接続されている。
第二導電層１４の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。第二導電層１４は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

特に、本発明の半導体装置１では、前記インダクタ１４ａと、後述するバンプ１７とは、平面視した際に少なくとも一部が重なり合う位置にある。バンプ１７とインダクタ１４ａとを、第三絶縁樹脂層１５を介して、平面視した際に少なくとも一部が重なり合う位置に配することで、ある程度基板面積に比較して大きなインダクタ１４ａを有する場合であっても、バンプ１７とインダクタ１４ａを一つの基板上に共存させることができる。

第三絶縁樹脂層１５は、第二導電層１４上に配され、半導体基板１０の表面に沿う位置が開口部１１ａおよび開口部１３ａとは異なる位置に開口した開口部１５ａを有する。この開口部１５ａは、第二導電層１４の他端部に整合する位置に形成されている。
第三絶縁樹脂層１５は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。第三絶縁樹脂層１５は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部１５ａは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。

第三導電層１６は、第三絶縁樹脂層１５上に配され、その一端部は、開口部１５ａを介して第三絶縁樹脂層１５を貫通し、第二導電層１４と電気的に接続されている。また、第三導電層１６の他端部は、封止樹脂層１８の開口部１８ａと整合する位置まで延びており、バンプ１７と電気的に接続されている。
第三導電層１６の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。第三導電層１６は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

バンプ１７は、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。バンプ１７は、例えば、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等により形成することができる。

上述したように、本発明では、バンプ１７とインダクタ１４ａとを、第三絶縁樹脂層１５を介して、平面視した際に少なくとも一部が重なり合う位置に配することで、ある程度基板面積に比較して大きなインダクタ１４ａを有する場合であっても、バンプ１７とインダクタ１４ａを一つの基板上に共存させることができる。これにより、本発明の半導体装置１は、更なる小型化に寄与するものとなる。

前記第三絶縁樹脂層１５は、封止樹脂層１８により被覆される構成としてもよい。
封止樹脂層１８は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１０〜１５μｍである。封止樹脂層１８には、外部への端子（バンプ１７）を出力するための開口部１８ａが設けられる。
このような封止樹脂層１８は、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって、所望の位置に開口部１８ａを有する封止樹脂層１８を形成することができる。なお、封止樹脂層１８の形成方法は、この方法に限定されるものではない。

図２は、本発明の半導体装置の他の一例を示す断面図である。
この半導体装置１Ｂ（１）は、前記第三絶縁樹脂層１５上に配され、面状をなす頂部を有する突起状の樹脂ポスト１９を備え、前記バンプ１７は、前記第三導電層１６を介して該樹脂ポスト１９上に載置されている。
樹脂ポスト１９は、第三絶縁樹脂層１５上であって第三導電層１６の一部に少なくとも重なるように形成された略円錐台状の絶縁性の樹脂で、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）、ノボラック樹脂等の絶縁性樹脂により構成され、特に、ポジ型感光性樹脂からなるのが好ましい。

また、図３は、本発明の半導体装置の他の一例を示す断面図である。
この半導体装置１Ｃ（１）は、前記第三絶縁樹脂層１５及び前記樹脂ポスト１９を被覆する封止樹脂層１８を備えている。

＜第二実施形態＞
図４は、本発明の半導体装置の第二実施形態を示す断面図である。
上述した第一実施形態では、ランド部となる第三導電層１６と、第一導電層１２及び第二導電層１４とは、絶縁樹脂層に設けられた開口部（コンタクトホール）を介して電気的に接続されていたが、本実施形態では、第三導電層１６と、第一導電層１２及び第二導電層１４とを、ワイヤボンド２０，２１によって電気的に接続している。

図４に示す半導体装置１Ｄ（１）では、図中左側において、第三導電層１６と第一導電層１２とがワイヤボンド２０によって接続されている。第二絶縁樹脂層１３及び第三絶縁樹脂層１５において、第一導電層１２の接続部位に整合する位置には開口部１３ｂ，開口部１５ｂがそれぞれ配されており、該開口部１３ｂ，開口部１５ｂから前記接合部位が露出している。
一方、図４中右側において、第三導電層１６と第二導電層１４とがワイヤボンド２１によって接続されている。第三絶縁樹脂層１５において、第二導電層１４の接続部位に整合する位置には開口部１５ｃが配されており、該開口部１５ｃから前記接合部位が露出している。

図５及び図６は、本実施形態において、半導体装置の他の一例を示す断面図である。
この場合もまた、図５に示す半導体装置１Ｅ（１）のように、前記第三絶縁樹脂層１５上に配され、面状をなす頂部を有する突起状の樹脂ポスト１９を備え、前記バンプ１７は、前記第三導電層１６を介して該樹脂ポスト１９上に載置されていてもよい。
さらに、図６に示す半導体装置１Ｆ（１）のように、前記第三絶縁樹脂層１５及び前記樹脂ポスト１９を被覆する封止樹脂層１８を備えていてもよい。

以上、本発明の半導体装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
例えば、上述した実施形態では、インダクタとして、螺旋形状のインダクタを例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、ソレノイド形状、メアンダ形状やつづら折形状のインダクタでもよい。
また、上述した説明では、半導体基板上のインダクタ１つに対応する部分のみを図示したが、本発明は、複数の誘導素子を備えた半導体装置に適用することもできる。

本発明は、例えば誘導素子がアンテナコイルとして機能する非接触ＩＣタグ用半導体装置など、誘導素子を有する各種の半導体装置に適用できる。

本発明に係る半導体装置の一例を示す断面図。 本発明に係る半導体装置の他の一例を示す断面図。 本発明に係る半導体装置の他の一例を示す断面図。 本発明に係る半導体装置の他の一例を示す断面図。 本発明に係る半導体装置の他の一例を示す断面図。 本発明に係る半導体装置の他の一例を示す断面図。 従来の半導体装置の一例を示す図。 インダクタの形状の一例を示す図。 従来の半導体装置の他の一例を示す図。 従来の半導体装置の他の一例を示す図。

符号の説明

１（１Ａ〜１Ｆ） 半導体装置、２ 集積回路、３ 電極、１０ 半導体基板、１１ 第一絶縁樹脂層、１２ 第一導電層、１３ 第二絶縁樹脂層、１４ 第二導電層、１４ａ インダクタとして機能する部位［インダクタ（部）、誘導素子］、１５ 第三絶縁樹脂層、１６ 第三導電層、１７ バンプ、１８ 封止樹脂層、１９ 樹脂ポスト、２０，２１ ワイヤボンド。

Claims (3)

1. 少なくとも一面に電極を備えた半導体基板と、該半導体基板の一面を覆うように配された第一絶縁樹脂層と、
   前記第一絶縁樹脂層上に配され、前記電極と電気的に接続された第一導電層と、
   前記第一導電層上に順に配された第二絶縁樹脂層、第二導電層、第三絶縁樹脂層、第三導電層と、
   第三導電層と電気的に接続されたバンプと、を備えた半導体装置であって、
   前記第二導電層の一部はインダクタとして機能する部位を構成し、
   前記第二導電層の残部であって一端部は前記第一導電層と、他端部は前記第三導電層とそれぞれ電気的に接続され、
   前記バンプと前記部位とは、平面視した際に少なくとも一部が重なり合う位置にあることを特徴とする半導体装置。
2. 前記第三絶縁樹脂層上に配され、面状をなす頂部を有する突起状の樹脂ポストを備え、
   前記バンプは、前記第三導電層を介して該樹脂ポスト上に載置されていることを特徴とする請求項１に記載の半導体装置。
3. 前記第三絶縁樹脂層及び前記樹脂ポストを被覆する封止樹脂層を備えたことを特徴とする請求項２に記載の半導体装置。

Images