JP4675662B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4675662B2 JP4675662B2 JP2005103641A JP2005103641A JP4675662B2 JP 4675662 B2 JP4675662 B2 JP 4675662B2 JP 2005103641 A JP2005103641 A JP 2005103641A JP 2005103641 A JP2005103641 A JP 2005103641A JP 4675662 B2 JP4675662 B2 JP 4675662B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- semiconductor device
- spiral coil
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
近年では、特定周波数の信号除去、アナログ信号の処理を行う回路からのノイズ除去などを目的として、フィルター等の受動素子を設けた半導体装置が用いられている。
受動素子では、誘導素子とともに容量素子(キャパシタ)の形成も必要となる。容量素子としては、特許文献1および特許文献2に記載されたものを例示できる。
誘導素子と容量素子とを備えた半導体装置としては、誘導素子および容量素子を同一層に並列的に形成し、これにワイヤーボンドを介して接続端子が接続されたものがある。
さらには、誘導素子と容量素子が同一層に形成されるため、この層内の構造が複雑となり、製造工程が煩雑となっていた。
本発明は、上記事情に鑑みてなされたものであり、半導体基板上に誘導素子および容量素子が設けられた半導体装置において、インダクタンス値、キャパシタンス値などの特性に優れ、かつ製造が容易な半導体装置を提供することを目的とする。
本発明の半導体装置は、前記絶縁層が、前記容量素子の上に設けられ、前記誘導素子が、この絶縁層の上に設けられている構成としてよい。
従って、インダクタンス値、キャパシタンス値などの特性を向上させることができる。
また、誘導素子と容量素子を同一層に設ける場合に比べて、配線などの構造を簡略化することができるため、製造工程を簡略化することができる。
この半導体装置10は、半導体基板1上に第1の絶縁層4aが形成され、その上にコンデンサ2(容量素子)が形成され、その上に第2の絶縁層4bが形成され、その上にスパイラルコイル3(誘導素子)が形成され、その上に封止層である第3の絶縁層4cが形成され、その上にバンプ5が形成されている。
絶縁層4a〜4cは、例えばポリイミド樹脂、エポキシ樹脂、シリコン樹脂、SiN、SiO2等からなる。
バンプ5は、この半導体装置10を他の回路基板等に接続するためのもので、目的に応じて、図示せぬ導電部を介してコンデンサ2、スパイラルコイル3、集積回路などに接続することができる。バンプ5には、共晶タイプ、鉛フリータイプなどの半田が用いられる。
図2および図3に示すように、半導体基板1の上に第1の絶縁層4aを形成する。第1の絶縁層4aは、例えば回転塗布法、印刷法、ラミネート法、LP−CVD法などによって形成することができる(第1の絶縁層形成工程)。
第1の絶縁層4a上には、コンデンサ2を集積回路やスパイラルコイル3に接続するための配線層(図示略)を設けることができる。
第2の絶縁層4b上には、スパイラルコイル3を集積回路やコンデンサ2に接続するための配線層を設けることができる。
図9に示すように、第1の絶縁層4a上に、Cuなどからなる下部電極層21を形成する。下部電極層21を形成するには、例えばスパッタ法とフォトリソグラフィ技術を組み合わせて利用してもよいし、電解めっき法を利用してもよい。下部電極層21は、第1の絶縁層4aに形成された開口部24を通して、半導体基板1上の電極等に接続することができる。
図10に示すように、下部電極層21の上に、酸化チタン、酸化タンタル等からなる誘電体層23を、スパッタ法、蒸着法などにより形成する。
図11に示すように、誘電体層23の上に上部電極層22を形成する。上部電極層22は、下部電極層21と同様にして形成することができる。
これによって、上部および下部電極層21、22と、これらの間に設けられた誘電体層23とを備えたコンデンサ2が得られる。コンデンサ2は、上部および下部電極層21、22が誘電体層23によって隔てられた構造を有する。
図12に示すように、第2の絶縁層4bの上に下部配線層31a、31bを形成する。
下部配線層31a、31bはCu等からなり、その厚さは例えば1〜20μmとすることができる。下部配線層31a、31bは、電解メッキ法等のメッキ法、スパッタ法、蒸着法などにより形成することができる。
下部配線層31a、31bは、絶縁層4bに形成された開口部33を通して電極(図示略)等に接続することができる。
図14に示すように、第3の絶縁層4cの上に、螺旋状のスパイラルコイル3を有する上部配線層32を形成する。上部配線層32はCu等からなり、その厚さは例えば1〜30μmとすると良い。上部配線層32は下部配線層31と同様の方法により形成することができる。
スパイラルコイル3の内周端部32aは、開口部34aを通して下部配線層31aに接続され、外周端部32bは、開口部34bを通して下部配線層31bに接続される。
コンデンサ2とスパイラルコイル3とが異なる層に設けられているので、これらを同一層に設ける場合に比べて、これらコンデンサ2とスパイラルコイル3を形成するための十分なスペースを第1の絶縁層4aおよび第2の絶縁層4bの上に確保することができる。従って、インダクタンス値、キャパシタンス値などの特性を向上させることができる。
従って、スパイラルコイル3から発生する磁束を原因として半導体基板1で発生する損失を低減することができる。
従って、ワイヤーボンド等の接続手段に起因してインダクタンス値、キャパシタンス値が乱れるのを防ぐことができる。
図15に示すように、表面に電極6、7、8a、8bを備えた半導体基板1を用意する。半導体基板1としては、表面の領域40に集積回路が形成されたものが使用できる。
半導体基板1の上に、領域40に形成された電極6、7、8a、8bと整合する位置に開口部41を有する第1の絶縁層14aを形成する。
第1の絶縁層14aは、例えばSiN、SiO2等からなる。第1の絶縁層14aは、例えばLP−CVD法等により前記材料からなる層を基板全域に形成した後、フォトリソグラフィ技術等を利用して、電極6、7、8a、8bと整合する位置に開口部41を形成することによって作製できる。
図17に示すように、第2の絶縁層14b上に、Cuなどからなる下部電極層21を形成する。下部電極層21は、第2の絶縁層14b上にシード層およびレジストを形成した後、電解めっき法等により形成することができる。下部電極層21を形成した後、レジストおよび不要なシード層は除去する。下部電極層21は、開口部41、42を通して電極6に接続される。
図19に示すように、絶縁層14a、14bに、電極7を露出させる開口部43を形成する。
図20に示すように、誘電体層23の上に上部電極層22を形成する。上部電極層22は、下部電極層21と同様にして形成することができる。上部電極層22は、開口部43を通して電極7に接続される。
これによって、上部および下部電極層21、22と、これらの間に設けられた誘電体層23とを備えたコンデンサ2が得られる。
図22に示すように、絶縁層14a〜14cに、電極8a、8bを露出させる開口部44を形成する。
次いで、第3の絶縁層14cの上に、Cuなどからなる下部配線層31a、31b(下部導電部)を形成する。下部配線層31a、31bは、開口部44を通してそれぞれ電極8a、8bに接続される。
次いで、第4の絶縁層14dの上に、螺旋状のスパイラルコイル3を有する上部配線層32(上部導電部)を形成する。下部配線層31a、31bおよび上部配線層32は、下部電極層21と同様にして形成することができる。なお、スパイラルコイルは、螺旋状に限らず、任意の形状とすることができる。
スパイラルコイル3の内周端部32aは、開口部34aを通して下部配線層31aに接続され、外周端部32bは、開口部34bを通して下部配線層31bに接続される。
スパイラルコイル3は、矩形板状の内周端部32aを始端として螺旋状に延び、2周回目の始端部分32c(第2周始端部分32c)において、絶縁層14dを介して下部配線層31aに重なる。
スパイラルコイル3は、第3周始端部分32dおよび第4周始端部分32eにおいても、絶縁層14dを介して下部配線層31aに重なる。スパイラルコイル3の外周端部32bは、下部配線層31bに接続されている。
スパイラルコイル3は、絶縁層14c、14dによってコンデンサ2から隔てられている。
中央領域35は、スパイラルコイル3の内周端部32aから1周回(最内周回)、すなわち内周端部32aから第2周始端部分32cまでの部分の内側の領域である。中央領域35は、通電時には高密度の磁束が通過する。
コンデンサ2が中央領域35より外側に形成された構成によれば、スパイラルコイル3によって発生する磁束のコンデンサ2に対する影響が少なくなるため、コンデンサ2の特性を高めることができる。
なお、中央領域は、スパイラルコイル3の内周側から1周回に相当する部分の内側に限らず、例えば内周側から1ないし3周回に相当する部分の内側の領域であってもよい。
Claims (2)
- 半導体基板上に、誘導素子および容量素子を備えた半導体装置であって、
前記誘導素子と容量素子とが、絶縁層によって上下に隔てられ、
前記誘導素子または容量素子に、電気的に接続された接続用バンプを備え、
前記誘導素子は、螺旋状に形成された導電部からなり、
前記容量素子は、誘導素子の最内周回部分の内側である中央領域よりも外側に形成され、かつ前記中央領域に重なる位置には形成されておらず、
前記誘導素子と前記容量素子とが重なり合っていることを特徴とする半導体装置。 - 前記絶縁層は、前記容量素子の上に設けられ、
前記誘導素子は、この絶縁層の上に設けられていることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005103641A JP4675662B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005103641A JP4675662B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006286857A JP2006286857A (ja) | 2006-10-19 |
JP4675662B2 true JP4675662B2 (ja) | 2011-04-27 |
Family
ID=37408441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005103641A Expired - Fee Related JP4675662B2 (ja) | 2005-03-31 | 2005-03-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4675662B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8222714B2 (en) | 2007-02-05 | 2012-07-17 | Rambus Inc. | Semiconductor package with embedded spiral inductor |
JP5291946B2 (ja) * | 2008-02-04 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6555643B2 (ja) * | 2016-09-21 | 2019-08-07 | 株式会社オートネットワーク技術研究所 | コイル、リアクトル、及びコイルの設計方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0461264A (ja) * | 1990-06-29 | 1992-02-27 | Nippon Telegr & Teleph Corp <Ntt> | Lc複合素子 |
JPH0637255A (ja) * | 1992-07-14 | 1994-02-10 | Rohm Co Ltd | Lc回路の構造 |
JP2003309184A (ja) * | 2002-04-18 | 2003-10-31 | Taiyo Yuden Co Ltd | 複合モジュール及びその製造方法 |
JP2004207602A (ja) * | 2002-12-26 | 2004-07-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005005548A (ja) * | 2003-06-13 | 2005-01-06 | Sony Corp | 半導体装置及びその実装構造、並びにその製造方法 |
-
2005
- 2005-03-31 JP JP2005103641A patent/JP4675662B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0461264A (ja) * | 1990-06-29 | 1992-02-27 | Nippon Telegr & Teleph Corp <Ntt> | Lc複合素子 |
JPH0637255A (ja) * | 1992-07-14 | 1994-02-10 | Rohm Co Ltd | Lc回路の構造 |
JP2003309184A (ja) * | 2002-04-18 | 2003-10-31 | Taiyo Yuden Co Ltd | 複合モジュール及びその製造方法 |
JP2004207602A (ja) * | 2002-12-26 | 2004-07-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005005548A (ja) * | 2003-06-13 | 2005-01-06 | Sony Corp | 半導体装置及びその実装構造、並びにその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006286857A (ja) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4762531B2 (ja) | 電子部品及びその製造方法 | |
TWI296845B (en) | Multilayer winding inductor | |
KR101150638B1 (ko) | 전자 부품 | |
WO2010050091A1 (ja) | 半導体装置 | |
JP2007300002A (ja) | 電子部品 | |
US7724116B2 (en) | Symmetrical inductor | |
EP1969616A1 (en) | Semiconductor device | |
CN107785148A (zh) | 电子部件 | |
US10790792B2 (en) | LC composite device, processor, and method for manufacturing LC composite device | |
JP2004214561A (ja) | 半導体装置及びその製造方法 | |
JP4684856B2 (ja) | 電子部品 | |
JP4675662B2 (ja) | 半導体装置 | |
JP2002299496A (ja) | 半導体装置及びその製造方法 | |
JP2005340573A (ja) | 半導体素子、半導体装置、及び半導体素子の製造方法 | |
JP2005167468A (ja) | 電子装置および半導体装置 | |
US6781229B1 (en) | Method for integrating passives on-die utilizing under bump metal and related structure | |
JP2009266908A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2009266964A (ja) | 半導体装置 | |
JP2006041357A (ja) | 半導体装置およびその製造方法 | |
JP4837307B2 (ja) | 実装基板モジュール、その製造方法、および半導体装置 | |
JP4329524B2 (ja) | 半導体装置およびその製造方法 | |
WO1996042110A1 (fr) | Dispositif a semi-conducteurs | |
JP2006261297A (ja) | 半導体装置及びその製造方法 | |
JP2009038203A (ja) | 半導体装置 | |
JP2010093076A (ja) | 半導体パッケージ及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |