JP2006286857A - 半導体装置 - Google Patents

Abstract

【課題】 半導体基板上に誘導素子および容量素子が設けられた半導体装置において、インダクタンス値、キャパシタンス値などの特性に優れ、かつ製造が容易な半導体装置を提供する。
【解決手段】 半導体基板１上に、誘導素子３および容量素子２を備えた半導体装置であって、誘導素子３と容量素子２とが、絶縁層４ｂによって上下に隔てられている。これによって、誘導素子３と容量素子２を同一層に設ける場合に比べて、これらを形成するための十分なスペースを確保することができる。従って、インダクタンス値、キャパシタンス値などの特性を向上させるとともに、構造を簡略化し製造を容易にすることができる。
【選択図】 図１

Description

本発明は、シリコンウェハ等の半導体基板上に、誘導素子および容量素子を備えた半導体装置に関するものである。

従来、インピーダンスマッチング等を目的として、半導体基板上に螺旋状のインダクタ（スパイラルインダクタ）等の誘導素子が設けられた半導体装置が用いられている。
近年では、特定周波数の信号除去、アナログ信号の処理を行う回路からのノイズ除去などを目的として、フィルター等の受動素子を設けた半導体装置が用いられている。
受動素子では、誘導素子とともに容量素子（キャパシタ）の形成も必要となる。容量素子としては、特許文献１および特許文献２に記載されたものを例示できる。
誘導素子と容量素子とを備えた半導体装置としては、誘導素子および容量素子を同一層に並列的に形成し、これにワイヤーボンドを介して接続端子が接続されたものがある。
特開２００２−５７２９１号公報 特開２００２−５７２９２号公報

しかしながら、従来の半導体装置においては、誘導素子と容量素子が同一層に形成されるため、誘導素子に使用できる面積が小さく、得られるインダクタンス値が小さくなることがあった。また、容量素子に使用できる面積も小さいため、得られるキャパシタンス値が小さくなることがあった。
さらには、誘導素子と容量素子が同一層に形成されるため、この層内の構造が複雑となり、製造工程が煩雑となっていた。
本発明は、上記事情に鑑みてなされたものであり、半導体基板上に誘導素子および容量素子が設けられた半導体装置において、インダクタンス値、キャパシタンス値などの特性に優れ、かつ製造が容易な半導体装置を提供することを目的とする。

本発明の請求項１に係る半導体装置は、半導体基板上に、誘導素子および容量素子を備えた半導体装置であって、前記誘導素子と容量素子とが、絶縁層によって上下に隔てられていることを特徴とする。
本発明の請求項２に係る半導体装置は、請求項１において、前記絶縁層が、前記容量素子の上に設けられ、前記誘導素子が、この絶縁層の上に設けられていることを特徴とする。
本発明の請求項３に係る半導体装置は、請求項１または２において、前記誘導素子が、螺旋状に形成された導電部からなり、前記容量素子が、誘導素子の最内周回部分の内側である中央領域よりも外側に形成されていることを特徴とする。

本発明の半導体装置では、誘導素子と容量素子とが絶縁層によって上下に隔てられているので、これらを同一層に設ける場合に比べて、これらを形成するための十分なスペースを確保することができる。
従って、インダクタンス値、キャパシタンス値などの特性を向上させることができる。
また、誘導素子と容量素子を同一層に設ける場合に比べて、配線などの構造を簡略化することができるため、製造工程を簡略化することができる。

図１は、本発明の半導体装置の第１の例を示すものである。
この半導体装置１０は、半導体基板１上に第１の絶縁層４ａが形成され、その上にコンデンサ２（容量素子）が形成され、その上に第２の絶縁層４ｂが形成され、その上にスパイラルコイル３（誘導素子）が形成され、その上に封止層である第３の絶縁層４ｃが形成され、その上にバンプ５が形成されている。

半導体基板１の表面には集積回路（図示略）が設けられている。半導体基板１としては、シリコンウェハ等が用いられる。
絶縁層４ａ〜４ｃは、例えばポリイミド樹脂、エポキシ樹脂、シリコン樹脂、ＳｉＮ、ＳｉＯ_２等からなる。
バンプ５は、この半導体装置１０を他の回路基板等に接続するためのもので、目的に応じて、図示せぬ導電部を介してコンデンサ２、スパイラルコイル３、集積回路などに接続することができる。バンプ５には、共晶タイプ、鉛フリータイプなどの半田が用いられる。

次に、半導体装置１０の製造方法について説明する。
図２および図３に示すように、半導体基板１の上に第１の絶縁層４ａを形成する。第１の絶縁層４ａは、例えば回転塗布法、印刷法、ラミネート法、ＬＰ−ＣＶＤ法などによって形成することができる（第１の絶縁層形成工程）。

図４に示すように、第１の絶縁層４ａの上に、コンデンサ２を形成する（容量素子形成工程）。コンデンサ２の構造については後述する。
第１の絶縁層４ａ上には、コンデンサ２を集積回路やスパイラルコイル３に接続するための配線層（図示略）を設けることができる。

図５に示すように、コンデンサ２および第１の絶縁層４ａを覆うように第２の絶縁層４ｂを形成する。第２の絶縁層４ｂは、第１の絶縁層４ａと同様にして形成することができる（第２の絶縁層形成工程）。

図６に示すように、第２の絶縁層４ｂの上に、スパイラルコイル３を形成する（誘導素子形成工程）。スパイラルコイル３の構造については後述する。
第２の絶縁層４ｂ上には、スパイラルコイル３を集積回路やコンデンサ２に接続するための配線層を設けることができる。

図７に示すように、スパイラルコイル３および第２の絶縁層４ｂを覆うように、第３の絶縁層４ｃを形成する。第３の絶縁層４ｃは、第１の絶縁層４ａと同様にして形成することができる（第３の絶縁層形成工程）。

図８に示すように、第３の絶縁層４ｃの上にバンプ５を形成する（バンプ形成工程）。バンプ５を形成する方法としては、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法などがある。

以下、コンデンサ２を製造する方法に即して、コンデンサ２の詳しい構造について説明する。図９〜図１１において、（ａ）は断面図であり、（ｂ）は平面図である。
図９に示すように、第１の絶縁層４ａ上に、Ｃｕなどからなる下部電極層２１を形成する。下部電極層２１を形成するには、例えばスパッタ法とフォトリソグラフィ技術を組み合わせて利用してもよいし、電解めっき法を利用してもよい。下部電極層２１は、第１の絶縁層４ａに形成された開口部２４を通して、半導体基板１上の電極等に接続することができる。
図１０に示すように、下部電極層２１の上に、酸化チタン、酸化タンタル等からなる誘電体層２３を、スパッタ法、蒸着法などにより形成する。
図１１に示すように、誘電体層２３の上に上部電極層２２を形成する。上部電極層２２は、下部電極層２１と同様にして形成することができる。
これによって、上部および下部電極層２１、２２と、これらの間に設けられた誘電体層２３とを備えたコンデンサ２が得られる。コンデンサ２は、上部および下部電極層２１、２２が誘電体層２３によって隔てられた構造を有する。

次に、スパイラルコイル３を製造する方法に即して、スパイラルコイル３の詳しい構造について説明する。
図１２に示すように、第２の絶縁層４ｂの上に下部配線層３１ａ、３１ｂを形成する。
下部配線層３１ａ、３１ｂはＣｕ等からなり、その厚さは例えば１〜２０μｍとすることができる。下部配線層３１ａ、３１ｂは、電解メッキ法等のメッキ法、スパッタ法、蒸着法などにより形成することができる。
下部配線層３１ａ、３１ｂは、絶縁層４ｂに形成された開口部３３を通して電極（図示略）等に接続することができる。

図１３に示すように、第２の絶縁層４ｂ上に、下部配線層３１ａ、３１ｂを覆うように第３の絶縁層４ｃを形成する。
図１４に示すように、第３の絶縁層４ｃの上に、螺旋状のスパイラルコイル３を有する上部配線層３２を形成する。上部配線層３２はＣｕ等からなり、その厚さは例えば１〜３０μｍとすると良い。上部配線層３２は下部配線層３１と同様の方法により形成することができる。
スパイラルコイル３の内周端部３２ａは、開口部３４ａを通して下部配線層３１ａに接続され、外周端部３２ｂは、開口部３４ｂを通して下部配線層３１ｂに接続される。

半導体装置１０では、コンデンサ２上に第２の絶縁層４ｂが設けられ、その上にスパイラルコイル３が設けられている。すなわち、コンデンサ２とスパイラルコイル３とが第２の絶縁層４ｂによって上下に隔てられている。
コンデンサ２とスパイラルコイル３とが異なる層に設けられているので、これらを同一層に設ける場合に比べて、これらコンデンサ２とスパイラルコイル３を形成するための十分なスペースを第１の絶縁層４ａおよび第２の絶縁層４ｂの上に確保することができる。従って、インダクタンス値、キャパシタンス値などの特性を向上させることができる。

半導体装置１０では、コンデンサ２とスパイラルコイル３とが異なる層に設けられているので、これらを同一層に設ける場合に比べて、コンデンサ２とスパイラルコイル３との距離を小さくできる。このため、絶縁層に形成した開口部を通して各配線を接続すれば、構造を簡略化することができる。従って、製造を容易にすることができる。

半導体装置１０では、コンデンサ２上に第２の絶縁層４ｂが設けられ、その上にスパイラルコイル３が設けられているので、スパイラルコイル３と半導体基板１との距離を十分に確保することができる。
従って、スパイラルコイル３から発生する磁束を原因として半導体基板１で発生する損失を低減することができる。

半導体装置１０では、最表層である第３の絶縁層４ｃ上にバンプ５が設けられているので、ワイヤーボンドなどの接続手段を使用せずに、他の回路基板等に接続することができる。
従って、ワイヤーボンド等の接続手段に起因してインダクタンス値、キャパシタンス値が乱れるのを防ぐことができる。

なお、半導体装置１０では、コンデンサ２上に第２の絶縁層４ｂが設けられ、その上にスパイラルコイル３が設けられた構成としたが、逆に、スパイラルコイル３上に絶縁層を設け、その上にコンデンサ２を設けることもできる。

次に、本発明の半導体装置の第２の例を説明する。以下、この半導体装置を製造する方法に即して、その構造を詳細に説明する。
図１５に示すように、表面に電極６、７、８ａ、８ｂを備えた半導体基板１を用意する。半導体基板１としては、表面の領域４０に集積回路が形成されたものが使用できる。
半導体基板１の上に、領域４０に形成された電極６、７、８ａ、８ｂと整合する位置に開口部４１を有する第１の絶縁層１４ａを形成する。
第１の絶縁層１４ａは、例えばＳｉＮ、ＳｉＯ_２等からなる。第１の絶縁層１４ａは、例えばＬＰ−ＣＶＤ法等により前記材料からなる層を基板全域に形成した後、フォトリソグラフィ技術等を利用して、電極６、７、８ａ、８ｂと整合する位置に開口部４１を形成することによって作製できる。

次いで、図１６に示すように、第１の絶縁層１４ａの上に、第２の絶縁層１４ｂを形成する。第２の絶縁層１４ｂは、例えば回転塗布法などによりポリイミド樹脂等からなる樹脂層を形成したのち、フォトリソグラフィ技術等を利用して、電極６と整合する位置に開口部４２を形成することによって作製できる。
図１７に示すように、第２の絶縁層１４ｂ上に、Ｃｕなどからなる下部電極層２１を形成する。下部電極層２１は、第２の絶縁層１４ｂ上にシード層およびレジストを形成した後、電解めっき法等により形成することができる。下部電極層２１を形成した後、レジストおよび不要なシード層は除去する。下部電極層２１は、開口部４１、４２を通して電極６に接続される。

図１８に示すように、下部電極層２１の上に、酸化チタン、酸化タンタル等からなる誘電体層２３を、スパッタ法、蒸着法などにより形成する。
図１９に示すように、絶縁層１４ａ、１４ｂに、電極７を露出させる開口部４３を形成する。
図２０に示すように、誘電体層２３の上に上部電極層２２を形成する。上部電極層２２は、下部電極層２１と同様にして形成することができる。上部電極層２２は、開口部４３を通して電極７に接続される。
これによって、上部および下部電極層２１、２２と、これらの間に設けられた誘電体層２３とを備えたコンデンサ２が得られる。

図２１に示すように、第２の絶縁層１４ｂの上に、コンデンサ２を覆うように第３の絶縁層１４ｃを形成する。
図２２に示すように、絶縁層１４ａ〜１４ｃに、電極８ａ、８ｂを露出させる開口部４４を形成する。
次いで、第３の絶縁層１４ｃの上に、Ｃｕなどからなる下部配線層３１ａ、３１ｂ（下部導電部）を形成する。下部配線層３１ａ、３１ｂは、開口部４４を通してそれぞれ電極８ａ、８ｂに接続される。

図２３に示すように、第３の絶縁層１４ｃ上に、下部配線層３１ａ、３１ｂを覆うように第４の絶縁層１４ｄを形成する。絶縁層１４ｃ、１４ｄは、第２の絶縁層１４ｂと同様にして形成することができる。
次いで、第４の絶縁層１４ｄの上に、螺旋状のスパイラルコイル３を有する上部配線層３２（上部導電部）を形成する。下部配線層３１ａ、３１ｂおよび上部配線層３２は、下部電極層２１と同様にして形成することができる。なお、スパイラルコイルは、螺旋状に限らず、任意の形状とすることができる。
スパイラルコイル３の内周端部３２ａは、開口部３４ａを通して下部配線層３１ａに接続され、外周端部３２ｂは、開口部３４ｂを通して下部配線層３１ｂに接続される。

図２４に示すように、スパイラルコイル３は、平面視螺旋状（渦巻き状）に形成されている。
スパイラルコイル３は、矩形板状の内周端部３２ａを始端として螺旋状に延び、２周回目の始端部分３２ｃ（第２周始端部分３２ｃ）において、絶縁層１４ｄを介して下部配線層３１ａに重なる。
スパイラルコイル３は、第３周始端部分３２ｄおよび第４周始端部分３２ｅにおいても、絶縁層１４ｄを介して下部配線層３１ａに重なる。スパイラルコイル３の外周端部３２ｂは、下部配線層３１ｂに接続されている。
スパイラルコイル３は、絶縁層１４ｃ、１４ｄによってコンデンサ２から隔てられている。

コンデンサ２は、スパイラルコイル３の中央領域３５よりも外側に形成するのが好ましい。
中央領域３５は、スパイラルコイル３の内周端部３２ａから１周回（最内周回）、すなわち内周端部３２ａから第２周始端部分３２ｃまでの部分の内側の領域である。中央領域３５は、通電時には高密度の磁束が通過する。
コンデンサ２が中央領域３５より外側に形成された構成によれば、スパイラルコイル３によって発生する磁束のコンデンサ２に対する影響が少なくなるため、コンデンサ２の特性を高めることができる。
なお、中央領域は、スパイラルコイル３の内周側から１周回に相当する部分の内側に限らず、例えば内周側から１ないし３周回に相当する部分の内側の領域であってもよい。

本発明は、例えば誘導素子がアンテナコイルとして機能する非接触ＩＣタグ用半導体装置など、誘導素子を有する各種半導体装置に適用できる。

本発明の半導体装置の一例を模式的に示す断面図である。 図１に示す半導体装置の製造方法の一例を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 本発明の半導体装置に用いられるコンデンサを製造する方法の例を模式的に示す工程図であり、（ａ）は断面図であり、（ｂ）は平面図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 本発明の半導体装置に用いられるスパイラルコイルを製造する方法の例を模式的に示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 本発明の半導体装置を製造する方法の一例を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 前図に続く製造方法を示す工程図である。 図２３に示す装置の平面図である。

符号の説明

１…半導体基板、２…コンデンサ（容量素子）、３…スパイラルコイル（誘導素子）、４ｂ、１４ｃ、１４ｄ…絶縁層、１０…半導体装置

Claims (3)

1. 半導体基板上に、誘導素子および容量素子を備えた半導体装置であって、
   前記誘導素子と容量素子とが、絶縁層によって上下に隔てられていることを特徴とする半導体装置。
2. 前記絶縁層は、前記容量素子の上に設けられ、
   前記誘導素子は、この絶縁層の上に設けられていることを特徴とする請求項１に記載の半導体装置。
3. 前記誘導素子は、螺旋状に形成された導電部からなり、
   前記容量素子は、誘導素子の最内周回部分の内側である中央領域よりも外側に形成されていることを特徴とする請求項１または２に記載の半導体装置。
   
   

Images