JP2006041357A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 誘導素子を備え、エネルギー損失が少なく、特性が優れた半導体装置を得る。
【解決手段】 表面に電極３が設けられた半導体基板１と、半導体基板１を覆うように設けられ、電極３と整合する位置に第１の開口部１６を有する第１の絶縁樹脂層１１と、第１の絶縁樹脂層１１の上に設けられ、第１の開口部１６を介して電極３と接続された第１の配線層１２と、第１の絶縁樹脂層１１及び第１の配線層１２を覆うように設けられ、半導体基板１の表面に沿う位置が第１の開口部１６とは異なる位置に開口した第２の開口部１７を有する第２の絶縁樹脂層１３と、第２の絶縁樹脂層１３上に設けられ、第２の開口部１７を介して第１の配線層１２と接続された第２の配線層１４とを有する半導体装置１０であって、第２の配線層１４は誘導素子１５を有し、第１の絶縁樹脂層１１と第２の絶縁樹脂層１３との層厚の和が５μｍ以上６０μｍ以下である。
【選択図】 図２

Description

本発明は、シリコンウェハ等の半導体基板上に誘導素子の形成と同時にパッケージングを行う半導体装置およびその製造方法に関する。

近年、高周波半導体素子を作製する際、そのインピーダンスマッチング等の目的で、半導体基板上にスパイラルインダクタ等の誘導素子が形成されている。しかしながら、配線と半導体基板との間に生じる寄生キャパシタンスのため、誘導素子によって作り出される電磁エネルギーの一部は、基板や誘導素子を形成する配線において失われる（この種のエネルギー損失については、例えば特許文献１参照）。
このような電磁エネルギーの損失の原因の一つは、配線と半導体基板との垂直的距離が近く、寄生キャパシタンスの影響が無視できなくなることである。そこで、半導体基板と誘導素子との間に厚い樹脂層を介在させて、電磁エネルギーの損失を抑制するという提案がある（例えば、日経マイクロデバイス誌、２００２年３月号、ｐ．１２５−１２７参照）。
特開２００３−８６６９０号公報

図８，図９は、スパイラルコイルを有する従来の半導体装置の一例を示す図面であり、図８は平面図、図９（ａ）は部分切欠斜視図、図９（ｂ）は、図８のＢ−Ｂ線に沿う断面図である。
この半導体装置２０においては、集積回路２が形成された半導体基板１の表面に集積回路２（ＩＣ）の電極３およびパッシベーション膜４（絶縁膜）が設けられている。
さらに、半導体基板１のパッシベーション膜４の上には、電極３と接続された下部配線層２１が形成されており、さらに半導体基板１及び下部配線層２１の上を覆うように絶縁樹脂層２２が形成されており、この絶縁樹脂層２２の上に誘電素子としてスパイラルコイル２４を有する上部配線層２３が設けられている。スパイラルコイル２４は、下部配線層２１を介して集積回路２の電極３と接続されている。

図１０（ａ）〜（ｄ）は、図８，図９に係る半導体装置の製造方法の一例を工程順に示す模式的断面図である。
まず、図１０（ａ）に示すように、集積回路２、電極３およびパッシベーション膜４を有する半導体基板１を用意する。この半導体基板１は、例えば電極３としてＡｌパッドが設けられたシリコンウェハの上にＳｉＮまたはＳｉＯ₂等のパッシベーション膜４が形成されたものである。このパッシベーション膜４には、電極３と整合する位置に開口部５が設けられており、この開口部５を通して電極３が露出されている。パッシベーション膜４は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．１〜０．５μｍである。

次いで、図１０（ｂ）に示すように、半導体基板１のパッシベーション膜４の上に下部配線層２１を形成する。下部配線層２１は、電極３とスパイラルコイル２４とを接続する再配線層（アンダーパス）であり、一端部２１ａが電極３と接続されており、他端部２１ｂはこの下部配線層２１より上方に設けられる上部配線層２３の端部２３ａ，２３ｂ（図１０（ｄ）参照）と接続されるようになっている。下部配線層２１の材料としては例えばＡｌやＣｕが用いられ、その厚さは例えば０．１〜１０μｍである。下部配線層２１は、例えばスパッタリング法、蒸着法、メッキ法などにより形成することができる。

次いで、図１０（ｃ）に示すように、半導体基板１のパッシベーション膜４及び下部配線層２１の上を覆うように絶縁樹脂層２２を形成する。絶縁樹脂層２２は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば０．１〜１０μｍである。絶縁樹脂層２２は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。絶縁樹脂層２２には、下部配線層２１の他端部２１ｂと整合する位置に開口部２５（図１０中、２箇所）が設けられる。この開口部２５は、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。

次いで、図１０（ｄ）に示すように、絶縁樹脂層２２の上にスパイラルコイル２４を有する上部配線層２３を形成する。上部配線層２３の端部２３ａ，２３ｂは、絶縁樹脂層２２の開口部２５を貫通しており、該開口部２５を介して下部配線層２１の他端部２１ｂと接続されている。上部配線層２３の材料としては例えばＣｕが用いられ、その厚さは例えば１〜２０μｍである。上部配線層２３は、例えば電解メッキ法などにより形成することができる。

また、図１０に示す従来例では、スパイラルコイル２４が上部配線層２３に形成されているが、図１１に示すように、スパイラルコイル２４を下部配線層２１に形成することもできる。ここで、図１１を参照して、スパイラルコイル２４が下部配線層２１に形成された半導体装置の製造手順を説明する。
まず、図１１（ａ）に示すように、集積回路２、電極３およびパッシベーション膜４を有する半導体基板１を用意する。この半導体基板１は、図１０（ａ）に示す半導体基板１と同様のものであるので、重複する説明を省略する。

次いで、図１１（ｂ）に示すように、半導体基板１のパッシベーション膜４の上に下部配線層２１を形成する。ここで、下部配線層２１は、電極３と接続された接続用導電層２６と、この段階では接続用導電層２６および電極３に導通の無いスパイラルコイル２４とを有する。
下部配線層２１の材料としては例えばＡｌやＣｕが用いられ、その厚さは例えば０．１〜１０μｍである。下部配線層２１は、例えばスパッタリング法、蒸着法、メッキ法などにより形成することができる。

次いで、図１１（ｃ）に示すように、半導体基板１のパッシベーション膜４及び下部配線層２１の上を覆うように絶縁樹脂層２２を形成する。絶縁樹脂層２２は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば０．１〜１０μｍである。絶縁樹脂層２２は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。絶縁樹脂層２２には、接続用導電層２６およびスパイラルコイル２４の端部２４ａと整合する位置に開口部２５（図１１中、４箇所）が設けられる。この開口部２５は、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。

次いで、図１１（ｄ）に示すように、絶縁樹脂層２２の上に上部配線層２３を形成する。上部配線層２３の両端部２３ａ，２３ｂは、絶縁樹脂層２２の開口部２５を貫通しており、それぞれ接続用導電層２６およびスパイラルコイル２４の端部２４ａと接続されている。これにより、スパイラルコイル２４は、上部配線層２３（オーバーパス）および接続用導電層２６を介して電極３と接続される。
上部配線層２３の材料としては例えばＣｕが用いられ、その厚さは例えば１〜２０μｍである。上部配線層２３は、例えば電解メッキ法などにより形成することができる。

しかしながら、図１０，図１１に示すような従来の半導体装置２０においては、下記のように、なおも問題を有している。
ここで、図１２に、従来の半導体装置の等価回路を示す。図１２において、Ｃ_Ｓは、スパイラルコイルのキャパシタンスであり、Ｒ_Ｓは、スパイラルコイルの電気抵抗であり、Ｌ_Ｓは、スパイラルコイルのインダクタンスであり、Ｃ_{（ＯＸ＋Ｒｅｓｉｎ）}は、パッシベーション膜および絶縁樹脂層によるキャパシタンスであり、Ｃ_Ｓｉは、半導体基板（シリコン基板）のキャパシタンスであり、Ｒ_Ｓｉは、半導体基板（シリコン基板）の電気抵抗である。

図１０に示すように、スパイラルコイル２４が上部配線層２３に設けられている場合、下記の（１），（２）に示す問題がある。
（１）下部配線層２１と半導体基板１との距離が近いため、寄生キャパシタンスにより、Ｃ_Ｓｉが増大し、エネルギー損失が生じる。
（２）下部配線層２１と上部配線層２３（スパイラルコイル２４）との距離が近いため、Ｃ_Ｓが増大し、エネルギー損失が生じる。

図１１に示すように、スパイラルコイル２４が下部配線層２１に設けられている場合、下記の（１），（２）に示す問題がある。
（１）スパイラルコイル２４と半導体基板１との距離が近いため、渦電流損失によりＲ_Ｓｉが増大し、エネルギー損失が生じる。
（２）下部配線層２１（スパイラルコイル２４）と上部配線層２３との距離が近いため、Ｃ_Ｓが増大し、エネルギー損失が生じる。

本発明は、上記事情に鑑みてなされたものであり、半導体基板上に誘導素子が設けられた半導体装置に関し、エネルギー損失が少なく、特性が優れた半導体装置を得ることを課題とする。

前記課題を解決するため、本発明は、表面に電極が設けられた半導体基板と、前記半導体基板を覆うように設けられ、前記電極と整合する位置に第１の開口部を有する第１の絶縁樹脂層と、前記第１の絶縁樹脂層の上に設けられ、前記第１の開口部を介して前記電極と接続された第１の配線層と、前記第１の絶縁樹脂層及び第１の配線層を覆うように設けられ、前記半導体基板の表面に沿う位置が前記第１の開口部とは異なる位置に開口した第２の開口部を有する第２の絶縁樹脂層と、前記第２の絶縁樹脂層上に設けられ、前記第２の開口部を介して前記第１の配線層と接続された第２の配線層とを有する半導体装置であって、前記第２の配線層は誘導素子を有し、前記第１の絶縁樹脂層と前記第２の絶縁樹脂層との層厚の和が５μｍ以上６０μｍ以下であることを特徴とする半導体装置を提供する。

また、本発明は、半導体基板とその表面に設けられた電極の上を覆うように、第１の絶縁樹脂層を形成する第１の絶縁樹脂層形成工程と、前記第１の絶縁樹脂層に、前記電極を露出させる第１の開口部を形成する第１の開口部形成工程と、前記第１の絶縁樹脂層の上に、前記第１の開口部を介して前記電極と接続された第１の配線層を形成する第１の配線層形成工程と、前記第１の絶縁樹脂層及び第１の配線層の上を覆うように、第２の絶縁樹脂層を形成する第２の絶縁樹脂層形成工程と、前記半導体基板の表面に沿う位置が前記第１の開口部とは異なる位置となる位置で前記第１の配線層と整合した第２の開口部を形成する第２の開口部形成工程と、前記第２の開口部を介して前記第１の配線層と接続され、かつ誘導素子として機能する第２の配線層を前記第２の絶縁樹脂層上に形成する第２の配線層形成工程とを順に行い、前記第１の絶縁樹脂層と前記第２の絶縁樹脂層との層厚の和が５μｍ以上６０μｍ以下となるように制御することを特徴とする半導体装置の製造方法を提供する。

本発明によれば、スパイラルコイル等の誘導素子と半導体基板との間に第１の絶縁樹脂層および第２の絶縁樹脂層が設けられるので、これら２層の絶縁樹脂層により、誘導素子と半導体基板との距離が充分に離される。その結果、渦電流損失等のエネルギー損失を低減させることができ、Ｑ値（Ｑｕａｌｉｔｙ Ｆａｃｔｏｒ）が高く、特性の優れた誘電素子を有する半導体装置を得ることができる。

以下、最良の形態に基づき、図面を参照して本発明を説明する。
図１、図２は、本発明の半導体装置の一例を示す図面であり、図１は平面図、図２（ａ）は部分切欠斜視図、図２（ｂ）は、図１のＡ−Ａ線に沿う断面図である。

この半導体装置１０においては、集積回路２が形成された半導体基板１の表面に集積回路２（ＩＣ）の電極３およびパッシベーション膜４が設けられている。
さらにこの半導体装置１０は、半導体基板１のパッシベーション膜４上に設けられた第１の絶縁樹脂層１１と、この第１の絶縁樹脂層１１の上に設けられた第１の配線層１２と、第１の絶縁樹脂層１１及び第１の配線層１２を覆うように設けられた第２の絶縁樹脂層１３と、第２の絶縁樹脂層１３上に設けられた第２の配線層１４とを有する。

半導体基板１は、例えば電極３としてＡｌパッドが設けられたシリコンウェハの上にＳｉＮまたはＳｉＯ₂等のパッシベーション膜４（不動態化による絶縁膜）が形成されたものである。このパッシベーション膜４には、電極３と整合する位置に開口部５が設けられており、この開口部５を通して電極３が露出されている。パッシベーション膜４は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．１〜０．５μｍである。
ここでは、スパイラルコイル１５を有する配線層を集積回路２と接続するための電極３が、半導体基板１の表面の２箇所に設けられている。

本発明において、半導体基板は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
図１，図２では、半導体基板上の誘導素子１個に対応する部分のみを図示したが、本発明は、いうまでもなく、半導体ウエハ等の半導体基板上に複数の誘導素子を設けることにも適用することができる。また、特に図示しないが、本発明の半導体装置には、第２の配線層１４を封止する封止層、バンプ等の外部への出力端子等、種々の構造物を付加することができる。

第１の絶縁樹脂層１１は、各電極３，３と整合する位置に形成された第１の開口部１６を有する。第１の絶縁樹脂層１１は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。
第１の絶縁樹脂層１１は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また、第１の開口部１６は、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。

第２の絶縁樹脂層１３は、半導体基板１の表面に沿う位置が第１の開口部１６とは異なる位置に開口した第２の開口部１７を有する。これら第２の開口部１７は、それぞれ第２の配線層１４の端部１４ａ，１４ｂに整合する位置に形成されている。

第１の配線層１２は、電極３とスパイラルコイル１５とを接続する再配線層である。第１の配線層１２の一端部１２ａは、第１の開口部１６を介して第１の絶縁樹脂層１１を貫通し、電極３と接続されている。また、第１の配線層１２の他端部１２ｂは、第２の開口部１７と整合する位置まで延びている。
第１の配線層１２の材料としては例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより充分な導電性が得られる。第１の配線層１２は、例えば、電解銅メッキ法等のメッキ法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

第２の配線層１４は、誘電素子としてのスパイラルコイル１５を有する。第２の配線層１４の端部１４ａ，１４ｂは、第２の開口部１７を介して第２の絶縁樹脂層１３を貫通しており、それぞれ、第１の配線層１２の他端部１２ｂと接続されている。
第２の配線層１４の材料としては例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより充分な導電性が得られる。第２の配線層１４は、例えば、電解銅メッキ法等のメッキ法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

第２の絶縁樹脂層１３及び第２の配線層１４の上には、必要に応じて、少なくとも第２の配線層１４を覆う封止層（図示略）を設けることができる。
封止層は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１０〜１５０μｍである。封止層には、外部への端子を出力するための開口部が設けられる。

さらに、本形態例の半導体装置１０は、第１の絶縁樹脂層１１と第２の絶縁樹脂層１３との層厚の和が５μｍ以上６０μｍ以下であることを特徴とする。詳しくは後述するが、これにより、Ｑ値が高く、特性の優れた誘電素子を有する半導体装置を得ることができる。
本形態例の半導体装置においては、第１の配線層１２の層厚が、第２の配線層１４の層厚以下であることが好ましい。特に、第１の配線層１２の層厚を第２の配線層１４の層厚で除した値が、０．３〜０．５であることが好ましい。
また、第１の配線層１２の厚さが、第２の絶縁樹脂層１３の厚さよりも薄いことが好ましい。

次に、図１，図２に示す半導体装置の製造方法について説明する。
図３（ａ）〜（ｅ）は、上記半導体装置の製造方法の一例を工程順に示す模式的断面図である。図３（ａ）〜（ｅ）の断面図は、図１のＡ−Ａ線に沿う位置の断面を示す。

まず、図３（ａ）に示すように、集積回路２、電極３およびパッシベーション膜４を有する半導体基板１を用意する。
この半導体基板１は、上述したように、表面に電極３とパッシベーション膜４が形成されており、パッシベーション膜４には電極３と整合する位置に開口部５が設けられた半導体ウエハである。

次いで、図３（ｂ）に示すように、半導体基板１のパッシベーション膜４の上に、第１の開口部１６を有する第１の絶縁樹脂層１１を形成する。
このような第１の絶縁樹脂層１１は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによってパッシベーション膜４上の全面に成膜（第１の絶縁樹脂層形成工程）した後、フォトリソグラフィ技術等を利用したパターニングなどにより、電極３と整合する位置に第１の開口部１６を形成する（第１の開口部形成工程）ことによって形成することができる。

次いで、図３（ｃ）に示すように、第１の絶縁樹脂層１１の上に第１の配線層１２を形成する（第１の配線層形成工程）。この第１の配線層１２を所定の領域に製造する方法は特に限定されるものではないが、例えば国際公開第００／０７７８４４号パンフレットに記載された方法を用いることができる。
ここで、第１の配線層１２を形成する好適な方法の一例について説明する。
まず、スパッタ法等により、電解めっき用の薄いシード層（図示略）を第１の絶縁樹脂層１１上の全面または必要な領域に形成する。シード層は、例えばスパッタ法により形成されたＣｕ層及びＣｒ層からなる積層体、またはＣｕ層及びＴｉ層からなる積層体である。また、無電解Ｃｕメッキ層でもよいし、蒸着法、塗布法または化学気相成長法（ＣＶＤ）等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。
次に、シード層の上に、電解メッキ用のレジスト膜（図示略）を形成する。このレジスト膜には第１の配線層１２の形成すべき領域に開口部を設け、該開口部において前記シード層を露出させておく。レジスト膜は、例えばフィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。
そして、前記レジスト膜をマスクとして露出したシード層上に、電解めっき法等によりＣｕ等から構成された第１の配線層１２を形成する。このように、所望の領域に第１の配線層１２が形成された後、不要なレジスト膜及びシード層はエッチングにより除去し、第１の配線層１２が形成された領域以外の部分では第１の絶縁樹脂層１１が露出されるようにする（図３（ｃ）参照）。

次いで、図３（ｄ）に示すように、第１の絶縁樹脂層１１及び第１の配線層１２の上を覆うように第２の絶縁樹脂層１３を形成する。
このような第２の絶縁樹脂層１３は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって第１の絶縁樹脂層１１及び第１の配線層１２の全面を覆うように成膜（第２の絶縁樹脂層形成工程）した後、フォトリソグラフィ技術等を利用したパターニングなどにより、第１の配線層１２の他端部１２ｂと整合する位置に第２の開口部１７を形成する（第２の開口部形成工程）ことによって設けることができる。

次いで、図３（ｅ）に示すように、第２の絶縁樹脂層１３の上に、スパイラルコイル１５を有する第２の配線層１４を形成する（第２の配線層形成工程）。第２の配線層１４を所定の領域に設ける方法は、第１の配線層１２を設ける方法と同様に行うことができるので、詳しい説明は省略する。

第２の配線層１４の上に封止層を設ける場合は、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリゾグラフィ技術によりパターニングすることによって、所望の位置に開口部を有する封止層を形成することができる。なお、封止層の形成方法は、この方法に限定されるものではない。
封止層の形成後、前記誘導素子などの各種構造物が形成された半導体ウエハを所定の寸法にダイシングすることにより、前記誘導素子などがパッケージ化された半導体チップを得ることができる。

次に、本形態例の半導体装置の作用及び効果を説明する。
半導体基板と誘電素子との間に、第１及び第２の樹脂層を介在させることにより、半導体基板と誘電素子との距離が離れ、半導体基板の抵抗（図１２のＲ_Ｓｉを参照）が減少し、渦電流損失が低減する。また、半導体基板に近い側の第１の配線層が電極と誘電素子とを接続する接続用配線であり、半導体基板から離れた側の第２の配線層に誘電素子が設けられているため、半導体基板と誘電素子との距離が離れ、誘電素子から発生する磁束による渦電流損失が低減する。

また、半導体基板と誘電素子との間には、第１の絶縁樹脂層および第２の絶縁樹脂層が介在されるが、これら絶縁樹脂層の厚さの和を５μｍ以上６０μｍ以下とすることにより、Ｑ値の上昇が大きく、かつ寸法や製造コスト等の観点から好ましい半導体装置を得ることができる。２層の絶縁樹脂層の厚さの和が５μｍ未満であると、Ｑ値の改善が小さく、好ましくない。また、２層の絶縁樹脂層の厚さの和が６０μｍを超えると、これ以上はＱ値上昇の効果が伸びず（図５参照）、製造コストや製造条件などの観点から好ましくない。誘電素子として使用するためには、一般的に、このＱ値が２０以上であることが好ましい。

本形態例の半導体装置では、インダクタは、第１の配線層および第２の配線層からなるが、このうち、第１の配線層は、半導体基板上の電極と誘電素子（コイル）とを接続するアンダーパス部分であり、第２の配線層は、誘電素子（コイル）を有する部分である。
このとき、インダクタの抵抗（Ｒ_Ｓ）の中では、第２の配線層の抵抗が支配的となる。また、第１および第２の絶縁樹脂層の厚さを一定としたとき、第２の絶縁樹脂層の厚さがあまりに薄いと、第１の配線層と第２の配線層との間隔が小さくなり、インダクタのキャパシタンス（Ｃ_Ｓ）の増大によりエネルギー損失の影響が無視できなくなる。これは、第２の絶縁樹脂層（図２参照）のなかには、第１の絶縁樹脂層の直上に設けられた部分と、第１の配線層の上に設けられた部分とがあるので、第１の配線層があまりに厚いと、第２の絶縁樹脂層を形成する際に第１の配線層の上から樹脂が流れ出し、第１の配線層上の樹脂厚が目標の層厚よりも薄くなりやすいためである。
しかしながら、第１の配線層の厚さがあまりに薄いと、第１の配線層の断面積の縮小により電気抵抗が増大するので好ましくない。
第１の配線層の層厚を第２の配線層の層厚で除した値が、０．３以上０．５以下であることにより、キャパシタンス（Ｃ_Ｓ）の増大等の影響が低減され、特性が一層優れた半導体装置を得ることができる。

半導体基板がシリコン基板であり、第１及び第２の絶縁樹脂層がポリイミド樹脂からなり、第１の絶縁樹脂層と第２の絶縁樹脂層との間に第１の配線層が設けられており、第２の絶縁樹脂層の上に第２の配線層が設けられており、誘電素子が３．５回巻きのスパイラルコイルである半導体装置を製造し、特性を評価した。第１および第２の配線層の材料としては、Ｃｕを用いた。

＜誘導素子の配置＞
本発明の実施例として、半導体基板に近い側の第１の配線層が接続用配線（アンダーパス）であり、半導体基板から離れた側の第２の配線層が誘電素子である半導体装置と、比較例として、半導体基板に近い側の第１の配線層が誘電素子であり、半導体基板から離れた側の第２の配線層が接続用配線（オーバーパス）である半導体装置を製造し、周波数とＱ値の関係を測定した。
実施例の半導体素子と比較例の半導体素子は、上述のように誘導素子の配置を変えた以外には、絶縁樹脂層の厚さなどの条件を揃えて製造した。
図４中、実線は、誘電素子が第２の配線層に設けられた実施例の半導体素子のデータを示す。また、破線は、誘電素子が第１の配線層に設けられた比較例の半導体素子のデータを示す。
図４の結果に示すように、２層の配線層を設けるとしても、誘電素子を半導体基板から離れた側に設けたほうがＱ値の高いインダクタを得ることができることが分かる。

＜絶縁樹脂層の厚さ＞
表１に示すように、第１の絶縁樹脂層と第２の絶縁樹脂層の層厚の和が異なる幾つかの半導体装置を製造して、周波数が２ＧＨｚのときのＱ値を測定した。
なお、これらの半導体装置では、半導体基板に近い側の第１の配線層が接続用配線（アンダーパス）であり、半導体基板から離れた側の第２の配線層が誘電素子である。
図５及び表１に、第１の絶縁樹脂層と第２の絶縁樹脂層の層厚の和（樹脂層の全厚さ）に対するＱ値の関係を示す。この結果から、第１の絶縁樹脂層と第２の絶縁樹脂層の層厚の和が５μｍ以上６０μｍ以下である場合に、Ｑ値が２０以上となり、Ｑ値上昇の効果が高く、かつ、絶縁樹脂層の全厚さが不必要に大きくならずに済むことが分かる。

＜導電層の厚さ＞
第２の配線層の厚さを１０μｍに揃え、第１の配線層の厚さを数通りに変えて複数の半導体装置を製造した。
なお、これらの半導体装置では、半導体基板に近い側の第１の配線層が接続用配線（アンダーパス）であり、半導体基板から離れた側の第２の配線層が誘電素子である。

図６に、第２の配線層の厚さ（１０μｍ）に対して、第１の配線層の厚さが１μｍ、３μｍ、５μｍ、または９μｍである半導体装置のＱ値（周波数は、２ＧＨｚ）の測定値を示す。この測定では、第１の絶縁樹脂層の厚さは１０μｍとし、第２の絶縁樹脂層の厚さは１０μｍとした。
図６に示すように、第１の配線層の厚さを第２の配線層の厚さで除した値が、０．３〜０．５の範囲内である場合、Ｑ値が一層優れた半導体装置を得ることができることが分かる。

図７に、第２の絶縁樹脂層の厚さ（第１の絶縁樹脂層の直上における厚さ）を１０μｍとし、第１の配線層の厚さが３μｍ、５μｍ、１０μｍである半導体装置において、第１の配線層と第２の配線層との間隔の測定値を示す。図７に示す測定では、第１の絶縁樹脂層の厚さは１０μｍとし、第２の配線層の厚さは１０μｍとした。
図７に示すように、第１の配線層の厚さが、第２の絶縁樹脂層の厚さに比べて薄いほど、第１の配線層と第２の配線層との間隔が大きくなった。このことから、第１の配線層の厚さが、第２の絶縁樹脂層の厚さに比べて薄いほど、Ｑ値の高い、優れた半導体装置を得ることができるものと考えられる。

本発明は、例えば誘導素子がアンテナコイルとして機能する非接触ＩＣタグ用半導体装置など、誘導素子を有する各種半導体装置に適用できる。

本発明の半導体装置の一例を示す平面図である。 本発明の半導体装置の一例を示す（ａ）部分切欠斜視図および（ｂ）図１のＡ−Ａ線に沿う断面図である。 （ａ）〜（ｅ） 図１に示す半導体装置の製造方法の一例を工程順に示す模式的断面図である。 誘導素子の配置が異なる半導体装置について、周波数とＱ値の関係の一例を示すグラフである。 第１の絶縁樹脂層と第２の絶縁樹脂層の層厚の和（樹脂層の全厚さ）に対するＱ値の関係の一例を示すグラフである。 第１の配線層の厚さに対する、半導体装置のＱ値の関係の一例を示すグラフである。 第１の配線層の厚さに対する、第１の配線層と第２の配線層との間隔の関係の一例を示すグラフである。 従来の半導体装置の一例を示す平面図である。 従来の半導体装置の一例を示す（ａ）部分切欠斜視図および（ｂ）図８のＢ−Ｂ線に沿う断面図である。 （ａ）〜（ｄ） 図８に示す半導体装置の製造方法の一例を工程順に示す模式的断面図である。 （ａ）〜（ｄ） 従来の他の例の半導体装置の製造方法の一例を工程順に示す模式的断面図である。 従来の半導体装置の等価回路を示す回路図である。

符号の説明

１…半導体基板、３…電極、１０…半導体装置、１１…第１の絶縁樹脂層、１２…第１の配線層（アンダーパス）、１３…第２の絶縁樹脂層、１４…第２の配線層、１５…誘導素子（スパイラルコイル）、１６…第１の開口部、１７…第２の開口部。

Claims (5)

1. 表面に電極が設けられた半導体基板と、
   前記半導体基板を覆うように設けられ、前記電極と整合する位置に第１の開口部を有する第１の絶縁樹脂層と、
   前記第１の絶縁樹脂層の上に設けられ、前記第１の開口部を介して前記電極と接続された第１の配線層と、
   前記第１の絶縁樹脂層及び第１の配線層を覆うように設けられ、前記半導体基板の表面に沿う位置が前記第１の開口部とは異なる位置に開口した第２の開口部を有する第２の絶縁樹脂層と、
   前記第２の絶縁樹脂層上に設けられ、前記第２の開口部を介して前記第１の配線層と接続された第２の配線層とを有する半導体装置であって、
   前記第２の配線層は誘導素子を有し、前記第１の絶縁樹脂層と前記第２の絶縁樹脂層との層厚の和が５μｍ以上６０μｍ以下であることを特徴とする半導体装置。
2. 前記第１の配線層の層厚を前記第２の配線層の層厚で除した値が、０．３〜０．５であることを特徴とする請求項１に記載の半導体装置。
3. 前記誘導素子がスパイラルコイルであることを特徴とする請求項１または２に記載の半導体装置。
4. 半導体基板とその表面に設けられた電極の上を覆うように、第１の絶縁樹脂層を形成する第１の絶縁樹脂層形成工程と、
   前記第１の絶縁樹脂層に、前記電極を露出させる第１の開口部を形成する第１の開口部形成工程と、
   前記第１の絶縁樹脂層の上に、前記第１の開口部を介して前記電極と接続された第１の配線層を形成する第１の配線層形成工程と、
   前記第１の絶縁樹脂層及び第１の配線層の上を覆うように、第２の絶縁樹脂層を形成する第２の絶縁樹脂層形成工程と、
   前記半導体基板の表面に沿う位置が前記第１の開口部とは異なる位置となる位置で前記第１の配線層と整合した第２の開口部を形成する第２の開口部形成工程と、
   前記第２の開口部を介して前記第１の配線層と接続され、かつ誘導素子として機能する第２の配線層を前記第２の絶縁樹脂層上に形成する第２の配線層形成工程とを順に行い、
   前記第１の絶縁樹脂層と前記第２の絶縁樹脂層との層厚の和が５μｍ以上６０μｍ以下となるように制御することを特徴とする半導体装置の製造方法。
5. 前記第１の配線層の層厚を前記第２の配線層の層厚で除した値が、０．３〜０．５となるように制御することを特徴とする請求項４に記載の半導体装置の製造方法。

Images