JP2006319094A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】誘導素子を備えた半導体装置において、該誘導素子のインダクタンスを増大させ、Ｑ値が高く、特性の優れた誘導素子を有する半導体装置を提供する。
【解決手段】半導体装置１０は、少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する第一の絶縁樹脂層１１と、該第一の絶縁樹脂層１１の上方に形成され、前記電極と電気的に接続された誘導素子１６ａと、該誘導素子１６ａに整合する位置に配された磁性部材１４とを備えた半導体装置１０であって、前記磁性部材は、接着性樹脂によって所定の位置に固着されていることを特徴とする。
【選択図】図１

Description

本発明は、シリコンウエハ等の半導体基材やポリイミド等の樹脂基材の上に誘導素子を備えた半導体装置およびその製造方法に関する。

近年、コスト削減やチップ部品の低減を目的に、インダクタ等の誘導素子を半導体基板に集積化する傾向がある。
シリコン基板表面にスパイラルインダクタを形成する場合、このインダクタによって作り出される電磁エネルギーの一部は、配線と下側の基板との間の寄生キャパシタンスによってシリコン基板やインダクタを形成する配線において失われる（例えば、特許文献１、特許文献２）
上記文献において、電磁エネルギーが失われる原因のひとつは、基板とスパイラルインダクタとの距離が近いことである。そこで、ウエハレベルＣＳＰ（chip scale package）の銅めっき再配線プロセスと、厚膜樹脂を絶縁層として利用することで、インダクタと基板間の距離を大きくとり、かつ配線抵抗を小さくすることにより、高いＱ値を実現したインダクタが開発されている（例えば、非特許文献１）。

図１１はスパイラルインダクタを有する従来の半導体装置の一例を示す図面であり、図１１（ａ）は部分切り欠き斜視図、図１１（ｂ）は断面図である。
この半導体装置４０においては、集積回路４が形成された半導体基板１の一面に集積回路（ＩＣ）の電極２およびパッシベーション膜３（絶縁膜）が形成されている。さらに、半導体基板１のパッシベーション膜３の上には、第一の絶縁樹脂層４１が設けられ、この第一の絶縁樹脂層４１の上には、電極２と電気的に接続された下部配線層４２が形成されている。さらに半導体基板１および下部配線層４２の上を覆うように第二の絶縁樹脂層４３が形成されており、この第二の絶縁樹脂層４３の上に、誘導素子としてスパイラルインダクタ４５を有する上部配線層４４が設けられている。スパイラルインダクタ４５は、下部配線層４２を介して集積回路４の電極２と電気的に接続されている。

しかしながら、このようなオンチップインダクタには、以下のような課題があった。
半導体チップのサイズが極めて小さいため、インダクタの大きさが制限され、インダクタンスが数ｎＨから数十ｎＨと小さい値しか得ることができない。インダクタンスを大きくするためにはスパイラルコイルの巻数を多くする必要があるが、その場合、コイルパターンの線幅が微細になり配線長も長くなることで、インダクタの直列抵抗が増大し、Ｑ特性を劣化させる要因の一つとなる。また、チップの小型化の妨げや、コストアップに繋がる虞もある。

一方、インダクタンスを増加させるため、インダクタを磁生体膜で覆う方法があるが、半導体チップ上に厚い磁性部材膜（例えば１０μｍ以上）を成膜することは非常に困難である。
したがって、例えばＤＣ−ＤＣコンバータ等、大きなインダクタンスが必要となる用途においては、オンチップインダクタが使用できないという問題があった。
特開２００２−２４６５７号公報 特開２００３−８６６９０号公報 日経マイクロデバイス２００２年３月号１２５〜１２７ページ

本発明は、上記事情に鑑みてなされたものであり、誘導素子を備えた半導体装置において、該誘導素子のインダクタンスを増大させ、Ｑ値が高く、特性の優れた誘導素子を有する半導体装置を提供することを目的とする。また、本発明は、インダクタンスが高く、特性の優れた誘導素子を有する半導体装置の製造方法を提供することを目的とする。

本発明の請求項１に係る半導体装置は、少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する第一の絶縁樹脂層と、該第一の絶縁樹脂層の上方に形成され、前記電極と電気的に接続された誘導素子と、該誘導素子に整合する位置に配された磁性部材とを備えた半導体装置であって、前記磁性部材は、接着性樹脂によって所定の位置に固着されていることを特徴とする。

本発明の請求項２に係る半導体装置は、請求項１において、前記磁性部材は、第一の絶縁樹脂層の上方に形成された第二又は第三の絶縁樹脂層に埋め込まれており、該磁性部材の表面と前記第二又は第三の絶縁樹脂層の表面とが略同一面をなしていることを特徴とする。

本発明の請求項３に係る半導体装置は、請求項１又は２において、前記誘導素子はスパイラル形状をなし、その下方に前記磁性部材が配されていることを特徴とする。

本発明の請求項４に係る半導体装置は、請求項１又は２において、前記誘導素子はスパイラル形状をなし、その上方に前記磁性部材が配されていることを特徴とする。

本発明の請求項５に係る半導体装置は、請求項１又は２において、前記誘導素子はソレノイド形状をなし、その内部に前記磁性部材が配されていることを特徴とする。

本発明の請求項６に係る半導体装置の製造方法は、少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する第一の絶縁樹脂層と、該第一の絶縁樹脂層の上方に形成され、前記電極と電気的に接続された誘導素子と、該誘導素子に整合する位置に配された磁性部材とを備え、前記磁性部材が、接着性樹脂によって所定の位置に固着され、前記第一の絶縁樹脂層の上方に形成された第二又は第三の絶縁樹脂層に埋め込まれており、該磁性部材の表面と前記第二又は第三の絶縁樹脂層の表面とが略同一面をなす半導体装置の製造方法であって、前記第一の絶縁樹脂層の上方に、前記電極と電気的に接続された誘導素子を形成する工程と、前記誘導素子に整合した位置に、接着性樹脂により磁性部材を固着する工程と、前記磁性部材を被覆するように第二又は第三の絶縁樹脂層を形成する工程と、前記磁性部材の表面と前記第二又は第三の絶縁樹脂層の表面とが略同一面をなすように、前記第二又は第三の絶縁樹脂層の表面を研磨する工程と、を少なくとも備えることを特徴とする。

本発明の請求項７に係る半導体装置の製造方法は、請求項６において、前記研磨する工程は、前記第二又は第三の絶縁樹脂層が硬化した後に行われることを特徴とする。

本発明に係る半導体装置は、磁性部材を接着性樹脂で固着させることにより、インダクタの近傍に厚い磁性部材を配置することができるので、インダクタンスの増大が図れる。その結果、Ｑ値が高く、特性の優れた誘導素子を有する半導体装置の提供が可能となる。

また、本発明に係る半導体装置の製造方法は、磁性部材の表面と第二又は第三の絶縁樹脂層の表面とが略同一面をなすように、第二又は第三の絶縁樹脂層の表面を研磨する工程を備えているので、磁性部材からなる誘導素子のパターン形状に依存せず、パターン間の隙間を第二又は第三の絶縁樹脂層が埋め、かつ磁性部材と第二又は第三の絶縁樹脂層が段差のない一面をなす形態が得られる。ゆえに、本発明の半導体装置の製造方法は、これらの表面を封止樹脂層で覆う場合、極めて薄い封止樹脂層でも均一に被覆することが可能となる半導体装置をもたらす。

以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明するが、本発明はこれらに限定されるものではない。

＜第一の実施形態＞
以下では、本発明の第一の実施形態について図面を参照しながら説明する。
図１は、本発明に係る半導体装置の一例を示す断面図である。
図１に示した半導体装置１０は、磁性部材１４が、第一の絶縁樹脂層１１の上方に形成された第二の絶縁樹脂層１３に埋め込まれており、磁性部材１４の表面と第二の絶縁樹脂層１３の表面とが略同一面をなしており、さらに誘導素子１６ａがスパイラル形状であり、その下方に磁性部材１４が配されている一例である。

この半導体装置１０においては、集積回路（図示略）が形成された半導体基板１の表面に集積回路（ＩＣ、図示略）の電極２およびパッシベーション膜３が形成されている。
さらにこの半導体装置１０は、半導体基板１のパッシベーション膜３上に設けられた第一の絶縁樹脂層１１と、この第一の絶縁樹脂層１１の上に設けられた第一の配線層１２と、第一の絶縁樹脂層１１および第一の配線層１２上に設けられた第二の絶縁樹脂層１３と、第一の絶縁樹脂層１１上に固着され、さらに第二の絶縁樹脂層１３中に埋め込まれた磁性部材１４と、第二の絶縁樹脂層１３および磁性部材１４上に設けられた第三の絶縁樹脂層１５と、第三の絶縁樹脂層１５の上に設けられた第二の配線層１６と、第二の配線層１６上に設けられた第四の絶縁樹脂層１７と、第四の絶縁樹脂層１７の上に設けられた第三の配線層１８と、第三の配線層１８を覆うように設けられた封止樹脂層１９とを有する。

半導体基板１は、少なくとも表層が絶縁部（図示略）をなす基材１ａの一面上に、例えば電極２としてＡｌパッドを設け、さらにその上にＳｉＮまたはＳｉＯ_２ 等のパッシベーション膜３（不動態化による絶縁膜）を形成してなるものである。このパッシベーション膜３には、電極２と整合する位置に開口部４が設けられており、この開口部４を通して電極２が露出されている。パッシベーション膜３は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．１〜０．５μｍである。
ここでは、スパイラルインダクタ１６ａを有する第二の配線層１６を、集積回路と電気的に接続するための電極２が、半導体基板１の表面の２箇所（図では１箇所のみ表示）に設けられている。

なお、図１には、インダクタの２端子の内、一方の端子が基材１ａの一面上にある電極２に、他方の端子が基材１ａに配された不図示の電極に、それぞれ電気的に接続された例を示したが、本発明はこの構成に限定されるものではなく、例えば、他方の端子が基材１ａとは別体をなす外部端子に接続される形態としてもよい。

また、磁性部材１４は、インダクタ１６ａに整合する位置に配され、接着性樹脂（図示略）により所定の位置に固着されている。本発明では、磁性部材１４を接着性樹脂で固着
することで、厚い磁性部材１４であってもインダクタ１６ａの近傍に配置することができる。

なお、本明細書において、（インダクタ１６ａに）「整合する位置」とは、インダクタのコイル部分から発生する磁束が、効率的に磁性体内部を通過することができる位置を意味する。また、「所定の位置」とは、磁性部材を「整合する位置」に配する際に、磁性部材の下面が接する、絶縁樹脂層の表面部分を意味する。

一般に、磁性部材１４は非磁性部材に比べて透磁率が大きく、しかも磁性部材１４に覆われたインダクタ１６ａのインダクタンスはこの透磁率に比例する。このため、磁性部材１４をインダクタ１６ａの近傍に配置することで、大きなインダクタンスを得ることができる。

インダクタ１６ａが有するインダクタンスをこの磁性部材１４の透磁率に比例して大きくすることが可能である。したがって、比透磁率が数百程度の磁性部材（例えば、フェライトの透磁率が数百程度）を用いることによりインダクタンスを数百倍（磁性部材の透磁率によってはそれ以上）に上げることができる。

半導体基板１は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板１が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。

第一の絶縁樹脂層１１は、各電極２と整合する位置に形成された第一の開口部１１ａを有する。第一の絶縁樹脂層１１は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。
第一の絶縁樹脂層１１は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また第一の開口部１１ａは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。

第一の配線層１２は、電極２とスパイラルインダクタ１６ａとを電気的に接続する再配線層（アンダーパス）である。第一の配線層１２の一端部は、第一の開口部１１ａを介して第一の絶縁樹脂層１１を貫通し、電極２と電気的に接続されている。また、第一の配線層１２の他端部は、第二の開口部１３ａと整合する位置まで延びている。
第一の配線層１２の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。第一の配線層１２は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

第二の絶縁樹脂層１３は、半導体基板１の表面に沿う位置が第一の開口部１１ａとは異なる位置に開口した第二の開口部１３ａを有する。この第二の開口部１３ａは、第二の配線層１６の一端部に整合する位置に形成されている。

磁性部材１４としては、例えばガンマ・フェライトやバリウム・フェライト等の各種磁性部材を用いることができる。
磁性部材１４は、第一の絶縁樹脂層１１上でインダクタ１６ａに整合する位置に接着性樹脂（図示略）により固着されており、さらに、第二の絶縁樹脂層１３中に埋め込まれている。
磁性部材１４の表面と第二の絶縁樹脂層１３の表面とは略同一平面上にあることが好ましい。これにより装置の平坦化を図ることができ、半導体装置を、ＷＬＰ（ウエハレベルパッケージ）に組み込むことができる。これにより装置の小型化を図ることができる。

第三の絶縁樹脂層１５は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また第二の開口部１３ａは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
第二の配線層１６は、誘導素子としてのスパイラルインダクタ１６ａを有する。第二の配線層１６の一端部は、第二の開口部１３ａを介して第三の絶縁樹脂層１５を貫通しており、第一の配線層１２の端部と接続されている。一方、第二の配線層１６の他端部は、第三の開口部１７ａを介して第四の絶縁樹脂層１７を貫通しており、第三の配線層１８の端部と接続されている。

第二の配線層１６の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。第二の配線層１６は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

第四の絶縁樹脂層１７は、半導体基板１の表面に沿う位置が第一の開口部１１ａおよび第二の開口部１３ａとは異なる位置に開口した第三の開口部１７ａを有する。この第三の開口部１７ａは、第二の配線層１６の他端部に整合する位置に形成されている。

第三の配線層１８の一端部は、第三の開口部１７ａを介して第四の絶縁樹脂層１７を貫通し、第二の配線層１６と電気的に接続されている。また、第三の配線層１８の他端部は、外部への端子を出力するための開口部（図示略）と整合する位置まで延びている。
第三の配線層１８の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。第三の配線層１８１２は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。

封止樹脂層１９は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。封止樹脂層１９には、外部への端子を出力するための開口部（図示略）が設けられる。

図１では、半導体基板上の誘導素子１つに対応する部分のみを図示したが、本発明は、複数の誘導素子を備えた半導体装置に適用することもできる。また、図示しないが、本発明の半導体装置には、封止樹脂層の上に、必要に応じて、バンプ等の外部への出力端子等の構造物を付加することができる。

以下では、図１に示す半導体装置の製造方法について説明する。
まず、集積回路（図示略）、電極２およびパッシベーション膜３を有する半導体基板１を用意する［図２（ａ）］。この半導体基板１は、上述したように、基材１ａの一面上に電極２とパッシベーション膜３が形成されており、パッシベーション膜３には、電極２と整合する位置に開口部４が設けられた半導体ウエハである。パッシベーション膜３は例えばＬＰ−ＣＶＤ等により形成され、その膜厚は例えば０．１〜０，５μｍである。

次に、半導体基板１のパッシベーション膜３の上に、第一の開口部１１ａを有する第一の絶縁樹脂層１１を形成する［図２（ｂ）］。その厚さは、例えば１〜３０μｍである。
このような第一の絶縁樹脂層１１は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによってパッシベーション膜３の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより、電極２と整合する位置に第一の開口部１１ａを形成することによって形成することができる。

次いで、第一の絶縁樹脂層１１の上であって、半導体基板１上の電極２に整合する位置に第一の配線層１２を形成する［図２（ｃ）］。その厚さは、例えば１〜２０μｍであるこの第一の配線層１２を所定の領域に形成する方法は、特に限定されるものではないが、例えば国際公開第００／０７７８４４号公報に記載された方法を用いることができる。

ここで、第一の配線層１２を形成する好適な方法の一例について説明する。
まず、スパッタリング法等により、電解めっき用の薄いシード層（図示略）を第一の絶縁樹脂層１１上の全面または必要な領域に形成する。シード層は、例えばスパッタリング法により形成されたＣｕ層およびＣｒ層からなる積層体、またはＣｕ層およびＴｉ層からなる積層体である。また、無電解Ｃｕめっき層でもよいし、蒸着法、塗布法または化学気相成長法（ＣＶＤ）等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。

次に、シード層の上に、電解めっき用のレジスト膜（図示略）を形成する。このレジスト膜には第一の配線層１２の形成すべき領域に開口部を設け、該開口部において、前記シード層を露出させておく。レジスト膜は、例えば、フォトリソグラフィ技術によるパターニング、フィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。

そして、前記レジスト膜をマスクとして露出したシード層上に、電解めっき法等により、Ｃｕ等から構成された第一の配線層１２を形成する。このように、所望の領域に第一の配線層１２が形成された後、不要なレジスト膜およびシード層はエッチングにより除去し、第一の配線層１２が形成された領域以外の部分では第一の絶縁樹脂層１１が露出されるようにする［図（ｃ）参照］。

次に、第一の絶縁樹脂層１１上でインダクタ１６ａと整合する位置に、接着性樹脂（図示略）により磁性部材１４を固着する。磁性部材１４は、例えばフェライトやパーマロイ等の強磁性部材である。固定方法は、例えばエポキシ系等、接着性樹脂のフィルムあるいはペーストを用いて熱圧着により固定する。
そして、磁性部材１４を覆うように第二の絶縁樹脂層１３を形成し、磁性部材１４を第二の絶縁樹脂層１３の中に埋め込む［図２（ｄ）］。その厚さは、例えば１００〜３００μｍである。

次に、第二の絶縁樹脂層１３の硬化後、第二の絶縁樹脂層１３の表面を例えば、ＣＭＰ（化学機械研磨）により平坦化を図り、第二の絶縁樹脂層１３および磁性部材１４を２０〜３０μｍの厚さまで研磨する。これにより、第二の絶縁樹脂層１３面と磁性部材１４面が略同一面となる。

ＣＭＰ工程では、ウエハ上に形成された絶縁樹脂層または配線層を、砥粒を含む研磨液を用いて研磨する。ＣＭＰ工程後には研磨面に砥粒など多量のパーティクルが残存するため、この後に洗浄工程が必要となる。洗浄工程では、ブラシを用いて研磨面のパーティクルを除去する方法が適用されている。

そして、第二の絶縁樹脂層１３および磁性部材１４上に第三の絶縁性樹脂層１５を形成する［図２（ｅ）］。その厚さは、例えば０．１〜０．５μｍである。このような第三の絶縁樹脂層１５は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって第二の絶縁樹脂層１３および磁性部材１４の全面を覆うように成膜することによって形成することができる。さらに、例えばフォトリソグラフィ技術を利用したパターニングおよびドライエッチングなどにより、第一の配線層１２と第二の配線層１６を電気的に接続するパッドに整合する位置に第二の開口部１３ａを形成する。

次いで、第三の絶縁樹脂層１５の上に、誘導素子としてスパイラルインダクタ１６ａを有する第二の配線層１６を形成する［図２（ｆ）］。その厚さは、例えば１〜２０μｍである。
第二の配線層１６を所定の領域に設ける方法は、第一の配線層１２を設ける方法とほぼ同様に行うことができるので、詳しい説明は省略する。

次に、第二の配線層１６と第三の配線層１８とを電気的に接続するパッドに整合する位置に第三の開口部１７ａを有する第四の絶縁樹脂層１７を形成する［図３（ａ）］。その厚さは、例えば１〜３０μｍである。
このような第四の絶縁樹脂層１７は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって第二の配線層１６を被覆して成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより、パッドに整合する位置に第三の開口部１７ａを形成することによって形成することができる。

次に、第二の配線層１６の他端部に整合する位置に、第三の配線層１８を形成する。その厚さは、例えば、１〜２０μｍである。第三の配線層１８を所定の領域に設ける方法は、第一の配線層１２を設ける方法とほぼ同様に行うことができるので、詳しい説明は省略する。
そして、第三の配線層１８上に、外部への端子を出力するための開口部（図示略）を有する絶縁性の封止樹脂層１９を形成する［図３（ｂ）］。その厚さは、例えば１〜３０μｍである。

このような封止樹脂層１９は、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって、所望の位置に開口部を有する封止樹脂層１９を形成することができる。なお、封止樹脂層１９の形成方法は、この方法に限定されるものではない。

封止樹脂層１９の形成後、前記誘導素子などの各種構造物が形成された半導体ウエハを所定の寸法にダイシングすることにより、前記誘導素子がパッケージ化された半導体チップを得ることができる。

半導体装置１０では、磁性部材１４を、インダクタ１６ａに整合する位置に接着性樹脂により固着している。これにより、厚い磁性部材であってもインダクタの近傍に配置することができる。その結果、インダクタの近傍に磁性部材が配置されることで効率的に磁束密度が増加し、インダクタンスを増大させることが可能となる。

また、磁性部材を樹脂で固着させることで、磁性部材膜の成膜プロセスが不要となる。これにより一度に多数の素子が製造可能なＷＬＰのプロセスがそのまま使用できるため、低コスト化に繋がる。

さらに、半導体装置１０はＷＬＰ（ウエハレベルパッケージ）により製造されるため、チップの小型化が可能である。しかも小型なインダクタでありながら、大きなインダクタンスを実現することができる。これにより、大きなインダクタンスが要求されるＤＣ−ＤＣコンバータ等の回路モジュールの小型化が可能になる。
＜第二の実施形態＞

以下では、本発明の第二の実施形態について図面を参照しながら説明する。
図４は、本発明に係る半導体装置の他の一例を示す断面図である。図４において、図１と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
図４に示した半導体装置２０は、磁性部材２６が、第一の絶縁樹脂層２２の上方に形成された第三の絶縁樹脂層２５に埋め込まれており、磁性部材２６の表面と第三の絶縁樹脂層２５の表面とが略同一面をなしており、さらに誘導素子２３ａがスパイラル形状であり、その上方に磁性部材２６が配されている一例である。

この半導体装置２０は、半導体基板１のパッシベーション膜３上に設けられた第一の配線層２１と、第一の配線層２１上に設けられた第一の絶縁樹脂層２２と、第一の絶縁樹脂層２２上に設けられた第二の配線層２３と、第二の配線層２３上に設けられた第二の絶縁樹脂層２４と、第二の絶縁樹脂層２４の上に設けられた第三の絶縁樹脂層２５と、第二の絶縁樹脂層２４上に固着され、さらに第三の絶縁樹脂層２５中に埋め込まれた磁性部材２６と、第三の絶縁樹脂層２５および磁性部材２６上に設けられた封止樹脂層２７とを有する。

上述した第一の実施形態では、磁性部材をインダクタの下側に配していたが、本実施形態では、磁性部材２６をインダクタ２３ａの上側に配している。
磁性部材によってインダクタを覆う場合には、インダクタが有する抵抗や浮遊容量をほとんど変えることなくインダクタンスのみを増加させることができる。これによりインダクタの抵抗や浮遊容量に隠れていたインダクタ本来の特性を引き出すことが可能となる。

以下では、図４に示す半導体装置の製造方法について説明する。
まず、集積回路（図示略）、電極２およびパッシベーション膜３を有する半導体基板１を用意する［図５（ａ）］。
次に、半導体基板１のパッシベーション膜３上であって、半導体基板１上の電極２に整合する位置に第一の配線層２１を形成する［図５（ｂ）］。その厚さは、例えば１〜２０μｍである。

次に、第一の配線層２１に整合する位置に開口部２２ａを持ち、第二の配線層２３のパターニングを有する第一の絶縁樹脂層２２を形成する［図５（ｃ）］。その厚さは、例えば１〜３０μｍである。
次に、第一の絶縁樹脂層２２上に、第二の配線層２３を形成する［図５（ｄ）］。その厚さは、例えば１〜３０μｍである。
次に、第二の配線層２３の表面を例えばＣＭＰにより平坦化を図り、第一の絶縁樹脂層２２が露出し、第二の配線層２３の厚さが１０〜２０μｍとなるまで研磨する。そして、第二の配線層２３上に、第二の絶縁樹脂層２４を形成する［図５（ｅ）］。その厚さは、例えば０．１〜０．５μｍである。

次に、第二の絶縁樹脂層２４上でインダクタ２３ａと整合する位置に、接着性樹脂（図示略）により磁性部材２６を固着する。そして、磁性部材２６を覆うように第三の絶縁樹脂層２５を形成し、磁性部材２６を第三の絶縁樹脂層２５の中に埋め込む［図６（ａ）］。その厚さは、例えば１００〜３００μｍである。

次に、第三の絶縁樹脂層２５の硬化後、第三の絶縁樹脂層２５の表面を例えばＣＭＰにより平坦化を図り、第三の絶縁樹脂層２５および磁性部材２６を２０〜３０μｍの厚さまで研磨する。これにより、第三の絶縁樹脂層２５の表面と磁性部材２６の表面が略同一面となる。
そして、第三の絶縁樹脂層２５および磁性部材２６上に、絶縁性の封止樹脂層２７を形成する［図６（ｂ）］。その厚さは、例えば１〜３０μｍである。

半導体装置２０では、磁性部材２６を、インダクタ２３ａに整合する位置に接着性樹脂により固着している。これにより、厚い磁性部材であってもインダクタの近傍に配置することができる。その結果、インダクタの近傍に磁性部材が配置されることで効率的に磁束密度が増加し、インダクタンスを増大させることが可能となる。

特に半導体装置２０では、磁性部材２６をインダクタ２３ａの上側に配しているので、インダクタが有する抵抗や浮遊容量をほとんど変えることなくインダクタンスのみを増加させることができる。これによりインダクタの抵抗や浮遊容量に隠れていたインダクタ本来の特性を引き出すことが可能となる。
＜第三の実施形態＞

以下では、本発明の第三の実施形態について図面を参照しながら説明する。
図７は、本発明に係る半導体装置の他の一例を示す断面図である。図７において、図１と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
図７に示した半導体装置３０は、磁性部材３５が、第一の絶縁樹脂層３１の上方に形成された第三の絶縁樹脂層３４に埋め込まれており、磁性部材３５の表面と第三の絶縁樹脂層３４の表面とが略同一面をなしており、さらに誘導素子３２ａ、３７ａがソレノイド形状であり、その内部に磁性部材３５が配されている一例である。

この半導体装置３０は、半導体基板１のパッシベーション膜３上に設けられた第一の絶縁樹脂層３１と、パッシベーション膜３上に設けられた第一の配線層３２と、第一の絶縁樹脂層３１および第一の配線層３２上に設けられた第二の絶縁樹脂層３３と、第二の絶縁樹脂層３３の上に設けられた第三の絶縁樹脂層３４と、第二の絶縁樹脂層３３上に固着され、さらに第三の絶縁樹脂層３４中に埋め込まれた磁性部材３５と、第三の絶縁樹脂層３４および磁性部材３５上に設けられた第四の絶縁樹脂層３６と、第四の絶縁樹脂層３６上に設けられた第二の配線層３７と、第二の配線層３７上に設けられた封止樹脂層３８とを有する。

上述した第一の実施形態では、インダクタは、スパイラル形状であったが、本実施形態では、図８に示すようにインダクタ３２ａ，３７ａはソレノイド形状を有している。インダクタがソレノイド形状であっても、インダクタの近傍に磁性部材を配置することで効率的に磁束密度が増加し、インダクタンスを増大させることが可能である。

次に、図７に示す半導体装置の製造方法について説明する。
まず、集積回路（図示略）、電極２およびパッシベーション膜３を有する半導体基板１を用意する［図９（ａ）］。
次に、半導体基板１のパッシベーション膜３上であって、電極２に整合する位置に開口部３１ａを有し、第一の配線層３２のパターニングを有する第一の絶縁樹脂層３１を形成する［図９（ｂ）］。その厚さは、例えば１〜３０μｍである。

次に、基板全面に第一の配線層３２を形成する［図９（ｃ）］。その厚さは、例えば１〜３０μｍである。
次に、第一の配線層３２の表面を例えばＣＭＰにより平坦化を図り、第一の絶縁樹脂層３１が露出し、第一の配線層３２の厚さが１０〜２０μｍとなるまで研磨する。そして、第一の配線層３２上に、第二の絶縁樹脂層３３を形成する［図９（ｄ）］。その厚さは、例えば０．１〜０．５μｍである。

次に、第二の絶縁樹脂層３３上でインダクタ３２ａ，３７ａと整合する位置に、接着性樹脂（図示略）により磁性部材３５を固着する。そして、磁性部材３５を覆うように第三の絶縁樹脂層３４を形成し、磁性部材３５を第三の絶縁樹脂層３４の中に埋め込む［図９（ｅ）］。その厚さは、例えば１００〜３００μｍである。

次に、第三の絶縁樹脂層３４の表面を例えばＣＭＰにより平坦化を図り、第三の絶縁樹脂層３４および磁性部材３５を２０〜３０μｍの厚さまで研磨する。これにより、第三の絶縁樹脂層３４の表面と磁性部材３５の表面が略同一面となる。
そして、第三の絶縁樹脂層３４および磁性部材３５上に、第四の絶縁樹脂層３６を形成する［図１０（ａ）］。その厚さは、例えば０．１〜０．５μｍである。

次に、第四の絶縁樹脂層３６上であって、第一の配線層３２に整合する位置に、第二の配線層３７を形成する。その厚さは、例えば１〜２０μｍである。
そして、第二の配線層３７上に、絶縁性の封止樹脂層３８を形成する［図１０（ｂ）］。その厚さは、例えば１〜３０μｍである。

半導体装置３０では、磁性部材３５を、インダクタ３２ａ，３７ａに整合する位置に接着性樹脂により固着している。これにより、厚い磁性部材であってもインダクタの近傍に配置することができる。その結果、インダクタの近傍に磁性部材３５が配置されることで効率的に磁束密度が増加し、インダクタンスを増大させることが可能となる。

特に半導体装置３０では、インダクタ３２ａ，３７ａはソレノイド形状を有している。インダクタがソレノイド形状であっても、インダクタの近傍に磁性部材を配置することで効率的に磁束密度が増加し、インダクタンスを増大させることが可能である。

以上、本発明の半導体装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
例えば、上述した実施形態では、インダクタに対して、絶縁樹脂層を介して磁性部材を配した場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、フェライト等、高抵抗の磁性部材を用いた場合、絶縁膜を介さずに、インダクタ表面に磁性部材を直接配してもよい。

また、上述した実施形態では、インダクタとして、螺旋形状（スパイラル形状）やソレノイド形状のインダクタを例に挙げて説明したが、本発明はこれらに限定されるものではなく、例えば、メアンダ形状やつづら折り形状のインダクタとしても構わない。

本発明は、例えば誘導素子がアンテナコイルとして機能する非接触ＩＣタグ用半導体装置など、誘導素子を有する各種半導体装置に適用できる。

本発明の半導体装置の一例を示す模式的断面図である。 図１に示す半導体装置の製造方法の一例であり、その工程を順に表す模式的断面図である。 図２に続く工程を順に表す模式的断面図である。 本発明の半導体装置の他の一例を示す模式的断面図である。 図４に示す半導体装置の製造方法の一例であり、その工程を順に表す模式的断面図である。 図５に続く工程を順に表す模式的断面図である。 本発明の半導体装置の他の一例を示す模式的断面図である。 図７に示す半導体装置が備えるインダクタの形状を表す模式的平面図である。 図７に示す半導体装置の製造方法の一例であり、その工程を順に表す模式的断面図である。 図９に続く工程を順に表す模式的断面図である。 従来の半導体装置の一例を示す図であり、（ａ）は部分切欠斜視図であり、（ｂ）は要部を示す断面図である。

符号の説明

１ 半導体基板、２ 電極、３ パッシベーション膜、１０、２０、３０ 半導体装置、１１、２２、３１ 第一の絶縁樹脂層、１２、２１、３２ 第一の配線層、１３、２４、３３ 第二の絶縁樹脂層、１４、２６、３５ 磁性部材、１５、２５、３４ 第三の絶縁樹脂層、１６、２３、３７ 第二の配線層、１６ａ、２３ａ、３２ａ、３７ａ インダクタ（誘導素子）、１７、３６ 第四の絶縁樹脂層、１８ 第三の配線層、１９、２７、３８ 封止樹脂層。

Claims (7)

1. 少なくとも一面に電極が設けられた基板と、
   該基板の一面を被覆する第一の絶縁樹脂層と、
   該第一の絶縁樹脂層の上方に形成され、前記電極と電気的に接続された誘導素子と、
   該誘導素子に整合する位置に配された磁性部材とを備えた半導体装置であって、
   前記磁性部材は、接着性樹脂によって所定の位置に固着されていることを特徴とする半導体装置。
2. 前記磁性部材は、第一の絶縁樹脂層の上方に形成された第二又は第三の絶縁樹脂層に埋め込まれており、該磁性部材の表面と前記第二又は第三の絶縁樹脂層の表面とが略同一面をなしていることを特徴とする請求項１に記載の半導体装置。
3. 前記誘導素子はスパイラル形状をなし、その下方に前記磁性部材が配されていることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記誘導素子はスパイラル形状をなし、その上方に前記磁性部材が配されていることを特徴とする請求項１又は２に記載の半導体装置。
5. 前記誘導素子はソレノイド形状をなし、その内部に前記磁性部材が配されていることを特徴とする請求項１又は２に記載の半導体装置。
6. 少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する第一の絶縁樹脂層と、該第一の絶縁樹脂層の上方に形成され、前記電極と電気的に接続された誘導素子と、該誘導素子に整合する位置に配された磁性部材とを備え、前記磁性部材が、接着性樹脂によって所定の位置に固着され、前記第一の絶縁樹脂層の上方に形成された第二又は第三の絶縁樹脂層に埋め込まれており、該磁性部材の表面と前記第二又は第三の絶縁樹脂層の表面とが略同一面をなす半導体装置の製造方法であって、
   前記第一の絶縁樹脂層の上方に、前記電極と電気的に接続された誘導素子を形成する工程と、
   前記誘導素子に整合した位置に、接着性樹脂により磁性部材を固着する工程と、
   前記磁性部材を被覆するように第二又は第三の絶縁樹脂層を形成する工程と、
   前記磁性部材の表面と前記第二又は第三の絶縁樹脂層の表面とが略同一面をなすように、前記第二又は第三の絶縁樹脂層の表面を研磨する工程と、
   を少なくとも備えることを特徴とする半導体基板の製造方法。
7. 前記研磨する工程は、前記第二又は第三の絶縁樹脂層が硬化した後に行われることを特徴とする請求項６に記載の半導体基板の製造方法。
   

Images