JP4731984B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4731984B2 JP4731984B2 JP2005136796A JP2005136796A JP4731984B2 JP 4731984 B2 JP4731984 B2 JP 4731984B2 JP 2005136796 A JP2005136796 A JP 2005136796A JP 2005136796 A JP2005136796 A JP 2005136796A JP 4731984 B2 JP4731984 B2 JP 4731984B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- insulating resin
- layer
- inductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
シリコン基板表面にスパイラルインダクタを形成する場合、このインダクタによって作り出される電磁エネルギーの一部は、配線と下側の基板との間の寄生キャパシタンスによってシリコン基板やインダクタを形成する配線において失われる(例えば、特許文献1、特許文献2を参照)。
上記文献において、電磁エネルギーが失われる原因のひとつは、基板とスパイラルインダクタとの距離が近いことである。そこで、ウエハレベルCSP(chip scale package)の銅めっき再配線プロセスと、厚膜樹脂を絶縁層として利用することで、インダクタと基板間の距離を大きくとり、かつ配線抵抗を小さくすることにより、高いQ値を実現したインダクタが開発されている(例えば、非特許文献1を参照)。
この半導体装置40においては、集積回路(IC、図示略)が形成された半導体基板1の一面に、集積回路の電極2およびパッシベーション膜3(絶縁膜)が形成されている。さらに、半導体基板1のパッシベーション膜3の上には、電極2と電気的に接続された下部配線層41が形成されている。さらに半導体基板1および下部配線層41の上を覆うように絶縁樹脂層42が形成されており、この絶縁樹脂層42の上に、誘導素子としてインダクタ43aを有する上部配線層43が設けられている。インダクタ43aは、下部配線層41を介して集積回路の電極2と電気的に接続されている。そして上部配線層43を覆うように封止樹脂層44が形成されている。
図1は、本発明の半導体装置の一例を示す断面図である。
この半導体装置10においては、集積回路(図示略)が形成された半導体基板1の表面に集積回路の電極2およびパッシベーション膜3が形成されている。
さらにこの半導体装置10は、半導体基板1のパッシベーション膜3上に設けられた第一の配線層11と、第一の配線層11の上に設けられた絶縁樹脂層12と、絶縁樹脂層12の上に設けられた第二の配線層13と、第二の配線層13上に設けられた封止樹脂層14とを有する。第二の配線層13は、誘導素子としてのインダクタ13aを有する。
この半導体装置10では、第二の配線層13のうち、少なくともインダクタ13aを構成する部分が、前記凹部16内に配されている。そして、インダクタ13aの表面と絶縁樹脂層12の表面は略同一面をなしており、かつインダクタ13aの表面は平滑化されている。
これにより、インダクタ13aの厚み方向のバラつきを低減することができる。また、インダクタ13aの表面が平滑化されていることにより、高周波における、導体表面での抵抗増加による導体損失の影響を低減することができる。その結果、この半導体装置10の高周波特性を向上することが可能となる。
第一の配線層11の材料としては、例えばCu等が用いられ、その厚さは例えば1〜20μmである。これにより十分な導電性が得られる。第一の配線層11は、例えば、電解Cuめっき法等のめっき法、スパッタリング法、蒸着法、または2つ以上の方法の組み合わせにより形成することができる。
そして絶縁樹脂層12は、凹部16を有しており、第二の配線層13のうち、少なくともインダクタ13aを構成する部分が、該凹部16内に配される。
絶縁樹脂層12は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また、開口部15および凹部16は、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
第二の配線層13の材料としては、例えばCu等が用いられ、その厚さは例えば1〜20μmである。これにより十分な導電性が得られる。
従来の半導体装置では、インダクタは絶縁樹脂層上に凸状に形成されており、インダクタと封止樹脂層とは広い面積で接触していたが、半導体装置10では、インダクタ13aは絶縁樹脂層12の凹部内に充填形成されているので、封止樹脂層14は、インダクタ13aとその表面でのみ接触している。これにより、封止樹脂層14とインダクタ13aとの接触面積が小さくなる。その結果、従来の半導体装置に比べ、インダクタ13aと封止樹脂層14との密着性が増し、デバイスの信頼性が向上する。
さらに、インダクタ13aの表面と絶縁樹脂層12の表面とが略同一面をなしているので、封止樹脂層14を薄くすることが可能となり、半導体装置の総厚を薄くすることが可能となる。
まず、図2(a)に示すように、集積回路(図示略)、電極2およびパッシベーション膜3を有する半導体基板1を用意する。この半導体基板1は、上述したように、基材1aの一面上に電極2とパッシベーション膜3が形成されており、パッシベーション膜3には、電極2と整合する位置に開口部4が設けられた半導体ウエハである。パッシベーション膜3は例えばLP−CVD等により形成され、その膜厚は例えば0.1〜0,5μmである。
まず、スパッタリング法等により、電解めっき用の薄いシード層(図示略)をパッシベーション膜3上の全面または必要な領域に形成する。シード層は、例えばスパッタリング法により形成されたCu層およびCr層からなる積層体、またはCu層およびTi層からなる積層体である。また、無電解Cuめっき層でもよいし、蒸着法、塗布法または化学気相成長法(CVD)等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。
<第二の実施形態>
なお、図4において、図1と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
この半導体装置20は、半導体基板1のパッシベーション膜3上に設けられた第一の配線層21と、第一の配線層21上に設けられた第一の絶縁樹脂層22と、第一の絶縁樹脂層22上に設けられた第二の絶縁樹脂層23と、第二の絶縁樹脂層23の上に設けられた第二の配線層24と、第二の絶縁樹脂層23及び第二の配線層24上に設けられた封止樹脂層25とを有する。
第二の配線層24のうち、少なくともインダクタ24aを構成する部分が、第二の絶縁樹脂層23に設けられた凹部26内に配される。
まず、図5(a)に示すように、集積回路(図示略)、電極2およびパッシベーション膜3を有する半導体基板1を用意する。
特に、半導体装置20では、絶縁樹脂層を二層構造とし、インダクタ24aを形成する凹部26を、そのうちの上層(第二の絶縁樹脂層23)に形成しているので、インダクタの厚み方向のばらつきをより低減することができる。その結果、高周波におけるインダクタの抵抗をより小さくすることができ、インダクタのQ値をさらに向上させることが可能となる。
Claims (4)
- 少なくとも一面に電極を備えた基板と、
該基板の一面を覆うように設けられた絶縁樹脂層と、
該絶縁樹脂層上に設けられ、前記電極と電気的に接続された導電部と、
前記絶縁樹脂層および前記導電部を被覆する封止樹脂層とを備えた半導体装置であって、
前記導電部の一部はインダクタとして機能する部位を構成し、
前記部位は、前記絶縁樹脂層に設けた凹部内に配され、該部位の表面と前記絶縁樹脂層の表面とは同一面をなすとともに、該部位の表面は平滑化され、
前記絶縁樹脂層は、前記導電部の残部を構成する再配線層を挟んで、下層をなす第一の絶縁樹脂層と、上層をなす第二の絶縁樹脂層との少なくとも二層から構成され、
前記凹部は、該第二の絶縁樹脂層に形成されていることを特徴とする半導体装置。 - 前記導電部の残部は、前記絶縁樹脂層に設けた開口部を通じて、前記電極と電気的に接続するように配されていることを特徴とする請求項1に記載の半導体装置。
- 少なくとも一面に電極を備えた基板と、
該基板の一面を覆うように設けられた絶縁樹脂層と、
該絶縁樹脂層上に設けられ、前記電極と電気的に接続された導電部と、
前記絶縁樹脂層および前記導電部を被覆する封止樹脂層とを備え、
前記導電部の一部はインダクタとして機能する部位を構成し、
前記部位は、前記絶縁樹脂層に設けた凹部内に配され、該部位の表面と前記絶縁樹脂層の表面とは同一面をなすとともに、該部位の表面は平滑化され、
前記絶縁樹脂層は、前記導電部の残部を構成する再配線層を挟んで、下層をなす第一の絶縁樹脂層と、上層をなす第二の絶縁樹脂層との少なくとも二層から構成され、
前記凹部は、該第二の絶縁樹脂層に形成されている半導体装置の製造方法であって、
前記絶縁樹脂層に凹部を形成する第一の工程と、
該凹部を満たし、かつ前記絶縁樹脂層を覆うように導電膜を形成する第二の工程と、
前記導電膜に加工を施し、前記絶縁樹脂層の表面と前記凹部に充填された該導電膜の表面とを同一面とする第三の工程とを少なくとも順に備えたことを特徴とする半導体装置の製造方法。 - 前記第三の工程の後に、前記同一面とした前記絶縁樹脂層の表面と前記凹部に充填された前記導電膜の表面とを覆うように、前記封止樹脂層を形成する第四の工程を備えたことを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005136796A JP4731984B2 (ja) | 2005-05-10 | 2005-05-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005136796A JP4731984B2 (ja) | 2005-05-10 | 2005-05-10 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006318943A JP2006318943A (ja) | 2006-11-24 |
JP4731984B2 true JP4731984B2 (ja) | 2011-07-27 |
Family
ID=37539374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005136796A Expired - Fee Related JP4731984B2 (ja) | 2005-05-10 | 2005-05-10 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4731984B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4506767B2 (ja) * | 2007-02-28 | 2010-07-21 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP5068830B2 (ja) * | 2010-01-29 | 2012-11-07 | 株式会社テラミクロス | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124403A (ja) * | 1998-10-12 | 2000-04-28 | Nec Corp | 半導体装置 |
JP2000183059A (ja) * | 1998-12-18 | 2000-06-30 | Sony Corp | 電子装置およびその製造方法 |
JP2001335952A (ja) * | 2000-05-31 | 2001-12-07 | Rikogaku Shinkokai | 無電解めっき方法、並びに、配線装置およびその製造方法 |
JP2004103911A (ja) * | 2002-09-11 | 2004-04-02 | Shinko Electric Ind Co Ltd | 配線形成方法 |
JP2005116714A (ja) * | 2003-10-07 | 2005-04-28 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0774023A (ja) * | 1993-09-01 | 1995-03-17 | Hitachi Ltd | 集積化インダクタおよびそれを用いた弾性表面波装置 |
-
2005
- 2005-05-10 JP JP2005136796A patent/JP4731984B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124403A (ja) * | 1998-10-12 | 2000-04-28 | Nec Corp | 半導体装置 |
JP2000183059A (ja) * | 1998-12-18 | 2000-06-30 | Sony Corp | 電子装置およびその製造方法 |
JP2001335952A (ja) * | 2000-05-31 | 2001-12-07 | Rikogaku Shinkokai | 無電解めっき方法、並びに、配線装置およびその製造方法 |
JP2004103911A (ja) * | 2002-09-11 | 2004-04-02 | Shinko Electric Ind Co Ltd | 配線形成方法 |
JP2005116714A (ja) * | 2003-10-07 | 2005-04-28 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006318943A (ja) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4611943B2 (ja) | 半導体装置 | |
JP5330863B2 (ja) | 半導体装置の製造方法 | |
US8344478B2 (en) | Inductors having inductor axis parallel to substrate surface | |
TWI602273B (zh) | 半導體裝置 | |
TW200415730A (en) | Semiconductor device and method for fabricating the same | |
CN110060982B (zh) | 用于中介片的电容器及其制造方法 | |
US11749711B2 (en) | Semiconductor device structure with magnetic element | |
US10566126B2 (en) | Chip inductor and manufacturing method thereof | |
CN108183087B (zh) | 用于形成应力降低装置的方法 | |
KR100691051B1 (ko) | 반도체 디바이스 및 본드 패드 형성 프로세스 | |
US7053490B1 (en) | Planar bond pad design and method of making the same | |
US7943529B2 (en) | Passivation structure and fabricating method thereof | |
JP4731984B2 (ja) | 半導体装置およびその製造方法 | |
TW407299B (en) | Semiconductor device and manufacture thereof | |
JP4644482B2 (ja) | 抵抗体チップ及びその実装方法 | |
JP2006319094A (ja) | 半導体装置およびその製造方法 | |
CN103489842A (zh) | 半导体封装结构 | |
JP2009266964A (ja) | 半導体装置 | |
TWI721771B (zh) | 積體電路及其形成方法 | |
JP2006041357A (ja) | 半導体装置およびその製造方法 | |
CN103489804A (zh) | 半导体封装结构的形成方法 | |
US8564131B2 (en) | Semiconductor device and method for manufacturing the same | |
US10276518B2 (en) | Semiconductor arrangement in fan out packaging including magnetic structure around transmission line | |
EP3886126A1 (en) | Thin-film inductor and manufacturing method therefor, integrated circuit and terminal device | |
JP2006261297A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110318 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |