JP2006324509A

JP2006324509A - 半導体装置およびその製造方法

Info

Publication number: JP2006324509A
Application number: JP2005146939A
Authority: JP
Inventors: Kenichi Omori; 賢一大森; Tatsuya Ito; 達也伊藤
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2005-05-19
Filing date: 2005-05-19
Publication date: 2006-11-30

Abstract

【課題】誘導素子において高いインダクタンスを得ることができ、しかも小型化が可能な半導体装置およびその製造方法を提供する。
【解決手段】電極３が形成された半導体基板１と、第１の絶縁樹脂層１１と、第１の配線層１２と、第２の絶縁樹脂層１３と、第１の配線層１２に接続された第２の配線層１４とを備え、第２の配線層１４が誘導素子１５を有し、半導体基板１の、電極３が形成された面とは反対の面１ｂには、磁性体６が設けられている。
【選択図】図１

Description

本発明は、半導体基板上に誘導素子を備えた半導体装置およびその製造方法に関する。

従来、半導体基板上に、スパイラルコイル等の誘導素子（インダクタ）が設けられた半導体装置が用いられている（例えば特許文献１を参照）。特許文献１には、半導体基板上に、誘導素子と磁性膜を備えた素子が開示されている。
特開平５−２６７０８５号公報

近年では、半導体装置の小型化が要望されているが、従来の半導体装置では、特に磁性膜が厚い場合に、配線の位置に制約が生じたり、フリップチップ実装が難しくなることがあり、小型化は容易ではなかった。
本発明は、上記事情に鑑みてなされたものであり、誘導素子において十分なインダクタンスを得ることができ、しかも小型化が可能な半導体装置およびその製造方法を提供することを目的とする。

本発明の請求項１に係る半導体装置は、一方の面に電極が形成された半導体基板と、該半導体基板の上に設けられた絶縁層と、該絶縁層の上に設けられ、前記電極と電気的に接続された誘導素子を備えた半導体装置であって、前記半導体基板の、電極が形成された面とは反対の面には、磁性体が設けられていることを特徴とする。
本発明の請求項２に係る半導体装置は、請求項１において、前記半導体基板の、電極が形成された面とは反対の面に、凹所が形成され、該凹所内に、前記磁性体が設けられていることを特徴とする。
本発明の請求項３に係る半導体装置は、請求項１または２に記載において、前記凹所が、前記誘導素子に対応する位置のみに形成されていることを特徴とする。

本発明の請求項４に係る半導体装置の製造方法は、一方の面に電極が形成された半導体基板の上に、絶縁層を形成する工程と、該絶縁層の上に、前記電極と電気的に接続される誘導素子を形成する工程と、前記半導体基板の、電極が形成された面とは反対の面に、板状の磁性体を配置する工程を含むことを特徴とする。
本発明の請求項５に係る半導体装置の製造方法は、請求項４において、前記半導体基板に磁性体を設けるに先だって、前記半導体基板の、電極が形成された面とは反対の面に、エッチングにより凹所を形成し、該凹所内に、前記磁性体を設けることを特徴とする。

本発明の半導体装置では、半導体基板の、電極が形成された面とは反対の面に、磁性体が設けられているので、電極が形成された面に磁性体を設ける場合に比べ、磁性体を形成する位置に制約が少なく、設計の自由度が高くなる。また、電極およびそれに接続される配線等がない面に磁性体が設けられるため、磁性体はフリップチップ実装性に影響を与えない。従って、装置の小型化を図ることができる。
また、実装性に影響を与えることなく、厚い磁性体を使用することができるため、誘導素子のインダクタンスを高めることができる。

図１ないし図３は、本発明の半導体装置の一例を示すものであり、図１は断面図、図２は部分切欠斜視図、図３は平面図である。図１は、図３に示すＡ−Ａ線に沿う断面図である。
半導体装置１０は、半導体基板１上に設けられた第１の絶縁樹脂層１１（第１の絶縁層）と、第１の絶縁樹脂層１１の上に設けられた第１の配線層１２（第１の導電部）と、第１の絶縁樹脂層１１および第１の配線層１２の上に設けられた第２の絶縁樹脂層１３（第２の絶縁層）と、第２の絶縁樹脂層１３上に設けられた第２の配線層１４（第２の導電部）とを有する。

半導体基板１は、シリコンウエハ等の半導体ウエハなどからなり、その上面１ａには、集積回路（図示略）の電極３と、パッシベーション膜４が形成されている。
電極３は、Ａｌ、Ｃｕなどで構成することができる。
パッシベーション膜４は、不動態化された絶縁膜であり、ＳｉＮ、ＳｉＯ_２等からなる。パッシベーション膜４には、電極３と整合する位置に開口部５が設けられており、この開口部５で電極３が露出している。パッシベーション膜４は、例えばＬＰ−ＣＶＤ法等により形成することができ、その厚さは例えば０．１〜０．５μｍである。

第１の絶縁樹脂層１１は、パッシベーション膜４を覆うように設けられ、電極３と整合する位置に形成された第１の開口部１６を有する。第１の絶縁樹脂層１１は、例えばポリイミド樹脂、エポキシ樹脂、シリコン樹脂等からなり、その厚さは例えば１〜３０μｍとすると良い。
第２の絶縁樹脂層１３は、第１の絶縁樹脂層１１と同様の材料が使用でき、第１の絶縁樹脂層１１および第１の配線層１２を覆うように設けられ、第２の配線層１４の端部１４ａ、１４ｂに整合する位置に、第２の開口部１７が形成されている。

第１の配線層１２は、電極３と第２の配線層１４とを接続する再配線層である。第１の配線層１２の一端部１２ａは、第１の開口部１６を介して電極３と接続されている。第１の配線層１２の他端部１２ｂは、第２の開口部１７と整合する位置まで延びている。
第１の配線層１２の材料としては例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。

第２の配線層１４は、平面視らせん状に形成されたスパイラルコイルである誘導素子１５（インダクタ）を有する。
第２の配線層１４の端部１４ａ、１４ｂは、第２の開口部１７を介して、それぞれ第１の配線層１２の他端部１２ｂと接続されている。
第２の配線層１４の材料としては例えばＣｕ等が用いられ、その厚さは例えば１〜３０μｍとすると良い。

半導体基板１の、電極３が形成された面とは反対の面、すなわち下面１ｂには、凹所２が形成されており、この部分において半導体基板１は薄肉化されている。
一般に、誘導素子を有する半導体装置では、誘導素子で発生した磁束が半導体基板を通過することにより生じる渦電流によって電磁エネルギーの一部が失われることがあるが、半導体装置１０では、半導体基板１が薄肉化されているため、渦電流による損失を低減することができる。

凹所２は、誘導素子１５に対応する位置、すなわち、誘導素子１５と厚み方向に重なる位置にのみ形成するのが好ましい。これによって、半導体基板１全体を薄くすることなく、誘導素子１５と磁性体６とを近づけることができる。このため、半導体基板１の強度を低下させずに、インダクタンスなどの特性を向上させることができる。

凹所２は、磁性体６を収容できるように形成されている。
図３に示すように、凹所２は、平面視矩形状に形成され、その周縁部２ａは、ほぼ誘導素子１５の外周縁に沿って形成されている。
凹所２の深さは、その部分における半導体基板１の厚さが１００μｍ以下となるようにするのが好ましい。また、凹所２の深さは、磁性体６の厚さ以上とするのが好ましい。

凹所２内には、板状の磁性体６が設けられている。
磁性体６は、フェライト、パーマロイ等の磁性材料からなるものであり、特に、フェライトの焼結体を使用するのが好ましい。フェライトとしては、Ｍ^IIＯ・Ｆｅ_２Ｏ_３で表されるものを挙げることができ、Ｍ^IIとしてはＭｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｍｇ、Ｃｄなどがある。
なかでも特に、Ｆｅ、Ｎｉ、Ｚｎを主成分とするもの、すなわちＭ^IIとしてＮｉとＺｎを用いたもの（Ｎｉ−Ｚｎフェライト）が好ましい。

図３に示すように、磁性体６は、誘導素子１５に対応する位置、すなわち、誘導素子１５と厚み方向に重なる位置に形成するのが好ましい。図示例では、磁性体６は誘導素子１５の全体を覆う大きさの矩形状とされている。磁性体６の周縁部６ａは、ほぼ凹所２の周縁部２ａに沿って形成されている。
磁性体６の厚さは、５０μｍ以上、好ましくは１００μｍ以上とすると、インダクタンスを高めることができるため好適である。
磁性体６で発生した磁束は、磁性体６から出て再び磁性体６に戻る磁路を形成し、その一部は磁性体６内部を通る。磁性体６は空気に比べ透磁率が高いため、誘導素子１５で得られるインダクタンスは、この透磁率に応じて大きくなる。
なお、磁性体６は、少なくとも誘導素子１５の最内周より内側の中央領域を覆うように形成した場合でも、インダクタンスを高める効果を得ることができる。

半導体装置１０では、磁性体６が凹所２内に設けられているので、全体の厚みを増大させずに、十分な厚みをもつ磁性体６を使用できる。従って、装置サイズを大きくすることなく、優れたインダクタンスを得ることができる。
さらには、磁性体６が凹所２内に設けられているので、磁性体６と誘導素子１５との距離を小さくすることができる。このため、磁性体６を通る磁束が増し、インダクタンスが高められる。

誘導素子１５に対応する位置に凹所２が形成されているので、この部分で半導体基板１が薄肉となり抵抗が大きくなることから、誘導素子１５で発生する磁束を原因とする渦電流損失が抑制され、高いＱ値が得られる。

第２の絶縁樹脂層１３および第２の配線層１４の上には、必要に応じて、少なくとも第２の配線層１４を覆う封止層（図示略）を設けることができる。
封止層は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１０〜１５０μｍである。封止層には、外部への端子を出力するための開口部が設けられる。
また、半導体装置１０には、バンプ等の外部への出力端子等の構造物を付加することができる。

次に、半導体装置１０の製造方法について説明する。
図４に示すように、下面１ｂに凹所２を形成した半導体基板１の上面１ａに、電極３およびパッシベーション膜４を設ける。
半導体基板１に凹所２を形成する方法としては、エッチングが好ましく、例えば水酸化カリウム（ＫＯＨ）水溶液などによるウェットエッチング法を用いてもよいし、ＤｅｅｐＲＩＥ法（Deep-Reactive Ion Etching法）などのドライエッチング法も採用できる。
ＤｅｅｐＲＩＥ法は、反応性ガスによってエッチングをおこなう反応性イオンエッチング法であり、例えば次の方法をとることができる。半導体基板１の下面１ｂにエッチングマスクを形成した後、エッチングガスである六フッ化硫黄（ＳＦ_６）を下面１ｂに作用させてエッチングを行う。次に、デポジションガスである八フッ化シクロブタン（Ｃ_４Ｆ_８）を作用させ、エッチングで形成された凹所の側壁に有機物膜を形成させる。これらの工程を繰り返してエッチッグを進行させることによって、十分な深さをもつ凹所２を形成することができる。
このように、エッチングを採用することによって、効率よく凹所２を形成することができる。

図５に示すように、半導体基板１のパッシベーション膜４の上に、第１の開口部１６を有する第１の絶縁樹脂層１１を形成する。
第１の絶縁樹脂層１１は、回転塗布法、印刷法、ラミネート法などによって、上記樹脂からなる膜を形成した後、フォトリソグラフィ技術等を利用して、電極３と整合する位置に第１の開口部１６を形成する方法によって得ることができる。

図６に示すように、第１の絶縁樹脂層１１の上に第１の配線層１２を形成する。
第１の配線層１２は、例えば次のようにして形成することができる。スパッタ法等によりシード層を第１の絶縁樹脂層１１上に形成する。シード層は、例えばＣｕ層とＣｒ層からなる積層体、またはＣｕ層とＴｉ層からなる積層体とすることができる。
次いで、シード層の上に、電解メッキ用のレジスト膜（図示略）を形成する。このレジスト膜は第１の配線層１２を形成すべき領域以外の領域に形成する。
シード層上に、電解銅メッキ法等のメッキ法、スパッタ法、蒸着法等により、Ｃｕ等からなる第１の配線層１２を形成する。第１の配線層１２を形成した後、不要なレジスト膜およびシード層をエッチング等により除去する。

図７に示すように、第１の絶縁樹脂層１１および第１の配線層１２を覆うように第２の絶縁樹脂層１３を形成する。
第２の絶縁樹脂層１３は、第１の絶縁樹脂層１１と同様に、樹脂膜を形成した後、第２の配線層１４の端部１４ａ，１４ｂに整合する位置に第２の開口部１７を形成する方法によって得ることができる。
第２の絶縁樹脂層１３上には、誘導素子１５を有する第２の配線層１４を形成する。第２の配線層１４は、第１の配線層１２と同様にして形成することができる。

図１に示すように、半導体基板１の下面１ｂ側に、磁性体６を設ける。
磁性体６は、フェライト等からなる板材を所望の大きさおよび形状にしたものを使用できる。磁性体６は、エポキシ樹脂などからなる接着剤等を用いて半導体基板１に固定するのが好ましいが、半導体基板１に対し非接着とすることもできる。
この製造方法では、別途作製した板状の磁性体６を用いるので、スパッタ法などにより磁性体を形成する方法に比べ、容易な操作で磁性体６を設けることができる。

封止層（図示略）は、ポリイミド樹脂等からなる膜をフォトリゾグラフィ技術によりパターニングすることによって形成することができる。
以上の工程を経て、図１〜図３に示す半導体装置１０が得られる。

半導体装置１０では、半導体基板１の下面１ｂに磁性体６が設けられているので、電極３および配線層１２、１４が形成された上面１ａに磁性体６を設ける場合に比べ、磁性体６を形成する位置に制約が少なく、設計の自由度が高くなる。
また、厚い磁性体を半導体基板の上面側に設けると、フリップチップ実装が難しくなるおそれがあるが、半導体装置１０では、半導体基板１の下面１ｂに磁性体６が設けられているので、フリップチップ実装性に悪影響が及ぶことはない。従って、装置の小型化を図ることができる。
また、実装性に影響を与えずに厚い磁性体６を使用することができるため、誘導素子１５のインダクタンスを高めることができる。

図示例では、半導体基板１の下面１ｂに凹所２を形成し、凹所２内に磁性体６を設けたが、本発明では、半導体基板１に凹所２を形成しない構成も可能である。
また、半導体ウエハなどの半導体基板１の全体を研磨によって薄肉化し、下面全体に磁性体を積層することも可能である。
また、磁性体６は、半導体基板１の下面１ｂ側に設けられるため、磁性体６を形成する工程と、絶縁樹脂層１１、１３および配線層１２、１４を形成する工程との前後関係に制約はない。

本発明は、例えば誘導素子がアンテナコイルとして機能する非接触ＩＣタグ用半導体装置など、誘導素子を有する各種半導体装置に適用できる。

本発明の半導体装置の一例を示す断面図である。図１に示す半導体装置の部分切欠斜視図である。図１に示す半導体装置を示す平面図である。図１に示す半導体装置の製造方法の一例を示す工程図である。前図に続く工程図である。前図に続く工程図である。前図に続く工程図である。

符号の説明

１…半導体基板、１ａ…上面（一方の面）、１ｂ…下面（電極が形成された面とは反対の面）、２…凹所、３…電極、６…磁性体、１０…半導体装置、１１…第１の絶縁樹脂層（絶縁層）、１３…第２の絶縁樹脂層（絶縁層）、１４…第２の配線層、１５…誘導素子

Claims

一方の面に電極が形成された半導体基板と、
該半導体基板の上に設けられた絶縁層と、
該絶縁層の上に設けられ、前記電極と電気的に接続された誘導素子を備えた半導体装置であって、
前記半導体基板の、電極が形成された面とは反対の面には、磁性体が設けられていることを特徴とする半導体装置。
請求項１に記載の半導体装置において、前記半導体基板の、電極が形成された面とは反対の面に、凹所が形成され、該凹所内に、前記磁性体が設けられていることを特徴とする半導体装置。
前記凹所は、前記誘導素子に対応する位置のみに形成されていることを特徴とする請求項１または２に記載の半導体装置。
一方の面に電極が形成された半導体基板の上に、絶縁層を形成する工程と、
該絶縁層の上に、前記電極と電気的に接続される誘導素子を形成する工程と、
前記半導体基板の、電極が形成された面とは反対の面に、板状の磁性体を配置する工程を含むことを特徴とする半導体装置の製造方法。
前記半導体基板に磁性体を設けるに先だって、前記半導体基板の、電極が形成された面とは反対の面に、エッチングにより凹所を形成し、該凹所内に、前記磁性体を設けることを特徴とする請求項４に記載の半導体装置の製造方法。